مقدمه

پارسه تاکنون سعی کرده است با ارائه جزوات و برگزاری کلاسهای حضوری و آزمونهای آمادگی کنکور راهکار مناسب را برای کسب بهترین نتیجه، در اختیار خانواده خود قرار دهد تا همانند سالهای قبل، این اعضای خانواده بزرگ پارسه باشند که اکثریت جایگاههای کارشناسی ارشد را در دانشگاههای سراسری به خود اختصاص دهد. این جزوه به منظور کمک افزایش آمار قبولی دانشجویان و رسیدن به هدف اصلی پارسه به معنی کسب ۹۰ درصد قبولی در سال ۹۰ طراحی شده است.

این جزوه در α فصل تنظیم شده است: جبر بول و ساده سازی توابع α مدارهای منطقی ترکیبی α مدارهای ترتیبی نمایش اعداد و حافظه ای مطالب اصلی درس منطقی در آزمون سراسری را تشکیل می دهند. در سالهای اخیر سوالات مطرح شده از سه فصل اول اکثریت تستها را تشکیل داده است. در پایان هر فصل تعدادی تست به همراه حل تشریحی آورده شده است.

با آروزی موفقیت سیما سینایی در جدول ذیل دروس به سرفصلهای مهم آن طبقه بندی شده و مشخص شده است که در هر سال از هر مبحث چند تست سوال شده است و دانشجوی محترم می تواند زمان باقیمانده تا کنکور را با توجه به اهمیت مباحث مدیریت نماید.

رشته: مهندسی کامپیوتر درس: مدار منطقی								
نسبت از	مجموع ۵	1849 1844 1		١٣٨٧	1878 1879		مىحث	.
کل	سال	تعداد تست	تعداد تست	تعداد تست	تعداد تست	تعداد تست	مبعد	ردیف
12%	4	1	1	1	0	1	جبربول و ساده سازی توابع بولی	1
15%	5	1	0	1	2	1	مخاطرات (هازارد)	2
18%	6	2	1	1	1	1	مدارهای ترکیبی	3
38%	13	2	2	5	2	2	مدارهای ترتیبی و تحلیل آنها	4
12%	4	1	2	0	0	1	طراحی مدارهای ترتیبی	5
0%	0	0	0	0	0	0	شيوه نمايش اطلاعات	6
6%	2	0	1	0	1	0	حافظه ها	7
100%	34	7	7	8	6	6	جمع	

فصل اول

جبر بول و سادهسازی توابع بولی

جبر بول

یک شبکه مکمل پذیر و توزیع پذیر را جبر بول گویند.

اصول جبر بول:

$$a.1 = a$$
 & $a+0 = a$ $a.b = b.a$ & $a+b=b+a$ $a.(b.c) = (a.b).c$ & $a+(b+c) = (a+b)+c$ $a+(b.c) = (a+b).(a+c)$ & $a.(b+c) = a.b+a.c$

اصل همزادی (Duality): اگر یک عبارت بولی درست باشد همزاد یا دوگان آن نیز درست است. باید به جای هر + و . به ترتیب . و + بگذاریم و به جای به به جای هر یک و صفر، صفر و یک قرار دهیم.

قضایای اساسی جبر بول:



$$\overline{a+b}=\overline{a}.\overline{b}$$
 & $\overline{a.b}=\overline{a}+\overline{b}$ دمورگان $(a+b)(\overline{a}+c)(b+c)=(a+b)(\overline{a}+c)$ & $ab+\overline{a}c+bc=ab+\overline{a}c$

بسط شانون:

اگر تابع f را حول n متغیر آن بسط دهیم، تابع به صورت مجموع جملات حاصل ضرب n متغیری یا به صورت ضرب جملات حاصل جمع، بیان خواهد شد. در نتیجه مدار آن به صورت دو سطحی AND-OR قابل پیاده سازی است که سریع ترین مدار ترکیبی است.

$$f(x_1, x_2, ..., x_n) = [x_1.f(1, x_2, ..., x_n)] + [\overline{x}_1.f(0, x_2, x_n)]$$
 (I)

$$f(x_1, x_2, ..., x_n) = [x_1 + f(0, x_2, ..., x_n)] \cdot [\overline{x}_1 + f(1, x_2, x_n)]$$
 (II)

فرم POS و SOP:

تابع f به فرم SOP (sum of product) میباشد، هرگاه جملات آن همگی به صورت جمع تعدادی جمله ی ضرب باشند. تابع f به فرم POS (product of sum) میباشد، هرگاه جملات آن همگی به صورت ضرب تعدادی جمله ی جمع باشند. m_i میباشد، m_i جمله ای است به صورت حاصل ضرب، که در آن همه ی متغیرها یا مکمل آنها دقیقاً یکبار ظاهر باشند. m_i ماکسترم (Maxterm) جمله ای است به صورت حاصل جمع، که در آن همه ی متغیرها یا مکمل آنها دقیقاً یکبار ظاهر باشند. m_i ماکسترم m_i مینترم و m_i مینترم و m_i ماکسترم وجود دارد.

$$\sum (3,5,6,7) = \pi(0,1,2,4)$$

نکته: مینترمها و ماکسترمها مکمل یکدیگرند.

گیتهای منطقی

AND:

NAND:

NOR:

NOR:

NOT:

Buffer:

XNOR:

Tri-State Buffer:

با استفاده از گیت NAND میتوان هر سه عملگر AND و OR و NOT را ساخت. گیت NAND به تنهایی یک گیت کامل است.

NOT
$$a = a = a = 0$$
 $a = a = 0$ $a =$

یادداشت:

با استفاده از گیت NOR می توان هر سه عملگر AND و OR و NOT را ساخت. گیت NOR نیز یک گیت کامل است.

نكته: مجموعههاى OR,NOT},{AND,NOT},{NOR},{NAND} كامل هستند.

بیادهسازی با گیت NAND

باید ابتدا تابع را بهصورت SOP ساده کرده و سـپس مـدار را بـا اسـتفاده از گیـتهـای AND – OR بسـازیم و مـدار را بـا کمـک تسـاوی زیـر بـه NAND – NAND تبدیل کنیم.

$$a \rightarrow b \rightarrow a + b = a \rightarrow b \rightarrow b \rightarrow b$$

یبادهسازی با گنت NOR

در این روش باید تابع را بهصورت POS ساده کنیم و سپس آن را با گیتهای OR – AND بسازیم. سپس خروجی گیتهای OR و ورودی گیتهای AND را مکمل کنیم. سپس با کمک رابطه ی زیر همه ی گیتها را به NOR تبدیل کنیم.

مخاطره (Hazard)

تأخیر جابجایی (Delary) در گیتها باعث بروز تغییرات ناخواستهای در مدارات منطقی می گردد که این تغییرات ناخواسته Hazard نام دارد.

مخاطره استاتیک سطح یک: اینگونه مخاطرات اغلب در مدارهای AND - OR یعنی فرم مینترم (SOP) تابع رخ میدهد. اینگونه مدارها دارای خروجی یک هستند اما در یک لحظه (مدت زما بسیار کوتاه) خروجی صفر شده و سپس به حالت 1 برمی گردد.

مخاطره استاتیک سطح صفر: اینگونه مخاطرات اغلب در مدارهای OR – AND یعنی فرم ماکسترم (POS) تابع رخ میدهد. اینگونه مدارها دارای خروجی صفر هستند اما در یک لحظه خروجی مدار یک شده و سپس به حالت صفر برمی گردد.

هازارد دینامیک: اغلب در مدارهای ترتیبی رخ می دهد و به این معنی است که خروجی از صفر به یک یا از یک به صفر می خواهد تغییر کنید ولی تغییرات ناخواسته ای دارد مثلاً به جای $1 \leftarrow 0 \to 1 \to 0 \to 1 \to 0$ خواهد داشت یعنی خروجی به صورت تغییر می کنید یا به جای اینکه خروجی $0 \to 1$ تغییر کند به صورت $0 \to 1 \to 0 \to 1$ یعنی $0 \to 1 \to 0$ می شود.

شت :	ياددا
	• • • • •
	• • • • •

نکته: اگر در جدول کارنو دو مینترم یا ماکسترم مجاور هم در یک دسته نباشند آنگاه مدار قطعاً دارای مخاطره است.

نکته: زمان Hazard برابر با اختلاف زمان دو مسیر متفاوتی است که از یک متغیر روی خروجی گذاشته می شود.

نکته: در روش کوئین مککلاسکی اگر PI های تابع را پیدا کنید، برای آنکه تابع مخاطره نداشته باشد باید شامل همهی PI ها باشد یعنی نیازی به کشیدن جدول پوشش و انتخاب حداقل PI ها نیست.

سادهسازى توابع

توابع بولی را می توان به یکی از سه روش جبری، جدول کارنو و رویهی کوئین مک کلاسک ساده نمود.

روش جبری:


با استفاده از قوانینی جبر بول می توان توابع ترکیبی را ساده نمود. هدف ایجاد مدارهای دو سطحی است که از جنبههایی بهنیه باشد. ضوابط متعـددی برای بهینگی وجود دارد که ما دو ضابطهی زیر را در نظر می گیریم.

۱. مدار دو سطحی که در آن تعداد کل ورودی به Gate ها حداقل باشد.

۲. مدار دو سطحی که در آن تعداد کل گیتها حداقل باشد و بین تمام مدارهایی که از نظر تعداد گیتها مینیمم باشند آن یکی که دارای کم ترین ورودی باشد.

روش جدول كارنو:

جدولی کارنو همان جدول درستی است ولی خانهها طوری کنار هم قرار می گیرند که فقط در یک بیت اختلاف داشته باشند. در واقع خانهها طبق کدگری چیده می شوند. جدول کارنو برای 4,3,2 متغیر در زیر آمده است. هر تابع برنولی را می توان با درج نقاط 1 و نامشخص تابع در جدول کارنو نمایش داد.



x_1, x_2				
x_3, x_4	00	01	11	10
00	m_0	m ₄	m ₁₂	m ₈
01	m ₁	m 5	m ₁₃	m ₉
11	m 3	m ₇	m ₁₅	m ₁₁
10	m ₂	m ₆	m ₁₄	m ₁₀

برای سادهسازی تابع با جدول کارنو، مینترمهای تابع را در جدول قرار میدهیم سپس یکهای مجاور هم را دستهبندی میکنیم. تعداد یکهای هر دسته باید توانی از 2 باشد.

باید تمام یکها را دستهبندی کنیم طوری که تعداد دستهها حداقل باشد و تعداد یکهای داخل هر دسته حداکثر باشد. اگر بخواهیم تابع به صورت POS ساده کنیم، می توان صفرهای جدول را دستهبندی کرده، مکمل تابع یعنی \overline{f} را به دست آورد. سپس از مکمل تابع، مکمل بگیریم. مطابق قانون دمورگان تابع به صورت POS به دست می آید.

یادداشت؛

حالات بی اهمیت: حالاتی هستند که برای ما مهم نیستند و در جدول کارنو هم می توان این حالات را یک فرض کرد و هم صفر. این حالات در جدول کارنو با علامت x یا d یا – مشخص می شوند.

روش كوئين مك كلاسي:

۱. در جدولی که ستونهای آن با متغیرهای تابع یعنی $x_1, x_2, ..., x_n$ نام گذاری شدهاند، نقاط -1 و نامشخص تابع را ردهبندی می کنیم. به طوری که رده ی s_i شامل نقاط -1 و نامشخص تابع باشد که در ترکیب آن، i تا یک و بقیه صفر می باشند.

7. برای هر n-1 , n-1 هر عضو از ردهی s_i را با هر عضو از ردهی s_i را با هر عضو از ردهی از ردهی s_i مقایسه می کنیم. در صورتی که فقط در یک لفظ متفاوت باشند از ترکیب آنها جمله ی حاصلضربی می نویسیم که فاقد لفظ متفاوت و شامل لفظهای ثابت باشد. آن را در رده ی s_i' قرار می دهیم و نقاط ترکیب شده را با علامت v مشخص می کنیم تا معلوم شوند که prime Implicant نیستند.

۳. عضوی از ردهی s_i' با عضوی از ردهی s_{i+1}' به دو شرط قابل ترکیب خواهد بود.

اولاً: موضوع don't care آنها يكسان باشد (يعنى هر دو فاقد آن متغير باشند) .

ثانياً: فقط در يک لفظ متفاوت باشد.

از ترکیب آنها جمله حاصلضربی می نویسیم که فاقد لفظ متفاوت و شامل لفظهای ثابت باشد. آن را در رده ی S_i^r قرار داده و نقاط قابل ترکیب را با علامت \checkmark مشخص می کنیم. این عمل را تا جایی ادامه می دهیم که دیگر نتوان جمله ی حاصلضرب جدیدی به دست آورد. از مرحله ی اول تا پایان جملات حاصلضربی که علامت \checkmark ندارند مجموعه ی prime Implicant تابع را تشکیل می دهند.

یادداشت۰	
	• • • •

تستهاى فصل اول

اے تابع g را تا حد امکان سادہ کنید.

 $g\big(\,a\,,b\,,c\,,d\,,e\,,f\,\big) = a'b'c'def'\,+\,a'b'c'def\,+\,ab'cde'f'\,+\,ab'cde'f\,+\,ab'cdef'\,+\,ab'cdef'$

$$ab'cd + a'b'c'de$$

ab'cd + b'cdef'

$$a'b'de + a'b'c'de + abc'd$$
 (*

a'b'de + b'cdef' + a'b'c'de (∇


Essential Prime و Prime Implicate و $f(a,b,c,d) = \prod M(2,3,6,7,8,12) \cdot D(1,5,9,13)$ و حدر تابع Implicate وجود دارد؟

۱) ۳ و ۲

· *.l...l.

۹. وانشان می دهد Prime Implicant های تابع Prime Implicant های تابع $f(a,b,c,d) = \sum m(1,2,3,9,13,15) + d(5,8,10,11,12,14)$ های تابع $a, \overline{c}d, \overline{b}c, \overline{b}d$ (۲ $a, \overline{b}c, \overline{b}d$ (۲ $a, \overline{c}d, \overline{b}c$ (۲ $a, \overline{c}d, \overline{b}d$ (۱)

در شکل زیر ورودیهای مدار به چه مقادیری متصل شوند که تابع $f(a,b,c,d) = \sum m(10,11,12,13)$ را پیادهسازی کند.



$$In1 = a$$
, $In2 = b$, $In3 = a$, $In4 = c$ (\forall


$$In1 = a$$
, $In2 = b$, $In3 = c$, $In4 = d$ (1)

$$In1 = a$$
, $In2 = b$, $In3 = a$, $In4 = d$ (*

$$In1 = a$$
, $In2 = c$, $In3 = b$, $In4 = c$ (\forall

الاهـ در تابع
$$f(a,b,c,d)=bd+\overline{a}\overline{b}\overline{c}+ac\overline{d}$$
 برای کدام تغییرات ورودی، پتانسیل بروز Hazard وجود دارد $f(a,b,c,d)=bd+\overline{a}\overline{b}\overline{c}+ac\overline{d}$ وجود دارد $f(a,b,c,d)=bd+\overline{a}\overline{b}\overline{c}+ac\overline{d}$ وجود دارد $f(a,b,c,d)=bd+\overline{a}\overline{b}\overline{c}+ac\overline{d}$ وجود دارد $f(a,b,c,d)=bd+\overline{a}\overline{b}\overline{c}+ac\overline{d}$

۶_ در مدار زیر در کدام حالت هازارد وجود دارد و نوع هازارد مورد نظر کدام است.



ی سطح صفر (۱ مازارد ایستای سطح صفر ABCD =
$$0111 \leftrightarrow 0101,0110 \leftrightarrow 0100$$

مازارد ایستای سطح یک ABCD =
$$0101 \leftrightarrow 0111,1111 \leftrightarrow 1011$$
 (۴


ت:	ياددام

۷ _ با اضافه کردن کدام گیت به تابع زیر هازارد مدار از بین میرود؟


$$F(a,b,c,d,e) = b \overline{c} \overline{e} + \overline{a} c \overline{d} e + b c \overline{d} e + \overline{a} \overline{b} \overline{c} d + a \overline{b} de$$

$$\overline{b}\overline{c}de$$
 (Y

abcd = 10000 هـ مشخص کنید خروجی مدار زیر پس از چه زمانی 1 می شود، 2 فرض کنید در زمان صفر ورودی های مدار از 0000 به 0000 = 10000 مشخص کنید.



- 8nS (1
- 9nS (Y
- 10nS (٣
- 11nS (۴





$$\sum (1,2,4,6)$$
 (Y

$$\sum (0,4,6)$$
 (٣

$$\sum (1,4,6)$$
 (4

۱۰ ساده ترین شکل POS تابعی که اعداد اول بین 0 تا 9 را تشخیص می دهد کدام است؟

$$\overline{a}(b+c)(\overline{b}+d)(c+d)$$
 (Y

$$\overline{a}(b+c)(\overline{b}+d)$$
 (1

$$(b+c)(\overline{b}+d)(\overline{a}+d)(\overline{a}+\overline{b}+\overline{c})$$
 (*

$$(b+c)(\overline{b}+d)$$
 ($^{\circ}$

یادداشت؛

ياسخها


۱_ گزینه ۲ درست است.

به نظر می رسد که باید از جدول کارنوی 6 متغیری استفاده نمود. ولی در کلیه جملات متغیر b به صورت مکمل و متغیر d به صورت واقعی ظاهر شده اند بنابراین:

g(a,b,c,d,e,f) = b'd(a'c'ef'+a'c'ef+ace'f'+ace'f+acef'+acef)

حال داخل پرانتز را بوسیله جدول کارنو 4 متغیری ساده می کنیم.

F = b'd(ac+a'ce') = ab'cd+a'b'c'de



۲_ گزینه ۱ درست است.

جدول کارنوی زیر را در نظر می گیریم:

ab cd	00	01	11	10
00			0	0
01	X	X	X	X
11	0	0		
10	0	0		

همانطور که دیده می شود، تابع دارای ۳ عدد Prime Implicate است. ولی از ایسن تعداد، طبق تعریف گروه a'd از نوع Essential Prime Implicate نیست.

۳_ گزینه ۴ درست است.

جدول کارنو را رسم میکنیم:


ab cd	00	01	11	10	
00			X	X	
01	1	Х	1	(L)	
11	1		1	X	
10	1		X	X	

طبق تعریف، چهار گروه داریم که نشان دهندهی Prime Implicant ها است. پس گزینهی ۴ درست است.

.اشت:	يادد
	• • • •

۴_ گزینه ۲ درست است.


با استفاده از جدول کارنو داریم:



$$f(a,b,c,d) = a\overline{b}c + ab\overline{c} = a(b \oplus c) = ab \oplus ac$$


۵_ گزینه ۱ درست است.

برای این منظور نخست باید جدول کارنو را رسم کنیم. هر جا که بتوان با تغییر یک ورودی از یک گروه به گروه دیگری تغییر وضعیت داد، به ازاء آن ترکیب ورودی پتانسیل بروز Hazard در مدار وجود دارد.



۶_ گزینه ۱ درست است.

$$F(A,B,C,D) = (A+C)(\overline{C}+\overline{B})(\overline{A}+\overline{C}+\overline{D})$$



انتقال و انتقال
$$0101 \leftrightarrow 0111$$

 $0110 \leftrightarrow 0110$ باعث هازارد می شود.
در دو حالت مخاطره ایستای سطح صفر داریم.

۷_ گزینه ۲ درست است.

, de					٤	de					
bc 🔪	00	01	. 11	10	, b	c 🔪	0	01	11	10_	7
00	o	0	C	0		00	٥	0	1	0	1
01	o	1	٥	٥		11ه	0	٥	4	c	ļ
11 /	0	0	0	0		11	a	0	0	0	L
10	D	0	o	1	→	10	D	0	o		-
	6	2 = 0					C	r =	1		

	است:	ادد
•••••		• • •


همانطور که در جدول مشخص است تنها 00011 و 10011 دو خانهٔ مجاور از جدول هستند که در یک دستهبندی قرار نگرفتهاند و بنابراین عامل ایجاد مخاطره هستند در نتیجه با اضافه کردن گیت $\overline{\mathrm{bcde}}$ به تابع مورد نظر مخاطره از بین می رود.

۸_ گزینه ۳ درست است.

از آنجا که فقط a تغییر کرده است و تمام ورودیها به نحوی تنظیم شدهاند که با 1 شدن a خروجی یک شود کافی است تأخیر تمام گیتها را که در تغییر خروجی از صفر به 1 پس از تغییر a مؤثرند جمع کنیم. بنابراین پس از 10nS = 2+4+4 خروجی 1 میشود.

۹_ گزینه ۴ درست است.

برای ایجاد $\mathbf{A} \oplus \mathbf{B} \oplus \mathbf{C}$ از مدار زیر استفاده می کنیم که با $\mathbf{A} \times \mathbf{B} \oplus \mathbf{C}$ طراحی شده است.



بنابراین به 4 عدد 1×2 Mux نیاز داریم.

۱۰ ـ گزینه ۳ درست است.

این تابع به صورت $f(a,b,c,d) = \sum m(2,3,5,7) + d(10,11,12,13,14,15)$ بیان می شود. با توجه به جدول کارنوی زیر پاسخ ۳ صحیح است.

ab cd	00	01	11	10	
00	0	0	X	0	
01_	0		Х	0	
11			Х	Х	
10		0	X	Х	
'					•


یادداشت:	

فصل دوم

مدارهای منطقی ترکیبی

تسهیم کننده (Multiplexer)

از بین چند منبع ورودی متمایز، یکی را انتخاب و اطلاعات آن را به یک خروجی منفرد و مشترک هدایت می کند. باید تساوی $k=2^p$ برقرار باشد.



نکته: هر تابع ترکیبی n متغیر را میتوان به وسیله مالتی پلکسر ساخت.


روش اول: هر تابع ترکیبی n متغیری را میتوان به وسیلهی یک $2^n \times 1$ Mux انجام داد، مشروط به اینکه n متغیر تابع به عنوان n خط انتخب m (select) به کار روند. این روش پیاده سازی را Mux نوع m نوع m مینامند، زیرا از صفر متغیر در منابع ورودی استفاده می شود.

(n-1) متغیری n متغیری را میتوان به وسیله یک m Mux استفاده شود. این روش پیاده سازی را m نوع m مینامند. زیرا فقط از یک متغیر خط انتخاب وصل شوند و از متغیر باقی مانده در ورودی m Mux استفاده شود. این روش پیاده سازی را m نوع m مینامند. زیرا فقط از یک متغیر در منابع ورودی استفاده می شود.

شت:	یادداش

رمز گشا (Decoder)


مدار ترکیبی است با n خط ورودی و 2^n خط خروجی که در آن به ازای هریک از ترکیبات ورودی فقط یکی از خروجیها فعال میباشد. می توان دیکدر را تولیدکنده مینترم نامید.



E=0 میچیک از خروجی ها فعال نیستند. هر مدار ترکیبی با E=0 میچیک از خروجی ها فعال نیستند. هر مدار ترکیبی با ورودی و m خروجی را می توان به وسیله یک Decoder و m عدد گیت OR طرح نمود.


رمزگذار (Encoder)

مدار ترکیبی است با 2^n خط ورودی و n خروجی که در آن ترکیبات 1,0 ظاهر شده در خروجی، آدرس خط ورودی فعال را تولید می کند. در واقع رمزگذار، عکس رمزگشا عمل می کند. در صورتی که بیش از یک خط ورودی بهطور همزمان فعال باشند، مدار ممکن است آدرس نامعتبر تولید کند. برای رفع این مشکل می توان از رمزگذار با حق تقدم (Priority Encoder) استفاده نمود. می توان بالاترین اولویت را به آن ورودی نسبت داد که دارای اندیس بزرگتر است.



نيمجمع كننده (Half Adder)

دو بیت ورودی را با هم جمع می کند و حاصل جمع (s) و رقم نقلی (c_{out}) تولید می کند.




a	b	c out	S	
0	0	0	0	$c_{out} = a.b$
0	1	0	1	$s = \overline{a}b + a\overline{b}$
1	0	0	1	s = ab + ab
1	1	1	0	

تمام جمع کننده (Full Adder)

سه بیت ورودی را با هم جمع می کند و حاصل جمع (s) و رقم نقلی خروجی ($c_{
m out}$) را تولید می کند.

داشت:	یاد
	• • •



a	b	c_{in}	s	c out
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$c_{out} = a.b + b.c_{in} + a.c_{in}$$


$$s = \overline{a}.\overline{b}.c_{in} + a.\overline{b}.\overline{c}_{in} + \overline{a}b\overline{c}_{in} + a.b.c_{in}$$

$$\rightarrow s = a \oplus b \oplus c_{in}$$

جمع کننده سری (serial Adder)


با اتصال یک Full Adder و یک D-flip flop به وجود می آید.

در صورتی که تأخیر مدار در سطح جمع کننده برابر d و تأخیر فلیپفلاپ مساوی D باشد آنگاه حاصل جمع دو عدد تک بیتی بعد از تأخیر (d+D) تولید خواهد شد.



جمع کنندهی موازی (parallel Adder – Ripple Adder)

مدار ترکیبی است که قادر است حاصل جمع دو عدد n بیتی را تولید کند و از اتصال n عدد F.A بهطور پشت سرهم به وجود می آید. بهطوری که رقم نقلی خروجی از یک F.A رقم نقلی ورودی به F.A مجاور خواهد بود.



در بدترین حالت ممکن است رقم نقلی تولید شده از سمت راستترین stage تا سمت چپترین stage بهطور موجی پخش شود در اینصورت مـدار را n – Bit Carry Adder Ripple گویند که حاصل جمع پس از تأخیر nd تولید خواهد شد.

	بادداشت:
• • • • • • • • • • • • • • • • • • • •	

تستهای فصل دوم


۱ _ خروجی مدار را به دست آورید؟

$$z = (\overline{a} \oplus c) + bc \quad (1)$$


$$z = \overline{a}b + (a \oplus b)$$
 (Υ

$$z = ab + \overline{a}c + a\overline{c} \quad (\Upsilon$$

$$z = \overline{a} \, \overline{c} + c (a + b + c) \, ($$



۲ _ مدار زیر کدام یک از توابع منطقی زیر را پیادهسازی می کند؟




$$f(a,b,c) = b + ac ($$


$$f(a,b,c) = a(b+c) ($$


$$f(a,b,c) = a + bc (7)$$

$$f(a,b,c) = ab + bc (1)$$


۴. کدام یک از مدارهای زیر تابع $f(a,b,c) = \sum m(2,3,5,6)$ را پیادهسازی می کند \mathbf{r}








۴ ـ در مدار زیر فرض کنید که خطوط پررنگ نشاندهنده ی گذرگاه (Bus) چهار بیتی هستند و نیز فرض کنید جمع کننده ها جمع کننده ی چهاربیتی است. این مدار چه عملیاتی را انجام میدهد؟



- ۱) خروجی S نشان دهنده ی تعداد یک های موجود بر روی ورودی پانزده بیتی a است.
- ۲) خروجی S نشان دهنده ی تعداد صفر های موجود بر روی ورودی پانز دهبیتی a است.
- ۳) خروجی S نشان دهنده ی تعداد یک های ابتدایی (Leading Ones) ورودی یانزده بیتی a است.
- ۴) خروجی S نشان دهنده ی تعداد صفر های ابتدایی (Leading Zeros) ورودی پانز دهبیتی a است.

A واحد محاسباتی زیر را در نظر بگیرید که برای محاسبهی تفریق A - B به صورت داخلی از عملیات + استفاده می کند. اگر مقادیر A - B و A - B به ترتیب برابر A - B و A - B به ترتیب برابر کدام گزینه خواهند و A - B به ترتیب برابر کدام گزینه خواهند و A - B به ترتیب برابر کدام گزینه خواهند و A - B به ترتیب برابر کدام گزینه خواهند و A - B به ترتیب برابر کدام گزینه خواهند و A - B به ترتیب برابر کدام گزینه خواهند و A - B به ترتیب برابر کدام گزینه خواهند و A - B به ترتیب برابر کدام گزینه خواهند و A - B به ترتیب برابر کدام گزینه خواهند و A - B به ترتیب برابر کدام گزینه خواهند و A - B به ترتیب برابر کدام گزینه خواهند و A - B به ترتیب برابر کدام گزینه خواهند و A - B به ترتیب برابر کدام گزینه و A - B به ترتیب برابر کدام گزینه و A - B به ترتیب برابر کدام گزینه و A - B به ترتیب برابر کدام گزینه و A - B به ترتیب برابر کدام گزینه و A - B به ترتیب برابر کدام گزینه و A - B به ترتیب برابر کدام گزینه و A - B به ترتیب برابر کدام گزینه و A - B به ترتیب برابر کدام گزینه و ترتیب برابر کدام گزینه برابر کدام گزینه و ترتیب برابر کدام گزینه و ترتیب برابر کدام گزین برابر کدام گزینه و ترتیب برابر کدام گزینه و ترتیب برابر کدام گزینه و ترتیب برابر کدام گزین برابر کدام گزینه برابر کدام گزین برا




1,00111001 (۴

0,00111001 (*

1, 11100111 (7

0, 11100111 ()

g مدار زیر کدام تابع را پیادهسازی می کند؟ $f(a,b,c) = \sum_{i=1}^{n} (1.4.6)$



v	`	_	_		_	_	` '	_		
f	(a	t, b	0.0	·) =	>	`(4.0	6.7	7)	۲)

$$f(a,b,c) = \sum (4,6,7)$$
 (Y

$$f(a,b,c) = \sum (1,4,6) + d(7)$$
 (Υ

$$f(a,b,c) = \sum (1,4) + d(7)$$
 (*

•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•

یادداشت:

.....

ياسخها


۱_ گزینه ۱ درست است.


$$z = \overline{a} \, \overline{c} + c. \Big[\Big(\overline{a + \overline{a} \, b} \Big).0 + \Big(a + \overline{a} \, b \Big).c \Big] = \overline{a} \, \overline{c} + c. \Big(a + \overline{a} \, b \Big).c = \overline{a} \, \overline{c} + c. \Big(a + \overline{a} \, b \Big)$$

$$= \overline{a} \, \overline{c} + c. \Big[\Big(a + \overline{a} \Big). \Big(a + b \Big) \Big] = \overline{a} \, \overline{c} + ac + bc = \Big(\overline{a} \, \overline{c} + ac \Big) + bc = \Big(\overline{a} \, \oplus c \Big) + bc$$


۲_ گزینه ۲ درست است.

برای پیادهسازی مدار با استفاده از مالتی پلکسر می توان از الگوهای زیر استفاده نمود.






بنابراین خواهیم داشت:



۳_ گزینه ۳ درست است.

برای پیادهسازی یک مدار با استفاده از مالتی پلکسر جدولی مشابه جدول کارنو میسازیم که در آن سادهسازی فقط در ستونها انجام میشود:



 $I_0 = 0, I_1 = 1, I_2 = c, I_3 = \overline{c}$

داشت:	یاد
	• • •

۴_ گزینه ۴ درست است.


در این مدار به محض 1 شدن یکی از بیتهای ورودی به دلیل استفاده از گیتهای OR سیگنالهای انتخاب تمام مالتی پلکسرها تا آخر 1 شده و در نتیجه خروجی مالتی پلکسر مرحله ی قبل را به مرحله ی بعدی ارسال می کند. در مرحله ی آغازین، در صورت 0 بودن بیت a_0 مقدار 1 و در صورت 1بودن آن، مقدار 0 به مرحلهی بعدی ارسال می شود که نشان دهنده ی تعداد 0 ها تا این مرحله است. این امر در مراحل بعدی با افزودن 1 واحد به خروجی مراحل قبلی انجام می شود. با مشاهده ی اولین 1 در یک بیت ورودی، خروجی مرحله ی قبل (تعداد صفرهای تا این مرحله) بدون تغییر به خروجی نهایی مدار ارسال میشود. بنابراین این مدار تعداد صفر های ابتدایی (Leading Zeros) ورودی پانزدهبیتی a را میشمارد.

۵_ گزینه ۲ درست است.

	كنيم.	NOT	CYرا	و سپس	کرده	B جمع	ر ۲ عدد	ِا با مکمل	باید A ر	بنابراين	Borrd) است.	قرضی (wœ	دەي رقم	C نشاندهنا	ريق ٢	حالت تف	در
	1	1	0	1	1	0	0	1	0	+							
	()	0	1	1	0	1	0	1								
CY=	0 1	1	1	1	0	0	1	1	1								
CY=	1																

۶_ گزینه ۳ درست است.

برای پیاده سازی یک مدار با استفاده از مالتی پلکسر جدولی مشابه جدول کارنو می سازیم که در آن ساده سازی فقط در ستون ها انجام می شود:



$$I_0 = c, I_1 = 0, I_2 = 1, I_3 = \overline{c}$$


با توجه به این جدول گزینهی ۳ صحیح است که در مین ترم شمارهی ۷ مقدار تابع Don't Care بوده که در گروهبندی شرکت کرده است.

.داشت؛	یاد
	• • •
	•••

فصل سوم

مدارهای ترتیبی

مدارهای ترتیبی می توانند اطلاعت را در خود ذخیره سازند یعنی دارای حافظه می باشند بلاک دیاگرام این مدارها به صورت زیر است:





بردار x و x به ترتیب بردار ورودی و خروجی و بردار y و y به ترتیب حالات فعلی و حالات بعدی هستند. در مدارهای ترتیبی خروجیها علاوه بر ورودی به متغیرهای حالت نیز وابسته هستند.

عناصر حافظه بر دونوعند: ١. لچ ٢. فليپفلاپ

لچ (latch) يا Asynchronous flip flop)

ساده ترین مداری که بتواند اطلاعات تک بیتی را به طور نامحدود از نظر زمان در خود ذخیره سازد، می توان با اتصال دو NAND یا دو NOR به دست آورد که آن را لچ یا فلیپفلاپ غیرهمگام گویند.





SR Y		
	y حالت درونی است. - یادداشت:	0 0 0 - 1 1 1 0 - 1

مدار لچ که به وسیلهی دو گیت NOR ایجاد شده دارای دو ورودی محرک R, و دو خروجی \overline{Q} , میباشد که مکمل یکدیگرند.

یعنی Set باشد، آنگاه خروجی Q مساوی با یک خواهد بود که در این صورت می گوییم مدار S=1,R=0 شده است و با قطع ورودی ها یعنی روجی R = 0, S = 0 تغییر نخواهد کرد.

۔ اگر S = 0, R = 1 باشد، آنگاه خروجی Q مساوی با صفر خواهد بود که در اینصورت می گوییم مدار Seset شده است و با قعط منابع ورودی، خروجی مدار تغییر نخواهد یافت.

ورودیهای R = 1, S = 1 ترکیبات ورودی ممنوعه میباشند، زیرا خروجیهای مدار در نوسان خواهند بود.


به علت ناهماهنگ بودن تأخیر گیتها، ممکن است در خروجی مدارهای ترکیبی خطای گذرا یا هازارد ایجاد گردد و اگر خروجی این مدار ترکیبی بـه عنوان ورودی یک فلیپفلاپ یا لچ باشد، گلیچ 1 نادرست ممکن است فلیپفلاپ را اشتباهاً بهطور دایمی set یا Reset کند و در نتیجه خطای ثابت و دائمی ایجاد می گردد.

راه حل استفاده از کلاک است. کلاک را می توان به نحوی به کار برد که تغییر در ورودی فلیپفلاپ فقط در مدت clock = 1 اتفاق بیفتد و در نتیجه خطای گذرا در خروجی مدارهای ترکیبی در رفتارها مدار ترتیبی اثر منفی نگذارد و خطای دائمی تولید کند.

> مدارهای ترتیبی که در آن از clock استفاده میشود و مدارهای سنکرون یا مدارهای ترتیبی همگام نامیده میشود. مدارهای ترتیبی که در آن از clock استفاده نمیشود و مدارهای آسنکرون یا مدارهای ترتیبی غیرهمگام نامیده میشود.


انواع فليب فلابها:

این فلیپفلاپ را میتوان با اضافه کردن clock به مدار لچ قبلی به وجود آورد. $\operatorname{SR}-\operatorname{FF}$




حالت فعلی با y و حالت بعدی با Y نشان داده شده است.


مجاز نبودند، هر دو ورودی یک مجاز میباشند SR که در آن هر دو ورودی S=1 و S=1 مجاز نبودند، هر دو ورودی یک مجاز میباشند SRو باعث تغییر حالت فلیپفلاپ از صفر به یک و بالعکس خواهد بود.



ا باشد فلیپفلاپ تغییر حالت خواهد داد و اگر T=0 باشد فلیپفلاپ تغییر حالت خواهد داد و اگر T=0 باشد فلیپفلاپ در T=0 باشد تغییر حالت خواهد داد و اگر T=0 باشد فلیپفلاپ در همان حالت قبلی میماند و تغییر حالت نخواهد داد.



ا مهم ترین ویژگی فلیپفلاپ D در این است که هر مقداری که به ورودی D نسبت دهیم بعد از یک پریود کلاک حالت بعدی آن را D-FFتشكيل خواهد داد.



نکته: لچ با تغییر ورودیهای تحریکش تغییر حالت میدهد ولی فلیپفلاپ قبل از تغییر حالت منتظر سیگنال ساعت میماند.

خلاصهای از معادلهی مشخصهی فلیپفلاپها:

 $Y = S + \overline{R}y$: SR - FF

 $Y = j.\overline{y} + \overline{k}.y$: jk - FF معادله مشخصه

Y = D : D - FF

 $Y = T \oplus y$: T - FF معادله مشخصه

ىادداشت:

تأخير در فليپفلاپ:

$$T_{FF} = t_s + \max(t_n + t_p)$$
 $\xrightarrow{t_p \gg t_n}$ $T_{FF} = t_s + t_p$ $t_{FF} = t_s + t_p$ \vec{t}

$$t_h = (hold)$$
 زمان نگهداری

 $t_s = (setup)$ زمان راهاندازی

$$t_p = (progagate)$$
 تأخير انتشار


ند. ورودی فلیپ فلاپ پس از اعمال پالس ساعت نباید تغییر کند. $t_{
m h}$


د. مدت زمانی است که قبل از اعمال پالس ساعت ورودی باید تغییر کند. $t_{\rm s}$

ا: از لحظهی اعمال پالس ساعت تا لحظهی تغییر خروجی $t_{\,\mathrm{p}}$


تبديل فلييفلايها:

ـ تبديل فليپفلاپ SR و JK به C:







ـ تبدیل فلیپفلاپ JK به T:



ـ تبديل فليپفلاپ T به ـ C:



ـ تبدیل فلیپفلاپ D به jk:




$$\begin{cases} DFF:Q^* = D \\ JK - FF:Q^* = \overline{K}Q + J\overline{Q} \end{cases}$$
$$\Rightarrow D = \overline{K}Q + J\overline{Q}$$


اشت:	ددا	یا
		۳.

.....

ـ تبديل فليپفلاپ D به SR.




ـ تبديل فليپفلاپ T به jk ـ



$$\begin{cases} T - FF : Q^* = T \oplus Q \\ JK - FF : Q^* = \overline{K}Q + J\overline{Q} \end{cases}$$

$$\Rightarrow T + Q = \overline{K}Q + J\overline{Q} \Rightarrow \dots \Rightarrow T = KQ + J\overline{Q}$$

ـ تبدیل فلیپفلاپ T به SR:



$$\begin{cases} T - FF : Q^* = T \oplus Q \\ SR - FF : Q^* = S + \overline{R}Q \end{cases}$$

$$\Rightarrow T \oplus Q = S + \overline{R}Q \Rightarrow ... \Rightarrow T = S\overline{Q} + \overline{S}RQ$$

ورودىهاى آسنكرون فليپفلاپها:

بعضی مواقع برای فلیپفلاپها ورودی آسنکرون preset و clear را در نظر می گیرند. این ورودیها برای این است که بتـوان فلیـپفـلاپ را بـهطـور غیرهمگام set و Reset کرد.

ثىاتھا:

ثبات m بیتی مجموعهی مرتبی است از m عدد فلیپفلاپ که برای ذخیره کردن یک کلمهی m بیتی به کار میرود که در آن هر بیت از کلمـه در یک FF ذخیره میشود. سیگنالهای clear و clock در همهی فلیپفلاپها مشترک خواهد بود.


ثباتها دو نوعند:

- ۱. storage Register که فقط قادر به ذخیره کرده اطلاعات هستند.
- Functional Register که علاوه بر ذخیره نمودن اطلاعات، قادرند روی محتوای خود، محاسباتی نیز انجام دهند.


با توجه به روش ورود و خروج اطلاعات به چهار دسته تقسیم میشوند:

بادداشت:


۱) serial input – serial output: در این ثبات اطلاعات بهصورت 1-bit در هر پریود کلاک از یک سو وارد و از سوی دیگر خارج می شود بنـابراین باید از نوع عملیاتی باشند.



rserial input-parallel output (۲ در هر پريود کلاک وارد ولي کليه بيتهاي کلمهي m بيتي بـه-صورت 1 – bit در هر پريود کلاک وارد ولي کليه بيتهاي کلمه موازی و همزمان خارج میشوند. بنابراین از نوع عملیاتی هستند.



m بیتی به صورت همزمان در آن ذخیره می شوند ولی محتوی m بیتی به صورت همزمان در آن ذخیره می شوند ولی محتوی m بیتی به صورت همزمان در آن ذخیره می شوند ولی محتوی بیتی آن باید بیت به بیت به خارج آن انتقال یابد. بنابراین از نوع عملیاتی هستند.



۴) parallel input – parallel output: کلیهی بیتها یک کلمهی m بیتی بهصورت همزمان وارد و بهطور همزمان از ثبات خارج میشوند بنـابراین از نوع storage مى باشند.

$$\begin{array}{c}
\text{P.I.} & \xrightarrow{X} & \text{m} \\
\text{clock} & \xrightarrow{\text{m-bit P.I.O Reg.}} \\
\text{P.O.} & \xrightarrow{T} & \xrightarrow{T} \\
\end{array}$$

طراحي مدارهاي ترتيبي سنكرون:

رویهای برای طراحی مدارهای ترتیبی سنکرون:

- ۱. از توصیف لفظی مسأله جدول حالت (state table) را به دست می آوریم.
- ۲. به حالت جدول کد نسبت داده و در جدول درج می کنیم. در این مرحله جدول انتقال حالات (states transition) به دست می آید.
- ". نوع و تعداد فلیپفلاپها را مشخص می کنیم. مثلاً اگر n حالت متمایز وجود داشته باشد آنگاه تعداد فلیپفلاپهای لازم برابر $\log \frac{n}{2}$ می باشد.
 - ۴. جدول تحریک یا Exitation table را بدست می آوریم.
 - ۵. عبارتهای بولی برای ورودیهای محرک و همچنین برای خروجیهای مدار را به دست می آوریم.
 - ۶. پیادهسازی مدار (طراحی مدار) را انجام می دهیم.

	یادداشت:
 	• • • • • • • • • • • • •

در تجزیه و تحلیل مدارهای ترتیبی اصطلاحاتی وجود دارد که باید با آنها آشنا باشید:

حالت درونی (Internal state): هر مدار دارای تعدادی حالت درونی محدود است که منظور از تجزیه و تحلیل مدارهای ترتیبی پیدا کردن تعداد همین حالات درونی است.

حالت فعلى (present state): حالتي از مدار است كه قبل از اعمال وروديهاي خارجي (External input) مدار در أن حالت قرار داد.

حالت بعدی (Next state): حالتی از مدار است که تحت تأثیر ورودیهای خارجی و حالت فعلی مـدار بـه آن حالـت انتقـال خواهـد یافـت. بنـابراین Next state تابعی از Next state و External Input است.

جدول حالات (state table): گرافی که در آن هر حالت (state) را با یک دایره نشان میدهند و هر انتقال از یک حالت به حالت دیگر را با یک یال نشان می دهند. و بیتهای نوشته شده بر روی یالها به ترتیب ورودیها و خروجیها را نشان می دهند.

تخصیص حالت (state Assignment): مرحلهای است که در آن حالتهای یک وسیلهی فیزیکی مانند فلیپفلاپ به حالتهای درونی مدار اختصاص داده شده است.

جدول انتقال حالات (Transition or state transition): با استفاده از تخصیص حالات و نوع فلیپفلاپ جدول انتقال به دست میآید که در آن درایه هر خانه فقط Next state را نشان می دهد.

جدول تحریک (Exitation table): با استفاده از جدول حالات و نوع فلیپفلاپ میتوان جدول تحریک را به دست آورد و در صورتی که نوع فليپفلاپ انتخاب شده D-FF باشد، آنگاه taransition table همان D-FF خواهد بود.

كاهش حالات:


کاهش تعداد فلیپفلاپها در مدارات ترتیبی به مساله کاهش حالات برمی گردد. برای این کار ابتدا باید جدول حالت را تشکیل دهیم. در حالت کلی دو حالت را همارز مینامیم که با اعمال ورودی و مشاهده خروجی نتوانیم تعیین کنیم که مدار در کدامیک از این دو حالت است. اگـر ایــن شــرط بــه ازای تمام رشتههای ورودی برقرار باشد، یکی از این دو حالت زائد است و میتوان آن را حذف کرد، بدون اینکه رفتار مدار تغییر کند.

 s_i و s_i همارزند اگر و تنها اگر به ازای هر ورودی ممکن:

۱) خروجی ناشی از حالت s_i با خروجی ناشی از حالت s_i برابر باشد.

۲) حالتهای بعدی s_i^* و s_i^* همارز باشند.

برای ساده کردن جدول حالات می توان از pair chart یا زوجنما ستفاده نمود. برای جدول n حالتی فرم کلی pair chart به صورت زیر می باشد که در آن برای هر زوج از حالات مانند (q_i, q_j) اگر i < j باشد، آنگاه در pair chart یک خانه واقع در ستون iام و سطر jام وجود خواهد داشت. برای تشخیص حالات معادل در این جدول، همهی حالات با هم مقایسه میشوند. ابتدا حالاتی که خروجی متمایز دارند علامت × میخورنـد بـه ایـن معنی که با هم معادل نیستند. سپس خانههایی که علامت × نخوردهاند، مقایسه میشوند و به همین ترتیب ادامه پیدا میکند.




ىت:	يادداش
	•••••


به طور کلی دو حالت همارز هستند، اگر ردیفهای حالت بعدی آنها مشابه باشند و یا ردیفهای بعدی شان تنها در برگشت به خود متفاوت باشند.

مدارهای ترتیبی همگام به دو گروه تقسیم میشوند:

۱) مدل میلی (MEALY): خروجیها توابعی از ورودیها و حالت فعلی هستند.



۲) مدل مور (MOORE): خروجی تنها به ازای حالت فعلی مدار بیان میشود.



در مدل مور خروجیها به علت حالت فعلی مربوط میشوند، نه حالت بعدی.


نکتهای در خصوص تحلیل نمودار میلی: تغییر حالت با پالس ساعت (معمولاً Z) رخ میدهد، ولی خروجی میتواند هر موقعی که ورودی یا حالت تغییر می کند، چون تابعی از هر دو است.

نکته در خصوص تحلیل نمودار مور: خروجی فقط به حالت مدار بستگی دارد. با تغییر حالت، خروجی هم تغییر میکند یعنی خروجی فقط هنگام تغيير حالت تغيير مي كند.


در مدل مور علی رغم تغییرات ورودی، خروجی پایدار میماند، برخلاف آن چیزی که در مدل میلی رخ میدهد. لذا تغییرات ورودی باعث ایجاد گلیچهای ناخواسته در خروجی مدل مور نمیشود.

	یادداشت:

۱ ـ با فرض حالت اوليه a، مدار در چند نقطه Glitch دارد؟




۲ ـ در شروع بکار T - FF و شمارنده مقدار صفر دارند. خروجی شمارنده مطابق کدام گزینه تغییر می کند؟



$$0 \to 0 \to 1 \to 1 \to 2 \to 2 \to 3 \to 3 \to 4$$
 (7


$$\begin{array}{c}
\downarrow \\
0 \to 0 \to 1 \to 1 \to 2 \to 2 \to 3 \to 3 \to 4
\end{array}$$
(*

۳ـ شمارنده زیر قبل از شروع به شمارش Clear شده است. با اعمال پالس ساعت، سیکل شمارش را به دست آورید (فرض کنید A بیت یائین ترین رتبه باشد)



- $0 \rightarrow 2 \rightarrow 4 \rightarrow 6 \ (1)$
- $0 \rightarrow 4 \rightarrow 2 \rightarrow 6 \text{ (Y)}$
- $0 \rightarrow 6 \rightarrow 4 \rightarrow 2 \text{ (Y)}$
- $0 \rightarrow 2 \rightarrow 6 \rightarrow 4$ (*


۴_ با استفاده از مدار زیر میخواهیم یک JK -FF طرح کنیم. مقادیر منابع ورودی و خط انتخاب MUX را به دست آورید؟




- $S=\overline{Q}$, $I_0=\overline{J}$, $I_1=K$ ()
- S=Q , $I_0=J$, $I_1=K$ ($^{\prime}$
- S = Q , $I_0 = J$, $I_1 = \overline{K}$ ($^{\circ}$
- $S = \overline{Q}$, $I_0 = \overline{J}$, $I_1 = \overline{K}$ (4

بادداشت:

مشخص $t_0 t_1 t_2$ یر، حالت شروع a_0 و ورودی a_0 با توجه به ورودی موجی، خروجی مدار را در لحظات a_0 مشخص a_0 با فرض State Diagram با فرض مائید. (ترتیب از چپ به راست)




۶ ـ مدار زیر را در نظر بگیرید. با فرض این که خروجی مدار مقادیر ABC باشد، کدام یک از گزارههای زیر صحیح است؟



Clk

- ۱) مدار اعداد فرد سه بیتی را میشمارد
- ۲) مدار اعداد زوج سه بیتی را میشمارد
- ۳) مدار اعداد اول سه بیتی را میشمارد
 - ۴) هیچکدام

۷ ـ شکل زیر یک شمارندهی 8 بیتی را نشان می دهد که از اتصال دو شمارندهی 4 بیتی ساخته شده است. این شمارنده چه اعـدادی را میشمارد؟



دداشت:

۴ـ Flow Table زیر را در نظر بگیرید. کدام یک از معادلات زیر ساده ترین شکل پیاده سازی این جدول را نشان می دهد؟

$$y_1y_2$$
 00 01 11 10 00 a a /0 b/- a /0 d/- 01 b a/- b /1 b /1 c/- 11 c d/- c /0 c /0 c /1 0 d d/0 $Y_1 = x_1 \overline{x}_2 + y_1$

$$\begin{split} Y_1 &= x_1 \overline{x}_2 + y_1 \\ Y_2 &= \overline{x}_1 x_2 \overline{y}_1 + \overline{x}_1 y_2 + x_2 y_1 \quad (\Upsilon \\ Z &= \overline{y}_1 \overline{y}_2 + \overline{x}_2 y_2 \end{split}$$

$$Y_1 = x_1 \overline{x}_2 + y_1$$

$$Y_2 = \overline{x}_1 x_2 + x_1 y_2 + x_2 y_1$$
 (1


$$Z=\overline{y}_1y_2+\overline{x}_2y_2$$

$$Y_1 = x_1 \overline{x}_2 \overline{y}_1 + y_1$$

$$Y_2 = \overline{x}_1 x_2 + x_1 y_2 + x_2 y_1$$
 (*


$$Z = \overline{y}_1 y_2 + \overline{x}_2 y_2$$

۹ ـ مدار زیر را که با استفاده از یک شمارنده ی چهار بیتی ساخته شده، در نظر بگیرید. فرض کنید این شمارنده از حالت 0000 شروع به کار کند، در این صورت این شمارنده چه اعدادی را می شمارد؟



$$0, 15, 7, 6, 5, 4, 3, 2, 1, 0, 15, 7, 6, ...$$
(Υ

۱۰ ـ مدار Pulse Mode زیر چه کاری را انجام می دهد؟



	**	ش	١.		
:	_	w	IJ	ے	u
	_				*


- ۱) خروجی مدار با دیدن یک پالس روی x1 و یک پالس روی x2 برابر x2 خواهد شد.
- ۲) خروجی مدار با دیدن یک یالس روی x1 و دو یالس روی x2 برابر 1 خواهد شد.
- x^2 و یک پالس روی x^2 برابر x^2 خواهد شد. x^2 خروجی مدار با دیدن دو پالس روی x^2
 - ۴) هیچکدام

۱۱ ـ جدول حالت زیر را در نظر بگیرید. کدام یک از گزارههای زیر صحیح است؟

PS	NS/Z		
- 13	X=0	X=1	
1	1/0	1/0	
2	1/1	6/1	
3	4/0	7/0	
4	1/1	7/0	
5	2/0	3/0	
6	4/0	5/0	
7	2/0	6/0	

1≡5 (۴ 5≡7(٣ 6≡7 (۲ 3≡5 (1

۱۲ ـ مدار زیر در نظر بگیرید. کدام یک از گزینههای زیر صحیح نیست؟



- ۱) این مدار سیکل 3, 4, 2, 1, 5, 6 را میشمارد.
- ۲) در صورتی که در شروع کار همهی فلیپفلاپها Clear شوند، مدار میتواند به سیکل شمارشی خود ادامه دهد.
- ۳) در صورتی که در شروع کار همهی فلیپفلاپها Preset شوند، مدار برای همیشه در همین حالت باقی میماند.
 - ۴) مدار Self Starting است.

۱۳ ـ در جدول حالت زير Maximal Compatible ها كدامند؟

		X_2	X_1	
	00	01	10	11
a	-/-	f/-	a/0	b/-
b	g/-	-/-	c/-	b/1
c	-/-	h/-	c/1	d/-
d	e/-	-/-	a/-	d/0
e	e/0	f/-	-/-	d/-
f	e/-	f/0	a/-	-/-
g	g/1	h/-	-/-	b/-
h	g/-	h/1	c/-	-/-

	:	بادداشت
 		.
•••••		


۳۰ مدارهای منطقی

(a, f), c, (d, e), (b, g, h) (\)

a, c, (d, e, f), (b, g, h) (7 a, c, e, (d, f), (b, g, h) (6

a, c, h, (b, g), (d, e, f) (T

۱۴ ـ اگر حالت اولیه مدار ABC = 000 باشد، چهار حالت بعدی مدار کدام خواهد بود؟




- $000 \to 110 \to 000 \to 001$ (1
- $000 \to 111 \to 010 \to 001$ (Y
- $000 \rightarrow 111 \rightarrow 000 \rightarrow 001$ (*
- $000 \rightarrow 111 \rightarrow 101 \rightarrow 001$ (T

یادداشت:

ياسخها

۱_ گزینه ۳ درست است.

با توجه به نمودار زمانی زیر و خروجی z، مدار در سه نقطه Glitch دارد.



۲_ گزینه ۲ درست است.

4 با توجه به این که ورودی محرک T –FF مقدار ثابت یک دارد. بنابراین شمارنده هر حالت شمار را دوبـار مـیشـمارد و بـا رسـیدن بـه حالـت شـمار فلیپفلاپ T به حالت صفر (Clear) میرود و در نتیجه عمل شمارش قطع شده و شمارنده در همان حالت 4 باقی میماند.

٣_ گزينه ۴ درست است.

با توجه به مدار داریم:

	P.S.					_1	N.S.	
C	В	A	T_{C}	T_{B}	$T_{\mathbf{A}}$	C	В	A
0	0	0	0	1	0 0 0 0	0	1	0
0	1	0	1	0	0	1	1	0
1	1	0	0	1	0	1	0	0
1	0	0	1	0	0	0	0	0

$$T_A = A$$


$$T_B = \overline{B \oplus C}$$

$$T_C = B \oplus C$$

0
ightarrow 2
ightarrow 6
ightarrow 4 با توجه به جدول داریم:

۴_ گزینه ۳ درست است.

J	k	y	Y	D
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	0
1	0	0	1	1
1	0	1	1	1
1	1	0	1	1
1	1	1	0	0
Jk		00		Λ1



$$Y = D = J\overline{y} + \overline{k}y = J\overline{Q} + \overline{k}Q$$


$$S = Q, I_0 = J, I_1 = \overline{K}$$

ادداشت؛	دداشت:								
	•••••	 							

.....

۵_ گزینه ۱ درست است.

مدار از نوع Mealy است بنابراین با تغییر در ورودی یا حالت درونی، خروجی مدار ممکن است تغییر یابد.




بنابراین در لحظات t_0 و t_0 در خروجی مدار Glitch وجود دارد.

۶_ گزینه ۴ درست است.

جدول و نمودار حالت مدار را رسم می کنیم. خواهیم داشت:

Α	В	C	J_A	K_A	J_{B}	K_{B}	J_{C}	K_{C}	A^{+}	B^{+}	C^{+}
0	0	0	0		1		1	1	0	1	1
0	0	1	0	0	1	1	1	1	0	1	0
0	1	0	0	1	1	0	1	0	0	1	1
0	1	1	1	1	1	1	1	0	1	0	1
1	0	0	0	0	1	0	1	0	1	1	1
1	0	1	0	0	1	1	1	0	1	1	1
1	1	0	0	1	1	0	1	0	0	1	1
1	1	1	1	1	1	1	1	0	0	0	1



با توجه به نمودار حالت مشخص می شود که شمارنده اعداد 1, 2, 3, 5, 7 را به صورت متوالی می شمارد.


٧_ گزینه ۴ درست است.


با توجه به اتصال CE شمارنده 0 به مقدار 1، این شمارنده همیشه در حال شمارش است. با توجه به اتصال CO شمارنده 0 به مقدار CE شمارنده همیشه در حال شمارش است. پس از هر 16 بار شمارش شمارندهی 0 شمارندهی 1، یک بار میشمارد. از طرف دیگر وقتی مقدار هر دو شمارنده به مقدار 74 = 01001010 رسید، شمارندهی 0 با مقدار 9=1001 و شمارندهی 1 با مقدار 0=0000 لود می شوند. بنابراین این شمارنده سیکل اعداد 9 تا 74 را به صورت متوالی میشمارد. سیگنال Init برای مقداردهی اولیه به شمارنده به کار میرود.


		یادداشت؛
•••••	• • • • • • • • • • • • • • • • • • • •	•••••

۸_ گزینه ۱ درست است.

جدول را برای Y1، Y1 و Z تشکیل می دهیم. داریم:







$$Y_2 = \overline{x}_1 x_2 + x_1 y_2 + x_2 y_1$$

 $Z = \overline{y}_1 y_2 + \overline{x}_2 y_2$

۹_ گزینه ۲ درست است.

با توجه به شکل مدار، مشخص می شود هر گاه شمارنده 0xxx باشد، شمارنده رو به پایین و هر گاه 1xxx باشد، شمارنده رو به بالا می شمارد. هم چنین هرگاه شمارنده مقدار 1111 را داشته باشد، یک پالس 0 (به مدت یک Clock) روی خروجی RCO ایجاد می شود که منجر به لود شدن مقدار 1111 در شمارنده می شود. داریم:

0000: شمارش رو به پایین 0110: لود مقدار $0110 \to 0111$: شمارش رو به پایین 0110: شمارش رو به پایین 0000: شمارش رو به پایین 00000010: شمارش رو به پایین 0000: شمارش رو به پایین 0000: شمارش رو به پایین 0000: شمارش رو به پایین 0000:شمارش رو به پایین ightarrow 0001: شمارش رو به پایین ightarrow 0000: شمارش رو به پایین ightarrow 1111: لود مقدار ightarrow 0001: شمارش رو به پایین ightarrow 0000

بنابراین گزینهی ب صحیح است.


۱۰ ـ گزینه ۲ درست است.

معادلات ورودی فلیپفلاپها و معادلهی خروجی را مینویسیم. داریم:

$$T_1 = x_1 y_1 + x_2 y_2$$
, $T_2 = x_1 y_2 + x_2 \overline{y}_1$, $Z = x_2 \overline{y}_1 y_2$

۱۱ _ گزینه ۳ درست است.

جدول کاهش تعداد حالت را رسم می کنیم. داریم:



بادداشت
 · • • • • • • • • •
 . .


بنابراین حالتهای معادل عبارتند از:

3=6, 5=7

۱۲ _ گزینه ۴ درست است.


جدول و نمودار حالت این مدار را رسم می کنیم:


A	В	C	A^{+}	B^{+}	C^{+}
0	0	0	0	0	1
0	0	1	1	0	1
0	1	0	0	0	1
0	1	1	1	0	0
1	0	0	0	1	0
1	0	1	1	1	0
1	1	0	0	1	1
1	1	1	1	1	1



۱۳ ـ گزینه ۲ درست است.

جدول کاهش تعداد حالت و نمودار ادغام را رسم می کنیم. داریم:





بنابراین Maximal Compatible ها عبارتند از:

a, c, (b, g, h), (d, e, f)

۱۴ ـ گزینه ۲ درست است.

جا اول همیشه toggel می شود و بقیه FF ها با توجه به این که p=1 می باشد وقتی toggel می شوند که تعداد زوجی از FFیک باشند.

$$\begin{array}{c} 000 \rightarrow 111 \rightarrow 010 \rightarrow 001 \\ ttt & tNt & Ntt \end{array}$$

			یادداشت:
• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •

فصل چهارم شیوهی نمایش اعداد

اعداد باینری:

از همان روش ارزش مكانى همانند اعداد دهدهى استفاده مىشود.

$$\left(b_{m}b_{m-1}...b_{1}b_{0}.b_{-1}b_{-2}...b_{-n}\right)_{2} = \left(\sum_{i=-n}^{m} \left(b_{i} \times 2^{i}\right)\right)_{10} \qquad b_{i} \in \left\{0,1\right\}$$

اعداد علامتدار:

۱) روش علامت مقدار (sign-magnitude): بیت سمت چپ عدد نشان دهنده ی علامت است و هیچ ارزش دیگری ندارد. اگر این بیت 1 باشد عـدد منفی و اگر صفر باشد عدد مثبت است.

بادداشت:
 • • • • • • • • •

روش مکمل ۱ (l's complement): به طور کلی مکمل r-1 عدد صحیح N در مبنای r با فرمول زیر محاسبه می شود:

N عدد r-1 مكمل r-1-N

نمایش اعداد منفی در سیستمهای عددنویسی با یایهی r متفاوت:

 $r = 2 \implies 1$'s complement

Octal $r = 8 \implies 7$'s complement

Decimal $r = 10 \implies 9$'s complement

الگـوريتم: بـراي بـه دسـت آوردن r −1)'s complement) کـافي اسـت کـه هـر رقـم را از (r −1) تفريـق مـيکنـيم. بنـابراين بـراي پيـدا کـردن l's complement اعداد باینری کافی است بیتهای عدد را یک به یک مکمل کنیم (یعنی صفرها را به یک و یکها را به صفر تبدیل کنیم).

۳) روش مکمل r (2's complement): به طور کلی مکمل r عدد صحیح r در مبنای r با فرمول زیر محاسبه می شود:

B مكمل r مكمل $= r^n - N$

نمایش اعداد منفی در سیستمهای عددنویسی با پایهی (r) متفاوت:

 $r = 2 \implies 1$'s complement Binary Octal $r = 8 \implies 8$'s complement Decimal $r = 10 \implies 10$'s complement

الگوریتم: برای به دست آوردن r's complement کافی است صفرهای مقدم بدون تغییر، اولین رقتم غیرصفر از r و بقیـه از (r-1) تفریـق شـوند. بنابراین برای به دست آوردن s complement 2's صفرهای مقدم و اولین یک بدون تغییر و بقیه را بیت به بیت مکمل می کنیم. در این روش کافی

است ابتدا l's complement را به دست آورده و سیس به بیت سمت راست آن 1 اضافه کنیم.

مقايسه روشهاي فوق:

۱. به دست آوردن مکمل 1 نسبت به مکمل 2 سادهتر است.

۲. جمع و تفریق در مکمل 2 نسبت به مکمل 1 و علامت مقدار سادهتر است.

۳. در مکمل 1، هم صفر منفی و هم صفر مثبت وجود دارد ولی در مکمل 2 فقط یک صفر وجود دارد.

۴. مکمل 1، بیشتر برای عملیات منطقی و مکمل 2 بیشتر برای عملیات حسابی به کار می رود.

۵. دامنهی اعداد باینری قابل نمایش در رجیستر n بیتی:

$$-\left(2^{n-1}-1\right),...,+\left(2^{n-l}-1\right)$$
 علامت مقدار: $-\left(2^{n-l}-1\right),...,+\left(2^{n-l}-1\right)$:1 مکمل $-\left(2^{n-1}\right),...,+\left(2^{n-l}-1\right)$:2 مکمل مکمل 2:

محاسبات دودویی:

$$A - B = A + (-B) = A + 2's(B) = A + 1's(B) + 1$$

جمع در روش علامت مقدار:

بیت علامت را در عمل جمع شرکت نمی دهیم. در صورتی که دو عدد همعلامت باشند. قدرمطلق آنها را با هم جمع و علامت مشترک را به عنوان علامت نتیجه می گذاریم. در صورتی که علامت دو عدد مخالف باشد، قدرمطلق عدد کوچکتر را از عدد بزرگتر تفریق و سپس نتیجه را هم علامت عدد بزرگتر می گذاریم.

یادداشت؛

جمع در مکمل 2:

دو عدد را به انضمام بیت علامت با هم جمع می کنیم و از رقم نقلی حاصل در موضع بیت علامت صرفنظر می کنیم.

جمع در مکمل 1:

دو عدد را به انضمام بیت علامت با هم جمع می کنیم و در صورت وجود رقم نقلی در موضع بیت علامت آن را با حاصل جمع مرحله ی اول دوباره جمع می کنیم و در صورت وجود رقم نقلی در مرحلهی دوم، از آن صرفنظر می کنیم.

اعداد دهدهي:

ورودی در سیستم بهصورت دسیمال و خروجی از آن نیز دسیمال میباشد ولی سختافزار در سیستم اعداد باینری کار میکند. بنابراین اطلاعات عددی به هنگام ورود به کامپیوتر باید از دسیمال به باینری تبدیل و سپس محاسبات توسط سختافزار انجام و به هنگام خـروج، نتـایج دوبـاره از بـاینری بـه دسیمال تبدیل گردد.

برای کدگذاری ارقام دهدهی 9,...,2,1,0 حداقل به چهار بیت نیاز داریم که انتخاب 10 ترکیب از بین 16 ترکیب به طرق مختلف انجام می گیرد و در نتیجه کدهای متفاوتی ایجاد میشود.

	NBCD		Carre and a	
	8421	excess - 3	Gray code	
0	0000	0011	0000	
1	0001	0100	0001	
2	0010	0101	0011	
3	0011	0110	0010	
4	0100	0111	0110	
5	0101	1000	0111	
6	0110	1001	0101	
7	0111	1010	0100	
8	1000	1011	1100	
9	1001	1100	1101	

كدهاي 4 بيتي:

کد (Natural Binary Coded Decimal) NBCD

یک کد وزن دار است. متداول ترین روش برای نشان دادن ارقام دهدهی است که دو عیب عمده دارد:

۱. در جمع دو رقم در NBCD ممكن است رقم نقلي لازم توليد نشود كه در اينصورت به منظور تصحيح، ۶ واحد بايد به أن اضافه شود. ۲. مکمل 9 هر رقم NBCD را نمی توان از تبدیل صفرها به یک و یکها به صفر به دست آورد. بنابراین NBCD یک که خود متمم نیست.

لىت:	ياددانا
	• • • • •

کد افزونی ۳ یا مازاد ۳ excess – 3

اولین کد با افزودن 3 به NBCD به دست میآید که بدون وزن است. دارای خاصیت خودمتممی میباشد یعنی مکمل 9 آن را می توان از تبدیل صفرها به یک و یکها به صفر به دست آورد. همچنین در جمع دو رقم، رقم نقلی لازم تولید میشود، هر چند که نیاز به تصحیح دارد.

کدگری (Gray code)

یکی دیگر از کدهای بدون وزن است که در آن هر کد مجاور تنها در یک بیت تفاوت دارند.

برای تبدیل کد باینری به کدگری، کافی است اولین بیت از سمت چپ را تغییر ندهید و سایر بیتها را با بیت سمت چپ خود XoR کنید.

$$(0110)_2 =$$
 باینری \Rightarrow (0101)

برای تبدیل کدگری به کد باینری، بیت سمت چپ را تغییر نمی دهیم و برای یافتن سایر بیتها، بیت متناظر در گری را بایت قبلی در باینری xoR مي كنيم.

$$(g_{3}g_{2}g_{1}g_{0})_{gray} = (b_{3}, b_{2}, b_{1}, b_{0})_{2}$$

$$\begin{cases} b_{3} = g_{3} \\ b_{2} = b_{3} \oplus g_{2} \\ b_{1} = b_{2} \oplus g_{1} \\ b_{0} = b_{1} \oplus g_{0} \end{cases}$$

کدهای با بیش از 4 بیت (کدهای تشخیص و تصحیح و خطا):

کدهای 4 بیتی مانند NBCD و ... کد خطایابی نیستند. یعنی در صورت مخابره پیام از یک مبدأ به یک مقصد درصورتی که به دلیل وجود پارازیت یبن راه یک بیت تغییر یابد، در مقصد قادر به تشخیص خطا نخواهیم بود. بهطور کلی برای تشخیص خطا باید کلمـات معتبـر و نـامعبر وجـود داشـته باشند، برای این منظور نیاز به افزودن تعدادی بیت به کد میباشد.

معمول ترین روش خطایابی استفاده از بیت توازن است دو نوع توازن داریم: زوج و فرد. در توان زوج، P طوری انتخاب می شود که تعداد یکهای کد زوج می شود و در توازن فرد، P طوری انتخاب می شود که تعداد یکها فرد شود. کد همینگ روشی برای تصحیح خطا است. در کد همینگ به جای یک بیت، چند بیت اضافه می شود. کدهای همینگ انواع مختلف دارند با یک مثال یک حالت را توضیح می دهیم.

فرض کنید کلمات NBCD را بخواهیم ارسال کنیم. به منظور تشخیص و تصحیح خطا آن را بهصورت کدهای جدیدی درمیآوریم. بـه هـر کلمـه سـه بیت اضافه می کنیم. این سه بیت را باید در مواضعی متناظر با وزنهای 2^i قرار داد. (یعنی در مکان 4,2,1) بنابراین کلیه بیتهایی کـه موضع آنهـا متناظر با توان صحیحی از 2 باشند، مربوط به parity – bit و بقیه مربوط به بیتهای پیام خواهند بود. اگر بیتهای توازن را با P_i و پیام واقعی را با bi نشان دهیم داریم:

Bit position	1	2	3	4	5	6	7
Bit Name	P ₁	P_2	b 3	P_4	b ₅	b ₆	b 7

جدول زیر مکان وقوع خطا را مشخص میسازد:

یادداشت:

	c_1	c_2	c_3
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1

با بررسی این جدول متوجه میشویم:

اگر خطا در مکانهای 7,5,3,1 رخ داده باشد، آنگاه $c_3=1$ و در غیر این صورت $c_3=0$ خواهد بود. اگر خطا در مکانهای 7,6,3,2 رخ داده باشد، آنگاه $c_2 = 1$ و در غیر این صورت $c_2 = 0$ خواهد بود. اگر خطا در مکانهای $c_1=0$ رخ داده باشد، آنگاه $c_1=1$ و در غیر این صورت $c_1=0$ خواهد بود.

بنابراین باید کد چنان بنا گردد که بیتهای توازن روی بیتهای پیام کنترل زیر را انجام دهد.

- یاید طوری انتخاب شود که روی بیتهای مواضع 7,5,3,1 دارای توان زوج باشد. P_1
- باید طوری انتخاب شود که روی بیتهای مواضع 7,6,3,2 دارای توان زوج باشد. P_2
- باید طوری انتخاب شود که روی بیتهای مواضع 7,6,5,4 دارای توان زوج باشد. P_3

	یادداشت:

۱ ـ خروجي مدار مقايسه كننده زير Active High است زمان Low بودن خروجي Low را به دست آوريد؟

- 400μsec (\
 - 200 μsec (۲

تستهای فصل چهارم

- 100μsec (۳
- 50μsec (۴

NBCD Counter t=20 KHz D C B A 4-bitComparator

۱_ گزینه ۱ درست است.

$$T = \frac{1}{20} KHz = 50 \mu sec$$
 دوره تناوب پالس ساعت برابر است با:

صفر بودن خروجی L در مدت برقرار نبودن a < b اتفاق میافتد. با توجه به اینکه NBCD Counter از صفر تا g را می شمارد. بنابراین مدت صفر بودن $50{\times}8{=}400\mu sec$ برابر است با زمان هشت پالس ساعت یا L

داشت:	باده
	•••
	• • •
	• • •

فصل پنجم


حافظهها

آرایههای منطقی (قطعات منطقی برنامه پذیر): مدارهای ترکیبی دو سطحی AND - OR متناظر با مجموع حاصل ضربها هستند که به صورت مدارهای مجتمع با مقیاس بزرگ و خیلی بزرگ (LSI, VLSI) موجودند و معمولاً به سه صورت تجاری وجود دارند:

- ۱. Read Only Memory (ROM) : که در آن ورودی گیت AND ثابت ولی ورودیهای گیت OR قابل برنامهریزی است.
- ۲. Programmable Logic Array (PLA) : که در آن هم ورودیهای آرایه گیت AND و هم ورودیهای گیت OR قابل برنامهریزی هستند.
- ۳. (Programmable Array Logic (PAL) که در آن ورودیهای آرایه گیت AND قابل برنامه ریـزی ولـی ورودیهـای آرایـه گیـت OR ثابـت هستند. (برخلاف ROM)

:ROM

بلوک دیاگرام یک ROM که دارای n خط ورودی و m خط خروجی میباشد در زیر نشان داده شده است:



هریک از ترکیبات ورودی یک آدرس نامیده میشود.

هریک از ترکیبات خروجی یک word نامیده میشوند.

تعداد خطوط خروجی را word – length گویند.

2 ⁿ خط خروجی رمزگشا توسط اتصالهای فیوزدار به هریک از گیتهای OR متصل شدهاند. به هنگام درج یک جدول ارزش در ROM اتصالهایی که موردنیاز نیستند را می توان با سوزاندن فیوزها از بین برد و به این عمل برنامهریزی ROM می گویند.

یادداشت،	

انواع ROM

ROM معمولی: که در آن محتوای ROM به دلخواه مشتری به وسیلهی سازنده ROM و به هنگام ساخت بـهطـور دائمـی در درون ROM درج

PROM Programmer در آن به هنگام ساخت اتصالهای فیوزدار در درون PROM تدارک دیده می شود و پس از تولید به کمک PROM Programmer مى توان محتواى أن را به دلخواه استفاده كننده و در محل استفاده تعيين نمود.


EPROM : محتوایش توسط استفاده کننده قابل تغییر است و پاک کردن EPROM با اشعهی ماوراء بنفش صورت می گیرد.

EEPROM: همانند EPROM است ولى پاک کردن توسط سيگنالهاى الکتريکي صورت مي گيرد.

یک ROM را هم میتوان مدار ترکیبی در نظر گرفت که در هر مدار ترکیبی را پیادهسازی میکند و هم میتوان یک حافظه در نظر گرفت که با گرفتن آدرس مشخص كلمهاي را توليد ميكند.


PLA

در طراحی ROM، مینترم متناظر با خروجی رمزگشا، آدرس کلمه موردنظر را تولید می کند، بنابراین اگر تعداد زیادی از آدرسها در ورودی مدار ظاهر نشوند به دلیل عدماستفاده از کل اتصالات درونی، استفاده از ROM مقرون به صرفه نیست و بهتر است از PLA استفاده شود. PLA متغیرها را بهطور کامل دیکد نمی کند و همهی مینترمها را تولید نمی کند. در PLA دیکدر با تعدادی گیت AND جایگزین شده است که هریک از آنها را می توان به منظور تولید جمله های حاصلضرب متغیرهای ورودی، برنامه ریزی کرد.



PAL

نوعی خاصی از PLA میباشد که در آن آرایهی AND قابل برنامه ریزی ولی آرایهی OR ثابت است. (برعکس ROM) بنابراین PAL برای برنامهریزی راحت تر است ولی مثل PLA انعطاف پذیر نیست.



در PAL طرح مجاز به تعیین نوع جملهی حاصل ضرب می باشد ولی تعداد ورودی های OR ثابت و غیرقابل تغییر است.


یادداشت:
 •

تستهاى فصل پنجم

(1

ا ـ با توجه به ساختار PLA، ساده ترین شکل پیاده سازی دو تـابع $f_1(a,b,c) = \sum m(0,2,4,7)$ و $f_1(a,b,c) = \sum m(0,2,4,7)$ کـدام


(٢




a b c

یادداشت:	


و $f_1(a,b,c) = \sum m(2,4,6,7)$ و با توجــه بـــه ســاختار PLA، ســاده تـــرین شـــکل پیـــادهســازی دو تـــابع




(۲



(۱







ىادداشت:

ياسخها


۱_ گزینه ۳ درست است.

برای این منظور باید جدول کارنوی f_1 و f_2 و مکملهای آنها را رسم کنیم و سعی کنیم زوجی را انتخاب کنیم که بیشترین جملات حاصل ضربی مشترک را دارا باشند. با توجه به شکل زیر f_1 و f_2 مناسبترین انتخاب هستند.







ab c	00	01	11	10	
0	1	1		1	
1			1		
		f	: 2		





۲_ گزینه ۱ درست است.

برای این منظور باید جدول کارنوی f_1 و f_2 و مکملهای آنها را رسم کنیم و سعی کنیم زوجی را انتخاب کنیم که بیشترین جملات حاصل ضربی مشترک را دارا باشند. با توجه به شکل زیر f_2 و f_2 مناسبترین انتخاب هستند.









 $f_1(a,b,c) = ab + a\overline{c} + b\overline{c}$, $\overline{f}_1(a,b,c) = \overline{a}\overline{b} + \overline{a}c + \overline{b}c$ $f_2(a,b,c) = \overline{a}\overline{c} + ac + bc$, $\overline{f}_2(a,b,c) = a\overline{c} + \overline{a}\overline{b}c$

یادداشت: