# موسسه بابان

انتشارات بابان و انتشارات راهیان ارشد درس و کنکور ارشد

سيستم عامل

(مديريت حافظه اصلي)

ویژهی داوطلبان کنکور کارشناسی ارشد مهندسی کامپیوتر و IT

براساس كتب مرجع

آبراهام سیلبرشاتز، ویلیام استالینگز و اندرو اس تننبام

ارسطو خليلي فر

کلیهی حقوق مادی و معنوی این اثر در سازمان اسناد و کتابخانهی ملی ایران به ثبت رسیده است.



# مدیریت حافظه (قطعهبندی و صفحهبندی)

#### مقدمه

برنامهنویسان همگی تمایل دارند یک حافظه با وسعت بینهایت، بسیار سریع و غیرفرار (پایدار) در اختیار داشته باشند. اما در عمل چنین چیزی ممکن و در دسترس نیست، در عوض اکثر سیستمها از یک حافظه سلسله مراتبی استفاده میکنند.

# سلسله مراتب حافظه

در سیستمهای کامپیوتری از حافظههای مختلفی استفاده می شود. حافظهها را می توان براساس قیمت و سرعت به صورت زیر طبقه بندی کرد:

			ورت ریر طبعهبندی درد.
<b>A</b>	Register		ثبات
	Cache		حافظه نهان
	Main Memory		حافظهی اصلی
الفنان شيرة ت	Flash Memory	(Electronic Disk)	حافظهی فلاش
افزایش سرعت	Magnetic Disk		دیسک مغناطیسی
	Optical Disk		دیسک نوری
	Magnetic Tape		نوار مغناطیسی

سلسله مراتب حافظه

نکته: سه ردهی اول (یعنی ثبات، حافظه های نهان و اصلی) ناپایدار هستند. به این معنا که با قطع برق داده های خود را از دست می دهند.

نکته: چهار ردهی آخر به حافظهی ثانویه نیز معروف هستند.

یکی از مهمترین وظایف سیستم عامل، مدیریت حافظه ی اصلی میباشد. منظور از حافظه ی اصلی، حافظه ای است که پردازنده برای دستیابی به دستورالعمل ها و داده ها مستقیماً به آن رجوع میکند (مثلاً RAM).

برخی از مسائلی که بخش مدیریت حافظه در سیستم عامل باید به آنها بپردازد عبارتند از:

ـ آیا فقط یک کاربر حق استفاده از حافظه را دارد یا چند کاربر به طور همزمان می توانند از حافظه استفاده کنند؟

ـ آیا در آنِ واحد فقط یک برنامه می تواند در حافظه باشد یا چندین برنامه می توانند به طور همزمان در حافظه باشند؟

- ـ آیا به همهی برنامهها و کاربران قسمتهای مساوی از حافظه تخصیص می یابد؟
- ـ كدام قسمتها در اختيار كدام برنامهها هستند و كدام بخشهاى حافظه، خالى هستند؟
- ـ آیا به یک برنامه می توان دو بخش مجزا از حافظه را تخصیص داد یا باید حتماً بخشهای همجوار به برنامهها داده شود؟
  - \_اگر چند برنامه كانديداي ورود به حافظه هستند، كداميك بايد انتخاب شوند؟
- -اگر یک برنامه با اولویت بسیار بالا از راه رسید و در حافظه جای خالی و جود نداشت، کدام برنامه باید فداکاری کرده و جای خود را به وی بدهد؟
  - و مسائل بسیاری از این دست ...

# پیوند آدرس (Address Binding)

آدرسها در برنامهی نوشته شده توسط برنامهنویس، معمولاً به فرم سمبولیک هستند. به عنوان مثال در روش استاده از متغیرها به جای آدرس حافظه، برنامهنویس از یک نام نمادین برای کلمات حافظه استفاده می کند. مثلاً در زبان C، برنامهنویس برای استفاده از حافظه دستور زیر را به کار می برد.

#### int i;

در این حالت نام i در واقع فقط یک اسم سمبولیک و نمادین برای دو بایت خاص از حافظه میباشد. اما سؤال اصلی این است که این دو بایت که در اختیار متغیر i میباشد واقعاً کجای حافظه و در چه آدرسی قرار دارند؟ سؤال دیگر این است که اگر این برنامه دوباره اجرا شود باز هم متغیر i در همان مکان از حافظه قرار داده می شود؟ همچنین اگر این برنامه بر روی سیستم دیگری با مشخصات و اندازه ی حافظه متفاوت اجرا شود، تکلیف متغیر i چیست؟

واقعیت این است که همان طور که دیدیم، برنامه نویس از آدرسها سمبولیک (مانند متغیرها) استفاده می کند و مترجم وظیفه دارد که این آدرسهای سمبولیک را به آدرسهای قابل جابه جایی تبدیل کند. اما این پایان کار نیست و این بار یک بار کننده (Loader) باید این آدرسهای قابل جابه جایی را به آدرسهای مطلق تبدیل کند.

#### آدرسهای فیزیکی و منطقی

آدرس منطقی همان آدرس تولید شده توسط پردازنده است. اما آدرس فیزیکی آدرس قابل رویت و قابل فهم برای و احد حافظه میباشد. برنامه کاربر همواره با آدرس منطقی سر و کار دارد و در نهایت هنگام دسترسی به حافظه، این آدرس به آدرس فیزیکی تبدیل می شود.

در واقع هنگامی که پیوند آدرسها در زمان اجرا صورت میگیرد، آدرسهای منطقی باید به آدرسهای فیزیکی تبدیل شوند.

#### تخصيص حافظه

برای اینکه حافظه را به عنوان یک منبع در اختیار فرآیندها قرار دهیم، روشها و راهکارهای مختلفی و جود دارد که در این بخش به بررسی آنها میپردازیم.

#### تک برنامگی

تخصیص حافظه به صورت یک پارچه یک روش ساده مدیریت حافظه میباشد که نیاز به پشتیبانی سختافزار خاصی ندارد. در این سیستمها عملکرد چند برنامگی در میان نیست و در هر لحظه یک کاربر و یک فرآیند وجود دارد. در این حالت کل فضای حافظه به سه بخش تقسیم می شود، بخشی از حافظه به طور ثابت در اختیار سیستم عامل است، بخشی از حافظه در اختیار برنامه قرار دارد و مابقی حافظه نیز بلااستفاده باقی می ماند.

در این روش وقتی یک فرآیند برای اجرا انتخاب می شود، کل فضای حافظه (بهجز بخش سیستم عامل) را می تواند در اختیار بگیرد و هنگامی که فرآیند خاتمه یافت، کل حافظه را آزاد می کند.

نکته: یکی از معایب این روش عدم استفاده بهینه از حافظه میباشد به گونهای که اگر یک فرآیند کوچک در حافظه قرار داشته باشد مابقی حافظه بلااستفاده میماند.

نکته: در این روش برنامهها از نظر اندازه، محدود به اندازه حافظه هستند و برنامههای بزرگتر از حافظه، هیچگاه نمی توانند اجرا شوند.

**نکته:** با استفاده از تکنیکی موسوم به جایگذاشت (Overlay) می توان برنامه های بزرگ تر از حافظه را نیز در این حالت اجرا کرد. در این تکنیک، هر زمانی که داده یا کدی از برنامه موردنیاز است به حافظه منتقل می شود. در واقع تا جایی که حافظه گنجایش دارد از فرآیند موردنظر به حافظه آورده می شود، اما هنگامی که بخش دیگری از فرآیند موردنیاز است، آن بخش به حافظه آورده می شود.

نکته قابل توجه در این تکنیک این است که برای این منظور سیستم عامل هیچ پشتیبانی خاصی نمیکند و کاربر (برنامهنویس) همه این کار را انجام می دهد. در واقع برنامهنویس باید به طور دقیق و با علم به اندازه حافظه، بخشهای دیگر برنامه را (در واقع شبیه به عملیات بار کردن فایلها)، به حافظه دعوت کرده و آنها را اجرا و یا از آنها استفاده کند. در این حالت سیستم عامل فقط گمان میکند عملیات ۱/۵ در حال انجام است!

#### چندبرنامگی

در سیستم عاملهای چندبرنامگی، در هر لحظه چندین فرآیند در حافظه قرار دارند. در این حالت تخصیص حافظه به دو روش انجام می شود:

#### ۱ ـ روش بخش بندی ایستا (Static)

در این روش سیستم عامل یک بخش از حافظه را در اختیار میگیرد و مابقی حافظه می تواند در قالب بخش هایی با اندازه ثابت در اختیار برنامه ها قرار گیرد.

هر برنامه که اندازه آن مساوی یا کمتر از اندازه بخش باشد می تواند به داخل آن بار شود. اگر همهی بخشها پر باشند و هیچیک از فرایندهای موجود در حافظه، در حالت اجرا یا آماده نباشند، سیستم عامل می تواند فرآیندی را به خارج از حافظه منتقل کرده و یک فرآیند دیگر را به درون حافظه بار کند تا پردازنده بیکار نماند.

روش بخش بندی ایستا عموماً به دو شیوه پیاده سازی می شود:

الف ) حافظه به بخشهای مساوی تقسیم می شود و در اختیار فرایندها قرار میگیرد. این شیوه دو نقص عمده دارد:

۱ـ ممکن است یک برنامه بزرگتر از آن باشد که در یک بخش قرار گیرد که البته می توان از تکنیک Overlay استفاده کرد.

۲\_استفاده از حافظه اصلی قدری ناکارآمد می شود زیرا هر برنامهای هر قدر هم که کوچک باشد، یک بخش کامل را اشغال میکند که به این گونه به هدر رفتن فضا، تکه تکه شدن داخلی (Internal Fragmentation)

ب) امکان استفاده از بخشهای نامساوی هم وجود دارد. در این حالت بخشهای مشخص شده لزوماً هم اندازه نیستند. با این امکان دو ایراد روش قبل تا حدودی کمتر می شوند به این ترتیب که هر فرآیند می تواند در کوچکترین بخشی وارد شود که در آن جای می گیرد. بنابراین تکه تکه شدن داخلی به حداقل می رسد.

شکل زیر، یک مثال از این دو روش را نشان می دهد.


O.S.	O.S.
2M	8M
4M	0171
6M	8M
8M	8M
8M	8M
12M	8M

الف: قسمتهای مساوی ب: قسمتهای نامساوی مثالی از بخش یذیری ایستای یک حافظه ۴۰ مگابایتی

با استفاده از بخشهای نامساوی، دو راه برای تخصیص فرآیندها به بخشها و جود دارد:

در روش اول، برای هر بخش از یک صف جداگانه استفاده میکنیم و وقتی فرآیندی وارد شد، با توجه به اندازه آن، به مناسب ترین صف وارد می شود (شکل الف). در این حالت فضای به هدر رفته به عنوان تکه تکه شدن داخلی، به حداقل می رسد اما گاهی از نظر سیستم بهینه نیست. مثلاً فرض کنید در صف مربوط به یک بخش مربوط به یک بخش با اندازه کوچک، چندین و چند فرایند منتظر باشند، اما صف مربوط به یک بخش با اندازه بزرگتر خالی باشد! پس بخش بزرگ بدون استفاده می ماند، در حالیکه تعدادی فرآیند کوچک منتظر ند.

در روش دوم یک صف واحد برای همه فرآیندها به کار میرود. در این روش وقتی فرآیند به ابتدای صف میرسد کوچکترین بخش برای آن انتخاب می شود (شکل ب). در این حالت ممکن است یک فرآیند کوچک که در یک بخش کوچک جا می شود در یک بخش بزرگ قرار بگیرد و تکه تکه شدن داخلی را تشدید کند، زیرا وقتی این فرآیند به ابتدای صف میرسد، آن بخش کوچک آزاد نبوده و فقط همان بخش بزرگ آزاد باشد و فرآیند در آن بخش بزرگ قرار گیرد، در صورتی که اگر این فرآیند قدری صبر می کرد، ممکن بود بخش کوچک حافظه آزاد شود...



توزیع فرآیندها در روش بخشبندی ایستا

نکته: در حالت کلی بخش بندی ایستا (چه با اندازه های مساوی و چه با اندازه های نامساوی) دو نقص عمده دارد:

۱ تعداد فرآیندهای فعال در سیستم محدود به تعداد بخشهای تعریف شده در زمان ایجاد سیستم است.

۲-کارهای با اندازه کوچک، بخش بندی ایستا را ناکارآمد میکنند و باعث تکهتکه شدن داخلی می شوند.

نکته: امروزه از روش بخشبندی ایستا استفاده نمی شود. در گذشته این ایده در سیستم عامل OS/MFT برای مین فریم های IBM استفاده می شد.

#### روش بخش بندی یویا (Dynamic)

برای غلبه بر بعضی از مشکلات روش بخش بندی ایستا، روشی با عنوان بخش بندی پویا ابداع شد. ایده کلی این روش این است که بخش های استفاده شده دارای طول متغیر باشند و تعداد آنها نیز ثابت نباشد. در واقع اگر فرآیندی به داخل حافظه آورده می شود، دقیقاً به همان اندازه ای که نیاز دارد، حافظه به آن اختصاص می یابد. در این روش سیستم عامل باید دقیقاً بداند کدام قسمتهای حافظه، آزاد و کدام قسمتها اشغال هستند. در ابتدا کل حافظه همانند یک بلوک بزرگ آزاد در نظر گرفته می شود و وقتی فرآیندی درخواست حافظه می کند، به همان اندازه، حافظه به آن تخصیص می دهیم و مابقی حافظه برای درخواستهای بعدی آزاد می ماند. به همین ترتیب فرآیند به حافظه وارد می شوند و هرگاه فرآیندی به پایان رسید، حافظه ی را که در اختیار داشته به سیستم عامل برمی گرداند و سیستم عامل آن بخش را آزاد به حساب می آورد.

نکته: روش بخشبندی پویا به خوبی آغاز می شود، ولی در نهایت حفرههای کوچک زیادی در حافظه

ایجاد می شود، این پدیده را تکه تکه شدن خارجی (External Fragmentation) گویند. این مسئله از آنجا ناشی می شود که فرآیندی که حافظه را ترک می گوید، یک بخش آزاد بر جای می گذارد و احتمال اینکه فرآیند جایگزین دقیقاً به همان اندازه باشد، بسیار ضعیف است، پس یک فرآیند کوچک تر در آنجا قرار می گیرد و مابقی حافظه، آزاد باقی می ماند که احتمالاً آنقدر کوچک است که دیگر هیچ فرآیندی در آن، جا نمی شود!!!

#### تفاوت تکه تکه شدن داخلی با تکه تکه شدن خارجی

اجازه دهید یکبار برای همیشه مشکل «تفاوت تکه تکه شدن داخلی و خارجی» را حل کنیم.

تکه تکه شدن داخلی زمانی رخ می دهد که حافظه از قبل مرزبندی شده باشد و در هر قسمت بتوان فقط یک قطعه را قرار داد. دراین حالت چون احتمالاً قطعهای که برای یک جایگاه انتخاب شده است قدری از آن کوچکتر است، در انتهای جایگاه مقداری فضای بلااستفاده به وجود خواهد آمد. به این مشکل تکه تکه شدن داخلی گویند.

اما وقتی از قبل مرزبندی مشخصی برای حافظه در نظر نگیریم احتمال وقوع تکه تکه شدن خارجی وجود دارد. در این حالت احتمالاً فضاهای خالی و قابل استفاده حافظه به صورت جایگاههای کوچک، لابه لای فرآیندهای پخش شده اند. که مجموع این جایگاه های کوچک پراکنده احتمالاً نیاز ما را برآورده میکنند، اما چون همجوار نیستند بلااستفاده باقی می مانند. روش فشرده سازی (Compaction) در صورت اجرا شدن، این مشکل را برطرف می کند (در ادامه، بررسی می شود). دقت کنید به تکه تکه شدن خارجی گاهی به اختصار تکه تکه شدن نیز گفته می شود.

# روشهای نگهداری وضعیت حافظه

بخش مدیریت حافظه سیستم عامل باید از وضعیت حافظه و قسمتهای آزاد و اشغال آن مطلع باشد. برای این منظور معمولاً از دو روش استفاده می شود:


۱\_روش Bitmap (نقشه بیتی)

۲ـ روش Linked List (لیست پیوندی)

# روش Bitmap

در ایده حافظه را به واحدهای کوچکی تقسیم میکنند. به طوری که هر بخش در واقع کوچکترین واحد تخصیص میباشد (مثلاً یک بلوک یا یک کلمه). سپس متناظر با هر واحد تخصیص، یک بیت در یک دنباله از بیتها در نظر گرفته می شود. حال اگر واحدی آزاد باشد، بیت متناظر با آن 0 و اگر اشغال باشد، بیت متناظر با آن 1 تنظیم می شود.


شکل زیر این روش را نشان می دهد:



با آنکه پیاده سازی این روش ساده است ولی ایراد این روش آن است که اگر بخواهیم پروسسی را که به K واحد فضا نیاز دارد، به حافظه آوریم، در این صورت مدیر حافظه باید نگاشت بیتی را مورد جستجو قرار دهد تا یک سری متوالی شامل K بیت صفر را پیدا کند و این کار بسیار کند است.

#### روش Linked List

در این روش برای نگهداری وضعیت حافظه، از یک لیست پیوندی استفاده می شود. هر گرهی لیست پیوندی یا یک حفره (فضای) آزاد است یا یک فرآیند را در حافظه نشان می دهد. در هر گرهی این لیست باید اطلاعاتی از قبیل محل شروع قطعه، طول قطعه، وضعیت پر یا خالی بودن قطعه و آدرس شروع قطعه بعدی ذخیره و نگهداری شود.



نکته: یک عیب بزرگ روش Linked List برای نگهداری وضعیت حافظه این است که قدری زمانبر است. مثلاً وقتی یک فرآیند خاتمه می یابد، پیدا کردن همسایه های آن جهت ادغام احتمالی حفره ها، عملی وقتگیر است.

نکته: یک روش برای مقابله با تکه تکه شدن خارجی، روش فشرده سازی (Compaction) است. در این روش سیستم عامل همه فرآیندها را طوری جابه جا می کند که همگی کنار هم قرار بگیرند و تمام حافظهی آزاد موجود به صورت یکپارچه درآید. البته این کار بسیار زمانگیر و هزینه بر می باشد، زیرا سیستم عامل باید پیوند آدرس های فرآیندها را به درستی تغییر دهد.

# روشهای تخصیص حافظه به فرآیندها

برای تخصیص حافظه برای فرآیندهای تازه وارد، روشهای مختلفی وجود دارد که هر یک پیامدهای خاص خود را دارند. در این حالت فرض میکنیم پس از مدتی تعدادی فرآیند در حافظه قرار گرفتهاند و بین آنها تعدادی بخش آزاد با اندازههای مختلف وجود دارد، حال میخواهیم بررسی کنیم فرآیند جدیدی که به سیستم وارد شده در کدام قسمت قرار داده می شود.

#### روش First Fit

در این روش هنگامی که یک درخواست برای حافظه از راه رسید، سیستم عامل حافظه را از ابتدا جستجو کرده و اولین فضای حافظهای که بتواند فرآیند را در خود بگنجاند، انتخاب می شود.

در این حالت چون جستجو همواره از ابتدای حافظه آغاز می شود، تراکم فضای اشغال شده معمولاً در ابتدای حافظه بیشتر است.

#### Next Fit روش

این روش شبیه روش First Fit است با این تفاوت که جستجو برای یافتن اولین محل مناسب، همواره از ابتدای حافظه آغاز نمی شود، بلکه جستجو از محل آخرین تخصیص به بعد شروع می شود.

# روش Best Fit

در این روش، مدیریت حافظه با گرفتن یک تقاضا کل حافظه را جستجو میکند تا بتواند کوچکترین فضای آزاد را پیداکند که فرآیند موردنظر در آن جای بگیرد.

در واقع ایده ی این روش این است که فضاهای بزرگ (که بعدها ممکن است به آنها نیاز داشته باشیم) را نباید تقسیم کرد و فضایی را برمیگزیند که دارای نزدیک ترین اندازه به اندازه فرآیند موردنظر باشد.

# روش Worst Fit

در این روش نیز باید کل فضای حافظه جستجو شود تا همیشه بزرگترین فضای موجود را به هر فرآیند تخصیص دهیم!

در واقع ایده این روش این است که پس از تخصیص بزرگترین حفره به یک فرآیند، فضای باقیمانده آنقدر بزرگ هست که باز هم بتوان از آن استفاده کرد. در صورتی که در Best Fit، پس از آن که یک حفره به یک فرآیند اختصاص داده شد، فضای باقیمانده آنقدر کوچک است که بعدها به کار هیچ فرآیندی نمیآید.

نکته: روشهای Best Fit و Worst Fit نسبت به روشهای First Fit قدری کندتر هستند، زیرا در این دو روش تمام حافظه باید جستجو شود.

نکته: در روش Best Fit حافظه پر از حفرههای بسیار کوچکی می شود که به هیچ کار نـمی آیند. در روش Worst Fit نیز ممکن است فرآیندهای بزرگ دچار گرسنگی شوند، زیرا قسمتهای بزرگتر،

زودتر تخصیص داده شده و کوچک می شوند.

#### روش Quick Fit

در این ایده لیستهای جداگانهای برای فرآیندهای با اندازههای متداول تهیه می شود.

به عنوان مثال در یک جدول، درایهی اول یک اشاره گر است به ابتدای یک لیست از حفرههای ۴KB و درایه دوم یک اشاره گر به ابتدای یک لیست از حفرههای ۸KB و الی آخر. در این روش به سرعت می توان به یک فرآیند فضا تخصیص داد.

#### روش رفاقتی (Buddy)

فضای ۱ مگابایتی آزاد	\M					
$A = 1 \circ \circ K$	A	۱۲	ΛK	709 <i>K</i>	۵۱	۲K
A = ۲۰۰ K درخواست ادرخواست	A	١٢	'AK	В	۵۱	τ <i>K</i>
$A = 9 \circ K$ درخواست	A	С	94K	В	۵۱	τ <i>K</i>
A = ۲۰۰K درخواست	A	С	94K	В	D	709 <i>K</i>
B درخواست	A	С	94K	709 <i>K</i>	D	709 <i>K</i>
A درخواست	1 <i>7AK</i>	С	94K	70 <i>9K</i>	D	409 <i>K</i>
E = VOK درخواست	Е	С	94K	70 <i>9K</i>	D	709 <i>K</i>
$_{C}$ آزاد سازی	Е	۱۲	ħΚ	70 <i>9K</i>	D	709 <i>K</i>
E آزاد سازی	۵۱۲ <i>K</i>		D	709 <i>K</i>		
D آزاد سازی				1/	M	

مثالی از روش رفاقتی (از کتاب استالینگز)

نکته: روش رفاقتی مشکل تکه تکه شدن داخلی دارد.

# مديريت حافظه به روش قطعه بندى (Segmentation)

یکی دیگر از روشهای مدیریت حافظه برای سیستمهای چندبرنامگی، روش قطعهبندی است. در این روش فرآیندها به تعدادی قطعه تقسیم می شوند و هیچ لزومی ندارد که اندازه قطعهها یکسان باشند. این تقسیمبندی توسط برنامهنویس انجام می شود. در واقع برنامهنویس (یا حتی کامپایلر) اطلاعات مرتبط با هم را در یک قطعه قرار می دهد (به عنوان مثال زیر روالها یا حتی دادههای مربوط به هم).


از آنجا که طول قطعات با هم برابر نیستند، روش قطعهبندی همانند روش بخشبندی پویا است. در واقع در این روش، یک فرآیند به چندین قطعه تقسیم می شود که کماکان برای اجرای فرآیند، همه قطعات باید به داخل حافظه آورده شوند، اما این قطعات لزوماً نباید در حافظه همجوار باشند.


**نکته:** در روش قطعهبندی، هر فرآیند باید یک جدول قطعه (Segment Table) داشته باشد که در آن به ازای هر قطعه یک درایه وجود دارد و مشخص میکند هر قطعه در کدام بخش از حافظهی اصلی قرار گرفته است.

نکته: روش قطعهبندی دقیقاً مشابه روش بخشبندی پویا است. با این تفاوت که هر برنامه می تواند بیش از یک بخش را اشغال کند و در ضمن لزومی ندارد این بخشها پیوسته باشند.

**نکته:** در روش قطعهبندی، تکه تکه شدن داخلی نداریم، اما همانند روش بخش بندی پویا، تکه تکه شدن خارجی داریم، البته از آنجا که یک فرآیند به قطعات کوچکتری تقسیم می شود، میزان این تکه تکه شدن خارجی کمتر است.

شکل زیر نمونهای پیاده سازی شده از این سیستم را نشان میدهد:





# فرآیند تبدیل آدرس منطقی به آدرس فیزیکی


در این روش آدرسهای منطقی به صورت زیر هستند:

	n بیت	m بیت
: آدرس منطقی	شماره قطعه	آفست

که باید از n بیت مربوط به شماره قطعه برای ارجاع به جدول قطعه استفاده شود و آدرس فیزیکی شروع این قطعه از جدول قطعه استخراج شده و به ابتدای آفست متصل گردد.

تعدیل این آدرس به آدرس فیزیکی از جدول قطعه استفاده می شود. جدول قطعه به ازای هر فرآیند وجود دارد و به ازای تعداد قطعههای هر فرآیند درایه دارد. در هر درایه، آدرس شروع قطعه در حافظه اصلی و طول قطعه ذخیره شده است. روال تبدیل آدرس به این صورت است که از آدرس منطقی، شماره قطعه استخراج می شود و با استفاده از شماره قطعه به عنوان اندیس، به سراغ جدول قطعه می رویم. آفست موجود در آدرس منطقی باید کمتر از طول قطعه باشد، به همین جهت ابتدا آفست را با طول قطعه مقایسه می کنیم و اگر آفست بزرگتر از طول قطعه بود، وقفه خطا صادر می شود. در غیر این صورت آدرس شروع قطعه با آفست جمع جبری شده و آدرس فیزیکی به دست می آید.

نکته: در جدول قطعه به قسمت طول قطعه، حد (Limit) و به آدرس شروع قطعه، پایه (Base) گویند. نکته: روال تبدیل آدرس در قطعهبندی در شکل زیر نشان داده شده است.



تبدیل آدرس منطقی به فیزیکی در قطعهبندی


نکته: تکنیک استفاده از TLB همانند صفحهبندی می تواند در قطعهبندی نیز جهت افزایش سرعت دسترسی به حافظه استفاده شود.

#### اشتراک در قطعهبندی

یکی از مزایای قطعهبندی، امکان به اشتراک گذاشتن قطعات بین فرآیندها است.

به عنوان مثال دو فرآیند را در نظر بگیرید که میخواهند کد یکسانی را اجرا کنند اما هر کدام دادههای مجزا و مخصوص به خود را دارند، در این صورت فرآیندها میتوانند قطعات مربوط به کد را با هم به اشتراک گذارند. البته باید دقت داشت در حالتی که یک قطعه بین چند فرآیند به اشتراک گذاشته شود، معمولاً آن قطعه نباید تغییر کند (در واقع باید فقط خواندنی باشد).

شکل زیر نمونهای از اشتراک را نمایش می دهد.



نکته: در جداول قطعه، معمولاً تعدادی بیتهای کنترلی و حفاظتی هم وجود دارند که به عنوان مثال مشخص میکنند یک قطعه مشخص میکنند یک قطعه قابلیت اجرا دارد یا خیر.

# مدیریت حافظه به روش صفحهبندی (Paging)

یک راه حل کلی جهت مقابله با تکه تکه شدن خارجی این است که اجازه دهیم یک فرآیند در قسمتهای غیرهمجوار در حافظه قرار گیرد. یکی از روشهایی که از این ایده استفاده میکند، تکنیک

صفحه بندی است. در این روش حافظه به بخشهای با اندازه ی یکسان به نام قاب (Frame) تقسیم می شود. از طرفی برنامه ها نیز به قسمتهای مساوی و هم اندازه با قابها تقسیم می شوند که به آنها صفحه (Page) می گویند. حال هنگامی که برنامه ای به حافظه منتقل می شود باید تمام صفحاتش به داخل قابهای خالی آورده شوند. در این حالت اصلاً نیازی نیست صفحات مربوط به یک فرآیند در قابهای همجوار قرار گیرند.

مزیت عمده این روش از بین بردن تکه تکه شدن خارجی و به حداقل رساندن تکه تکه شدن داخلی میباشد، اما در عوض عملیات محاسبه آدرسها و مدیریت این صفحات قدری هزینهبر و زمانگیر است.

نکته: برای پیاده سازی این روش به پشتیبانی سخت افزار نیاز است.

نکته: این روش از دید کاربر و برنامهنویس مخفی می ماند.

**نکته:** برای پیاده سازی این روش و مدیریت صفحه ها و از همه مهمتر تبدیل و نگاشت آدرسها باید یک جدول صفحه به ازای هر فرآیند در نظر گرفت. در واقع جدول صفحه ی هر فرآیند دارای یک درایه به ازای هر صفحه می باشد که مشخص می کند هر صفحه از یک فرآیند در کدام قاب حافظه نگهداری می شود.

نکته: برای ساده تر شدن صفحه بندی، اندازه قابها و صفحه ها را به صورت توان صحیحی از ۲ در نظر می گیرند.

**نکته:** نقطه ضعف اصلی مکانیزم صفحه بندی این است که اگر فقط احتیاج به ناحیه بسیار کوچکی از حافظه باشد، در این صورت مقداری از فضای حافظه تلف می شود، زیرا کوچکترین واحدی از حافظه که می توان آن را به استفاده کننده اختصاص داد، یک صفحه است.

# تبدیل آدرس در صفحهبندی

فرض کنیم اندازه صفحات، توانی از ۲ باشند. در این حالت اَدرسهای تولید شده توسط CPU (اَدرس منطقی یا مجازی) از دو بخش تشکیل شدهاند: شماره صفحه و اَفست (انحراف).


n بیت سمت چپ شماره صفحه و m بیت سمت راست آفست را نشان می دهد.

	n بیت	m بیت
: آدرس منطقی	شماره صفحه	آفست

با استفاده از شماره صفحه (n بیت سمت چپ) به سراغ درایه مربوطه در جدول صفحه می رویم تا شماره قاب موردنظر در حافظه را استخراج کنیم.

برای به دست آوردن آدرس فیزیکی، شماره قاب را به جای شماره صفحه در آدرس منطقی قرار

می دهیم و m بیت سمت راست (آفست) را بدون تغییر باقی میگذاریم. **نکته:** نحوه تبدیل آدرسهای منطقی به آدرسهای فیزیکی در تکنیک صفحه بندی را می توان در شکل زیر مشاهده کرد:



مفهوم جدول صفحه

نكته: در این حالت، قسمت شماره صفحه (nبیت سمت چپ) لزوماً با شماره قاب هم اندازه نیست، معمولاً شماره قاب از نظر طول آدرس بلندتر از شماره صفحه میباشد.

به عنوان یک مثال از نحوه عملکرد صفحهبندی، شکل زیر را در نظر بگیرید. در این مثال کل فرآیند به ۴ صفحه تقسیم و حافظه فیزیکی نیز از ۸ قاب تشکیل شده است. در این مثال نحوه مقداردهی جدول صفحه به روشنی قابل درک است.

فرآيند				حافظه
صفحه 0	0	1	0	
صفحه 1	1	6	1	صفحه 0
صفحه 2	2	3	2	
صفحه 3	3	7	3	صفحه 2
		جدول صفحه	4	
			5	
			6	صفحه 1
			7	صفحه 3

مثالی از صفحه بندی

**نکته:** در ایده ی صفحهبندی تکه تکه شدن خارجی نداریم اما ممکن است قدری تکه تکه شدن داخلی داشته باشیم و آن هم در هر فرآیند و به ازای آخرین صفحه رخ می دهد. در واقع چون فرآیند می تواند هر طولی داشته باشد، ممکن است مضرب صحیحی از اندازه صفحه ها نباشد و آخرین صفحه قدری خالی بماند. به همین دلیل به طور متوسط نیم صفحه به ازای هر فرآیند تکه تکه شدن داخلی خواهیم داشت.

**نکته:** جهت کاهش تکه تکه شدن داخلی در روش صفحهبندی، میتوان اندازه صفحهها را کوچک کرد، اما در این صورت تعداد صفحات یک فرآیند افزایش یافته و در نتیجه اندازه جدول صفحه بزرگتر می شود.

#### ساختمان جدول صفحه (Page Table)

کارکرد اصلی جدول صفحه، تبدیل و نگاشت آدرسهای مجازی به آدرسهای فیزیکی می باشد. از نظر ریاضی جدول صفحه در واقع فقط یک تابع است که ورودی آن شماره صفحه مجازی و خروجی آن شماره قاب فیزیکی می باشد.

اما در این بین دو مسئله اساسی و جو د دارد:

۱ جدول صفحه می تواند بسیار بزرگ شود.

۲ نگاشت آدرسها باید بسیار سریع صورت گیرد.

ساده ترین و ابتدایی ترین راه برای پیاده سازی جدول صفحه، استفاده از ثباتهای سخت افزاری پرسرعت می باشد. در واقع در این روش به ازای هر درایه جدول صفحه به یک ثبات نیاز داریم. با این کار سرعت نگاشت و تبدیل آدرسها بسیار بالا می رود. اما این روش هنگامی کاربرد دارد که تعداد صفحات به طرز بسیار معقولی کم باشند. این روش بسیار گران تمام می شود به همین جهت بیشتر کامپیوترهای امروزی جدول صفحه را در حافظه اصلی نگهداری می کنند و فقط یک شبات به عنوان اشاره گر به محل جدول صفحه در CPU وجود دارد. به این ثبات شبات به عنوان اشاره گر به محل جدول صفحه در این حالت به هنگام Context Switching فقط مقدار این ثبات به ازای هر فرآیند در PCB نگهداری شود).

**نکته:** در حالتی که جدول صفحه را در حافظه اصلی نگهداری میکنیم، برای هر بار دسترسی به حافظه، باید ۲ بار به آن مراجعه کنیم، زیرا ابتدا باید شماره قاب را از جدول صفحه به دست آورده، سپس به محل موردنظر دسترسی پیدا کنیم. بنابراین سرعت دسترسی به حافظه با ضریب ۲ کاهش می یابد.

#### جداول صفحه چندسطحی (Multi Level Page Table)

با بزرگ شدن فرآیندها و حافظه کامپیوترها، اندازه جدول صفحه بسیار بزرگ می شود. برای کوچک کردن اندازهٔ جدول صفحه می توان اندازه صفحات را بزرگ کرد. اما در این صورت تکه تکه شدن داخلی افزایشی می یابد. جهت حل مشکل ذخیره کردن جداول صفحه، با اندازه زیاد، در حافظه کامپیوتر، راه حل استفاده از جداول صفحه چند سطحی ابداع گردید. برای درک این ساختار، به مثالهای زیر توجه کنید:

مثال: اگر فرآیندی که از ۴ صفحه منطقی تشکیل شده است به صورت زیر در قابهای حافظه فیزیکی قرار گرفته باشد، آنگاه جدول صفحه به صورت زیر درخواهد آمد:

فرآيند	شماره قاب  شماره صفحه	RAM
صفحهه	• \	۰
صفحه ۱	1	صفحه،
صفحه ۲ صفحه ۳	Ψ   ν	٢
حافظه منطقی (مجازی)	جدول صفحه	۳ ۲۵۰۰۰
		۴
		۵
		صفحه ۱
		صفحه ۳
		حافظه فيزيكى


در راه حل فوق، از یک جدول صفحه تک سطحی، برای مدیریت صفحه بندی فرآیند استفاده شده است. فرآیند فوق شامل ۴ صفحه میباشد و واضح است که جدول صفحه نیز باید شامل ۴ سطر باشد. برای مدیریت صفحهها و نگاشت آدرسها باید یک جدول صفحه به ازای هر فرآیند در نظر گرفت. در واقع جدول صفحه میباشد که مشخص میکند هر صفحه از یک فرآیند در کدام قاب حافظه نگهداری می شود.

مثال: فرآیندی شامل ۱۶ صفحه می باشد، اگر اندازه جدول صفحه دارای محدودیت باشد و حداکثر هر جدول صفحه بتواند دارای ۴ سطر باشد، آنگاه جدول صفحه این فرآیند چند سطحی خواهد بود؟ (اندازه صفحات ۸ بایت است.)

پاسخ: واضح است که اگر اندازه جدول صفحه دارای محدودیت نباشد، این فرآیند دارای یک جدول صفحه تک سطحی این فرآیند را نشان می دهد:

حافظه فيزيكي


فر آیند		ı	شماره صفحه	شماره قاب		RAM
صفحهه	•	۰	0000	1	. [	صفحه۸
صفحه۱		١	0001	٣	١	صفحهه
صفحه۲		۲	00/0	4	۲ [	صفحه۲
صفحه۳		٣	0011	1.	۳ [	صفحه۱
صفحه۴	•	۴	0 100	۲	4	صفحه۲
صفحه۵		۵	0101	79	۵	صفحه۷
صفحه۶		۶	0110	11	: [	:
صفحه٧	_	٧	0111	۵	١٠	صفحه۳
صفحه۸		٨	1000	۰	11	صفحه۶
صفحه۹		٩	1001	١٢	17	صفحه٩
صفحه ۱۰		١٠	1010	71	14	صفحه۱۴
صفحه۱۱		11	1011	77	: [	:
صفحه۱۲	•	١٢	1100	۲۰	۲۰ 🖥	صفحه۱۲
صفحه۱۳		۱۳	1101	۳۰	71	صفحه ۱۰
صفحه۱۴		14	1110	14	77	صفحه۱۱
صفحه ۱۵		۱۵	1111	٣١	: [	•
حافظه منطقی (مجازی)	-	1	ٔ جدول صفحه		79	صفحه۵
-					۳۰ [	صفحه۱۳
					٣١ [	صفحه۱۵



بیت 
$$log_{\gamma}^{\gamma \xi} = log_{\gamma}^{\gamma \xi}$$
 عنداد مفعات فرآیند  $log_{\gamma}^{\gamma \xi} = t$  بیت شماره صفحه  $log_{\gamma}^{\gamma \xi} = log_{\gamma}^{\gamma \xi} = t$  بیت  $log_{\gamma}^{\gamma \xi} = log_{\gamma}^{\gamma \xi} = t$ 

اما اگر اندازه جدول صفحه دارای محدودیت باشد و حداکثر بتواند دارای ۴ سطر باشد، واضح است که در این حالت باید از راه حل جدول صفحه چند سطحی استفاده شود. بنابراین با ۱۶ صفحه مواجه هستیم که هر ۴ صفحه آن می تواند داخل یک جدول صفحه جزئی قرار بگیرد.

در شکل زیر واضح است که با توجه به شرایط مسأله یک جدول صفحه دو سطحی مسأله را حل می کند.



وقتی که یک آدرس مجازی به مدیر حافظه میرسد، ابتدا فیلد PT1 این آدرس استخراج شده و به کمک آن درایه مورد نظر در جدول سطح اول پیدا می شود. هر یک از درایه های این جدول، نماینده یک جدول سطح دوم می باشد. در واقع از مقادیر موجود در درایه های جدول سطح اول برای پیدا کردن جدول سطح دوم مناسب استفاده می شود. اکنون از فیلد PT2 به عنوان اندیس جدول سطح دوم استفاده و به کمک آن، شماره فیزیکی قاب حافظه استخراج می شود و در نهایت بخش آفست نیز به این آدرس متصل می گردد.

**کته:** در مثال فوق مشاهده می شود که برای دسترسی به هر قاب فقط به ۲ جدول نیاز است. یکی جدول سطح اول و دیگری یکی از جداول سطح دوم. در واقع مزیت این روش از اینجا ناشی می شود که فقط جداولی به حافظه آورده می شوند که مورد نیاز هستند.

دقت کنید این مفهوم با مفهوم حافظه مجازی متفاوت است. در مبحث حافظه مجازی مسأله این است که همه صفحات یک فرآیند به حافظه آورده نشوند. اما اینجا جداول صفحه به حافظه آورده نمی شوند. توجه: به جداول موجود در سطوح مختلف جدول چند سطحی، جداول جزئی نیز گفته می شود. مجموع این جداول جزئی، جدول چند سطحی را ایجاد می کنند.

روابط زیر در جدول صفحه چند سطحی برقرار است:

تعداد صفحات فرآیند: f

تعداد سطرهای جدول صفحه جزئی = r

روال فوق گویای این مفهوم نیز میباشد، که این تقسیم متوالی تا جایی ادامه پیدا میکند که خارج قسمت کوچکتر یا برابر یک شود. یعنی به یک جدول برسیم، به اندازه محدودیت.

همچنین این نتیجه، تعداد سطوح جدول چند سطحی را نیز مشخص میکند. یعنی تعداد تقسیم از ابتدا تا به انتها با شرط مذکور. در اینجا تعداد تقسیم متوالی برابر ۲ است، بنابراین تعداد سطوح جدول چند سطحی برابر ۲ است.

توجه: روال فوق را نیز می توان در مفهوم لگاریتم نیز جستجو کرد، در واقع تقسیم فوق مفهوم لگاریتم را پیاده سازی می کند:

تعداد سطوح جدول صفحه چند سطحی 
$$= d = \left\lceil \log rac{f}{r} 
ight
ceil = \left\lceil \log rac{\gamma^{\epsilon}}{\gamma^{\gamma}} 
ight
ceil = \gamma$$

بنابراین در این مثال، آدرسهای مجازی به سه بخش تقسیم می شوند.

بایت  $\mathbf{Y}^{\mathsf{Y}} = \mathbf{Y}^{\mathsf{Y}} = \mathbf{Y}^{\mathsf{Y}} = \mathbf{Y}^{\mathsf{Y}} = \mathbf{Y}^{\mathsf{Y}}$ بایت  $\mathbf{Y}^{\mathsf{Y}} = \mathbf{Y}^{\mathsf{Y}} = \mathbf{Y}^{\mathsf{Y}}$  اندازه فرآیند

بیت 
$$\mathbf{r} = \mathbf{r}$$
 اندازه صفحه  $\mathbf{r} = \log \mathbf{r} = \log \mathbf{r}$  اندازه صفحه بیت  $\mathbf{r} = \mathbf{r}$  بیت آفست

$$\operatorname{PT}$$
 ۱ +  $\operatorname{PT}$  ۲ =  $\log_{\chi}^{\chi^{*}}$  =  $\log_{\chi}^{\chi^{*}}$  =  $\chi^{*}$ 

$$PT = logr = log = log = log = r$$

توجه: فرمول PT2 خیلی ساده است، جدول صفحه حداکثر می تواند چهار سطر داشته باشد، چهار سمبل داریم، برای آدرس دهی چهار سمبل به چند بیت نیاز داریم، واضح است که ۲ بیت، که این همان مفهوم لگاریتم است.

راه حل ساده تر (تجزیه): اندازه فرآیند را در اندازه r تجزیه کنید:

توجه: اندازه r، برابر تعداد سطرهای جداول صفحه است.

PT1 PT2 
$$\mathbf{Y}^{\mathbf{Y}}$$
  $\mathbf{Y}^{\mathbf{Y}}$   $\mathbf{Y}^{\mathbf{Y}}$   $\mathbf{Y}^{\mathbf{Y}}$   $\mathbf{Y}^{\mathbf{Y}}$   $\mathbf{Y}^{\mathbf{Y}}$ 

توجه: تجزیه را از چپ به راست و از اندیس n به ۱ شروع کنید و کمترین مقدار در اندیس ۱ قرار داده شو د.

نكته مهم: توان كمتر همواره PT1 است. كه در اين مثال PT1 و PT2 برابر هستند.

نکته مهم: تعداد عملوندها در رابطهٔ بالا برابر تعداد سطوح جدول چند سطحی نیز میباشد، در رابطه فوق تعداد عملوندها برابر ۲ است. بنابراین تعداد سطوح جدول چند سطحی نیز برابر ۲ است، این نتیجه از آن جایی ناشی می شود که تجزیه فوق همان مفهوم لگاریتم را پیاده سازی می کند.

مثال: فرآیندی شامل ۸ صفحه می باشد، اگر اندازه جدول صفحه دارای محدو دیت باشد و حداکثر هر جدول صفحه بتواند دارای ۲ سطر باشد، آنگاه جدول صفحه این فرآیند چند سطحی خواهد بود؟ (اندازه صفحات ۸ بایت است.)

پاسخ: واضح است که اگر اندازه جدول صفحه دارای محدودیت نباشد، این فرآیند دارای یک جدول صفحه تک سطحی این فرآیند را نشان می دهد:

حافظه فيزيكي


فر آيند		شماره صفحه ا	شماره قاب		RAM
صفحهه	•	000	۲	۰	
صفحه۱	١	001	4	١	
صفحه۲	٢	۰۱۰	۶	7	صفحه،
صفحه۳	٣	011	٨	٣	
صفحه۴	۴	100	1.	4	صفحه۱
صفحه۵	۵	101	11	۵	
صفحه۶	۶	110	14	۶	صفحه۲
صفحه٧	٧	111	۵	v [	
حافظه منطقي	•	' جدول صفحه		٨	صفحه٣
				٩	
				١.	صفحه۴
				11	صفحه۵
				17	
				14	صفحه۶
				14	
				۱۵	صفحه٧


	شماره صفحه	آفست		شمارهقاب	آفست
ره صفحه	XXX = تعداد بیت شمار ۱۰ = باینری ۲ = دسیمال	XXX	عمل نگاشت با توجه به جدول صفحه	۶	XXX
	آدرس منطقى			فيزيكى	آدرس

بیت ۳ = 
$$\log_{\gamma}^{\gamma r} = \log_{\gamma}^{\gamma r} = \log_{\gamma}$$

اما اگر اندازه جدول صفحه دارای محدودیت باشد و حداکثر بتواند دارای  $\Upsilon$  سطر باشد، واضح است که در این حالت باید از راه حل جدول صفحه چند سطحی استفاده شود. بنابراین با  $\Lambda$  صفحه مواجه هستیم که هر  $\Upsilon$  صفحه آن می تواند داخل یک جدول صفحه جزئی قرار بگیرد.

شكل زير واضح است كه با توجه به شرايط مسأله يك جدول صفحه دو سطحي مسأله را حل ميكند.





روابط زیر در جدول صفحه چند سطحی برقرار است:

f: تعداد صفحات فرآیند  $\Lambda$ 

r: تعداد سطرهای جدول صفحه جزئی r:

# روش تقسيم متوالى:

$$\frac{1}{r} = \frac{r}{r} = \frac{h}{r} = \frac{h$$

توجه: در اینجا تعداد تقسیم متوالی برابر ۳ است، بنابراین تعداد سطوح جدول چند سطحی برابر ۳ است.

# روش لگاريتم

تعداد سطوح جدول 
$$d = \lceil \log \frac{f}{r} \rceil = \lceil \log \frac{f}{f} \rceil = \lceil \log \frac{f}{f} \rceil = \pi$$
 صفحه چند سطحی

# روش تجزیه

تعداد صفحات فرآیند باید در اندازه r، تجزیه گردد.


توجه: تعداد عملوندها برابر ٣ است، بنابراين تعداد سطوح جدول چند سطحي نيز برابر ٣ است.

مثال: سیستمی از آدرسهای مجازی B ۲<sup>۴</sup> پشتیبانی می کند. در این سیستم اندازه حافظه فیزیکی قابل دسترسی ۲<sup>۳</sup> و طول هر قاب (Frame) حافظه در این سیستم B ۲<sup>۱</sup> می باشد. این سیستم از روش صفحه بندی (Paging) برای مدیریت حافظه استفاده کرده است. با فرض اینکه هر مدخل از جدول صفحه به bit ۱۰ بیت به عنوان بیتهای کنترلی (بیت حضور و غیاب و ...) نیاز داشته باشد، در این صورت برای اینکه هر جدول صفحه جزئی دقیقاً در یک قاب قرار گیرد (الزامی برای پیوسته قرار گرفتن هر جدول صفحه در حافظه اصلی نباشد) باید حداقل، از جدول صفحه چند سطحی استفاده شود؟

پاسخ: در این جا برای جدول صفحه جزئی محدودیتی به اندازه یک قاب داریم.

بنابراین اندازه جدول صفحه جزئی برابر اندازه قاب میباشد. بنابراین برای محاسبه تعداد سطرهای جدول صفحه جزئی، کافی است، اندازه قاب که برابر اندازه جدول صفحه جزئی است بر اندازه عرض جدول صفحه جزئی تقسیم گردد.

به شكل زير توجه كنيد:



توجه: عرض جدول صفحه همواره برابر حاصل جمع تعداد بیتهای کنترلی و تعداد بیتهای شماره قاب است، دقت کنید که تعداد بیتهای شماره صفحه جزو عرض جدول صفحه نمی باشد، بلکه شماره صفحه، اندیس هر سطر جدول صفحه می باشد.

بنابراین داریم:

تعداد بیتهای کنترلی + تعداد بیتهای شماره قاب = عرض جدول صفحه جزئی + 1 + تعداد بیتهای شماره قاب = عرض جدول صفحه جزئی

توجه: ١٠ بيت كنترلى داريم، مطابق فرض صورت سؤال.

تعداد قابهای حافظه فیزیکی 
$$b=\log = 1$$
 تعداد بیتهای شماره قاب

اندازه حافظه فیزیکی 
$$=$$
 تعداد قابهای حافظه فیزیکی  $=$   $=$   $\frac{\mathbf{r}^{\mathsf{r}\mathsf{r}}\mathbf{B}}{\mathbf{r}^{\mathsf{r}\mathsf{r}}\mathbf{B}}$ 

بنابراین: تعداد قابهای حافظه فیزیکی تعداد قابهای خافظه فیزیکی 
$$\log \chi^{\gamma\gamma} = 0$$
 تعداد بیتهای شماره قاب

تعداد بیتهای کنترلی + تعداد بیتهای شماره قاب = عرض جدول صفحه جزئی بایت  $\Upsilon$  یا بیت  $\Upsilon$ 

اندازه قاب 
$$\frac{r^{1} \cdot B}{r^{7} B} = r^{1} = r^{1}$$
 تعداد سطرهای جدول صفحه جزئی عرض جدول صفحه

اندازه فرآیند (فضای آدرس مجازی) 
$$\mathbf{Y}^{\mathfrak{f} \circ} \mathbf{B}$$

اندازه صفحه = اندازه قاب  $= \mathsf{Y}^{\mathsf{N}^{\mathsf{o}}} \mathsf{B}$ 

$$f:$$
 اندازه فرآیند  $= \frac{\gamma^{+\circ}}{1}$  = تعداد صفحات فرآیند  $= \gamma^{-\circ}$ 

r: تعداد سطرهای جدول صفحه جزئی = ۲۵۶ تعداد سطرهای

حال اطلاعات کافی برای محاسبه تعداد سطوح جدول صفحه چند سطحی، در اختیار داریم:

# روش تجزیه:

تعداد صفحات فرآیند باید در اندازه r (۲<sup>۸</sup>) تجزیه گردد.

توجه: تعداد عملوندها برابر ۴ است، بنابراین تعداد سطوح جدول چند سطحی نیز برابر ۴ است.

# روش لگاریتم:

تعداد سطوح جدول چند سطحی 
$$d=\left\lceil \log rac{f}{r} 
ight
ceil = \left\lceil \log rac{Y^{r \circ}}{Y^{\wedge}} 
ight
ceil = Y$$
 ...

# روش تقسيم متوالى:

$$\frac{r}{r} = \frac{r^{\gamma \circ}}{r} = \frac{r}{r} = \frac{r^{\gamma \circ}}{r} = r^{\gamma \circ}$$
 تعداد صفحه جزئی در سطح چهارم  $\frac{r}{r} = \frac{r}{r} = \frac{r^{\gamma \circ}}{r} = r^{\gamma \circ}$  تعداد جداول صفحه جزئی در سطح چهارم  $\frac{r}{r} = \frac{r^{\gamma \circ}}{r} = \frac{r^{\gamma \circ}}{r} = r^{\gamma \circ}$   $= \frac{r^{\gamma \circ}}{r} = r^{\gamma \circ}$ 

توجه: سطح اول، یک جدول به حساب می آید، که ۲۶ سطر بیشتر نیاز ندارد.

توجه: تعداد تقسيم متوالى برابر ۴ است، بنابراين تعداد سطوح جدول صفحه چند سطحي برابر ۴

است


مثال: فرض کنید در یک سیستم آدرسهای مجازی، ۳۲ بیتی هستند. در این کامپیوتر آدرسهای مجازی به سه بخش تقسیم شدهاند. دو فیلد ۱۰ بیتی به نامهای PT1 و PT2 و یک آفست ۱۲ بیتی به صورت زیر:

۱۰ بیت	۱۰ بیت	۱۲ بیت
PT1	PT2	Offset

آدرسهای مجازی

دقت کنید چون فیلد آفست ۱۲ بیتی است، اندازه صفحات ۲۱۲ میباشند و چون جمعاً ۲۰ بیت برای شماره صفحه داریم (۲ تا ۱۰ بیت) هر فرآیند می تواند ۲۰۰ صفحه داشته باشد.

در این مثال از ۲ سطح جدول صفحه استفاده میکنیم. در سطح اول فقط یک جدول داریم که ۱۰۲۴ داریه دارد. این جدول متناظر با فیلد ۱۰ بیتی PT1 میباشد. در سطح دوم ۱۰۲۴ جدول داریم که هر کدام ۱۰۲۴ درایه دارند. در شکل زیر این جداول دو سطحی مشاهده می شوند.



جداول صفحه دو سطحی

محاسبه تعداد سطوح بر اساس روشهای مختلف به صورت زیر است:

 $f: \Upsilon^{\circ}$  =  $\Upsilon^{\circ}$ 

 $r: \gamma^{\circ} = \gamma^{\circ}$  عداد سطرهای جدول صفحه جزئی تا

محاسبه تعداد سطوح جدول چند سطحی به روشهای مختلف به صورت زیر است:

# روش تجزیه:

تعداد صفحات فرآیند باید در اندازه r (۲۱۰) تجزیه گردد.

$$ext{PT1} ext{ PT2}$$
  $ext{ } ext{ } ext$ 

توجه: تعداد عملوندها برابر ۲ است، بنابراین تعداد سطوح جدول صفحه چند سطحی نیز برابر ۲ است.

# روش لگاریتم:

تعداد سطوح جدول چند سطحی 
$$d = \left[\log rac{\mathsf{f}}{\mathsf{r}}\right] = \left[\log rac{\mathsf{r}^{\mathsf{r}\circ}}{\mathsf{r}^{\mathsf{l}\circ}}\right] = \mathsf{r}$$

# روش تقسيم متوالى:

تعداد صفحات فرآیند 
$$=\frac{f}{r}=\frac{\gamma^{\gamma_0}}{\gamma^{\gamma_0}}=\gamma^{\gamma_0}=\gamma^{\gamma_0}=\gamma^{\gamma_0}$$
 تعداد جداول صفحه جزئی در سطح دوم


$$\frac{r}{r} = \frac{r^{1 \circ}}{r} = \frac{r}{r}$$
 = تعداد جداول صفحه جزئی در سطح اول

توجه: تعداد تقسیم متوالی برابر ۲ است، بنابراین تعداد سطوح جدول صفحه چند سطحی برابر ۲ است.

# تكنيك (Translation Look-aside Buffer)TLB

هنگامی که جداول صفحه در حافظه اصلی باشند برای دسترسی به یک خانه حافظه، باید دو یا چند بار به حافظه سر زد. در این صورت وقتی جداول به صورت چند سطحی پیاده سازی شوند، این تعداد بیشتر هم می شود و سرعت دسترسی به حافظه به شدت کاهش می یابد. در این حالت برای افزایش سرعت دسترسی به حافظه از تکنیک TLB استفاده می شود. BT از حافظه های با سرعت بسیار بالا و

گران قیمت ساخته شده است که در واقع مجموعهای از رجیسترها موسوم به Massociative Register هستند. هر رجیستر دو بخش دارد: یکی کلید و دیگری مقدار. وقتی فرآیندی جهت اجرا انتخاب شود، بخشی از درایههای صفحه آن به TLB منتقل می شود. در این حالت وقتی CPU یک آدرس منطقی تولید میکند، شماره صفحه آن ابتدا در TLB جستجو می شود، اگر شماره صفحه در TLB یافت شد که آدرس قاب متناظر به دست می آید، اما اگر شماره صفحه در TLB نباشد آنگاه طبق روال قبل به سراغ جدول صفحه در حافظه می رویم. نکته مهم در مورد TLB این است که عمل جستجو در یک لحظه و همزمان در تمام سطرها صورت می گیرد. به همین دلیل سرعت دسترسی به آن بسیار بالاست.



فكته: با توجه به ساختار TLB و گران بودن آن، فقط بخش كوچكى از جدول صفحه اين شانس را پيدا مىكند كه به TLB وارد شود. به اين ترتيب اگر هنگام تبديل آدرس، شماره صفحه در TLB موجود باشد اصطلاحاً HIT و در غير اين صورت MISS رخ داده است. با اين اوصاف ضريب موفقيت يا نسبت اصابت به صورت زير محاسبه مى شود:

HIT Ratio =  $\frac{HIT}{HIT + MISS}$ 

مثال: فرض کنید در یک سیستم، زمان دسترسی به حافظه 6 نانوثانیه و زمان دسترسی به TLB، برابر 6 نانوثانیه باشد. اگر احتمال وجود شماره صفحه در TLB برابر 6 باشد، زمان دسترسی به حافظه چقدر است؟

حل: هنگامی که یک درخواست برای حافظه از راه می رسد، دو حالت ممکن است رخ دهد: در حالت اول، شماره صفحه در TLB موجود است، که در این صورت یک بار به TLB و یک بار به حافظه رجوع می کنیم، یعنی جمعاً ۵-۶۵ مه ۵-۶۰۰. اما در حالت دوم، شماره صفحه در TLB پیدا نمی شود، در این صورت یک بار به TLB و دو بار به حافظه رجوع می کنیم (یک بار برای رجوع به جدول صفحه و پیدا کردن شماره صفحه و یک بار هم برای دستیابی به داده مورد نظر)، یعنی جمعاً -4 + 8 + 8 + 8 + 8. لذا زمان کل دسترسی مؤثر به حافظه با توجه به ضریب موفقیت برابر است با:

 $\circ/\wedge \circ \times$   $\circ/\wedge \circ \times$   $\land \land \land = \lor \lor ns$ 

تکته: هر فرآیند باید در مقابل تداخلهای ناخواسته فرآیندهای دیگر محافظت شود (خواه این تداخل عمدی باشد، خواه غیرعمدی). بنابراین فرآیندها نباید قادر باشند بدون اجازه به محلهای حافظه فرآیند دیگری مراجعه نمایند، به این مسئله حفاظت گویند.

**اکته:** معمولاً جهت نیل به حفاظت در تکنیک صفحهبندی، از چندین بیت کنار هر سطر در جدول صفحه استفاده صفحه استفاده میکنند. برای مثال می توان از یک بیت برای قابلیت نوشتن بر روی یک صفحه استفاده کرد و یا یک بیت می تواند قابل اجرا بودن محتویات یک صفحه را مشخص کند (و یا هر خاصیت موردنیاز دیگر). در این صورت انجام هر کار غیرمجازی می تواند به تولید یک وقفه از جانب سخت افزار برای سیستم عامل منجر شود.

#### جداول صفحه معكوس (Inverted Page Table) جداول

در تکنیک صفحهبندی، برای هر فرآیند یک جدول صفحه تشکیل می شود که در آن به ازای همه صفحههای یک فرآیند، درایه وجود دارد و هر درایه مشخص می کند که کدام قاب فیزیکی به این صفحه اختصاص یافته است. در این روش وقتی فرآیندها بزرگ باشند، هزینه نگهداری جداول صفحه بسیار زیاد می شود، در ضمن به ازای هر فرآیند نیز باید یک جدول صفحه داشته باشیم. به عبارتی وقتی تعداد و اندازه فرآیندها بزرگ شود، این روش مقرون به صرفه نیست.

برای حل این مشکل از جداول صفحه معکوس استفاده میکنیم. در این حالت به جای اینکه در جداول صفحه مربوط به هر فرآیند، به ازای هر صفحه مجازی یک درایه داشته باشیم، به ازای هر قاب در حافظه فیزیکی یک درایه در جدول صفحه معکوس نگهداری میکنیم. در واقع به ازای هر قاب حافظه اصلی اینکه در حال حاضر کدام صفحه مربوط به کدام فرآیند در این قاب ذخیره شده است، نگهداری می شود.

تدیل آدرس مجازی به فیزیکی جداول صفحه معکوس، مقدار زیادی در حافظه صرفهجویی می شود اما تبدیل آدرس مجازی به فیزیکی سخت تر و زمانگیر می شود. در واقع وقتی فرایند p برای صفحه مراجعه می کند باید تمام جدول صفحه معکوس را برای یافتن درایه (p,n) جستجو کرد تا بتوان آدرس قاب مربوط به این صفحه را یافت. البته برای افزایش سرعت این روش می توان از ایده TLB نیز بهره

بر د.

نکته: در حالت کلی تفاوتهای قطعهبندی و صفحهبندی عبارتند از:

۱- در قطعهبندی، تکه تکه شدن داخلی نداریم اما در صفحهبندی تکه تکه شدن داخلی رخ می دهد. ۲- در قطعهبندی تکه تکه شدن خارجی رخ می دهد اما در صفحهبندی تکه تکه شدن خارجی نداریم. ۳- قطعهبندی توسط برنامهنویس صورت می گیرد اما برنامهنویس از صفحهبندی کاملاً بی خبر است. ۴- در قطعهبندی ملاک تقسیم بندی، ارتباط منطقی اطلاعات با هم است اما در صفحه بندی، فقط اندازه صفحات ملاک تقسیم بندی می باشد.

۵ در قطعه بندی از آنجا که قطعات به صورت منطقی تقسیم بندی شده اند، امکان به اشتراک گذاشتن قطعات به خوبی وجود دارد اما در صفحه بندی چون تقسیم بندی فقط براساس اندازه و توسط سیستم عامل صورت می گیرد، عموماً نمی توان صفحات را به اشتراک گذاشت.

۶ در صفحهبندی اندازه صفحات با هم برابرند اما در قطعهبندی اندازه قطعات لزوماً با هم برابر نیستند.

۷ در قطعهبندی، نحوه انتخاب محل قطعه در حافظه، بر روی کارایی تأثیر مستقیم دارد (رجوع شود به تفاوت روشهای Best Fit و First Fit و Worst Fit و ...) اما در صفحهبندی، یک صفحه در هر قابی که قرار بگیرد تأثیری بر روی کارایی ندارد.

 $\Lambda$  در حالت کلی هدف قطعه بندی، کاهش تکه تکه شدن خارجی و به اشتراک گذاشتن قطعات است. اما هدف اصلی صفحه بندی، امکان استفاده از حافظه مجازی می باشد (رجوع شود به مبحث حافظه مجازی).

۹ در صفحه بندی، سیستم عامل یک جدول صفحه برای هر فرآیند نگهداری می کند تا نشان دهد هر صفحه در کدام قاب حافظه قرار گرفته است، اما در قطعه بندی، سیستم عامل یک جدول قطعه برای هر فرآیند نگهداری می کند که آدرس بار شدن و طول هر قطعه در حافظه را نشان می دهد.

# قطعهبندی همراه با صفحهبندی

از یک دیدگاه قطعهبندی دو نقص عمده دارد: اگر اندازه قطعات قدری بزرگ باشد، تکه تکه شدن خارجی قابل اغماض نیست. همچنین ممکن است زمان جستجو در حافظه برای یافتن مکان مناسب برای یک قطعه طولانی شود.

برای حل این مشکل قطعات را صفحهبندی می کنیم!!! در واقع قطعات تولید شده توسط برنامهنویس یا کامپایلر، توسط سیستم عامل صفحهبندی می شوند. در این حالت به ازای هر فرآیند یک جدول قطعه و به ازای هر قطعه، یک جدول صفحه ایجاد می شود که تعداد درایههای جدول قطعه، بستگی به تعداد

قطعات و تعداد درایههای جدول صفحه، بستگی به اندازه قطعه دارد.

نکته: واضح است در این روش نیز آخرین صفحه هر قطعه پر نمی شود، بنابراین به طور میانگین به ازای هر قطعه نصف صفحه تکه شدن داخلی داریم.

نکته: در این سیستم در واقع آدرسهای منطقی ساختاری مانند شکل زیر دارند:

شماره قطعه	شماره صفحه	انحراف در صفحه
------------	------------	----------------

نکته: در حالت کلی می توان مبحث تکه تکه شدن داخلی و خارجی را در جدول زیر خلاصه کرد:

تکه تکه شدن خارجی	تکه تکه شدن داخلی	روش	
ندارد	دارد	بخش بندی ایستا	
دارد	ندارد	بخش بندی پویا	
دارد	ندارد	قطعەبندى	
5.11:	دارد	c li de à e	
ندارد	(نیم صفحه به ازای هر فرآیند)	صفحەبندى	
ندارد	دارد	قطعهبندی همراه با صفحهبندی	
ندارد	(نیم صفحه به ازای هر قطعه)	قطعه بندی همراه با صفحه بندی	

تکه تکه شدن در روشهای تخصیص حافظه

#### تكنيك ميادله (Swapping)

فرض کنید یک سیستم چندبرنامگی داریم و در آنِ واحد چندین فرآیند در این سیستم موجودند که مطمئناً یکی از آنها در حالت اجرا، تعدادی در حالت آماده و تعدادی در حالت انتظار (مسدود) قرار دارند. تمام حافظه به این فرآیندها اختصاص یافته و هیچ جای خالی در حافظه نداریم (در این مثال روش مدیریت حافظه موردنظر نمی باشد). حال فرض کنید در این لحظه به مقداری حافظه بیشتر نیاز پیدا کنیم، برای مثال برنامه در حال اجرا قصد دارد چیزی را در حافظه لود کند یا برنامه ای با اولویت بالا از راه رسیده است. در این حالت یکی از برنامه ها باید به طور کامل به دیسک منتقل شود (که انتخاب این فرآیند وظیفه زمانبند میان مدت است). به انتقال یک فرآیند به طور کامل از حافظه به دیسک، مبادله این فرآیند وظیفه زمانبند میان مدت است). به انتقال یک فرآیند به طور کامل از حافظه به دیسک، مبادله

دقت کنید Swapping با حافظه مجازی تفاوت دارد. در حافظه مجازی فقط بخشی از فرآیند به دیسک منتقل می شود اما در این حالت کل فرآیند به دیسک انتقال می یابد. (حافظه مجازی در فصل بعد مورد بررسی قرار می گیرد).

# تستهای فصل چهارم: مدیریت حافظه اصلی

- ا- آدرس منطقی 0001010010111010 را در نظر بگیرید. با مدیریت صفحه بندی ۲۵۶ صفحه ای برای یک حافظه با 256 قاب (frame) و استفاده از جدول صفحه ای که در آن هر شماره قباب  $\frac{1}{4}$  شماره صفحه باشد، کدام گزینه در مورد مدیریت این حافظه و آدرس فیزیکی متناظر با آدرس منطقی فوق صحیح است؟
- ۱) اگرچــه ایــن روش نگاشــت صــفحه مشــکل دارد ولــی آدرس فیزیکــی متنــاظر 0000101010111010 است.
- ۲) اگرچـه ایـن روش نگاشـت صـفحه مشـکل دارد ولـي آدرس فيزيكـي متنـاظر
   ۷) اگرچـه ايـن روش نگاشـت صـفحه مشـکل دارد ولـي آدرس فيزيكـي متنـاظر
- ۳) ایــن روش نگاشــت صــفحه بــدون مشــکل کــار مــیکنــد و آدرس فیزیکــی متنــاظر 00000101101110100 است.
- ۴) این روش نگاشت صفحه بدون مشکل کار میکند و آدرس فیزیکی متناظر8) این روش نگاشت.
- ۲- مدیریت حافظه در یک سیستم فرضی به صورت قطعهبندی صفحهبندی شده
   (paged segmentation) است. و اندازه هر صفحه 4 کیلو بایت است. هر درایه (entry) جدول قطعه دارای 3 بایت و به صورت زیر است:

بایت دوم بایت اول	بايت سوم
PTBA	LIMIT

و هر درایه جدول صفحه یک بایتی است و نشاندهنده شماره قاب (frame) است. در PCB یک فرآیند برای آدرس پایه جدول قطعه (STBA) مقدار OAFEH دیده می شود. اگر در ایس فرآیند آدرس منطقی [02H, 3456H] تولید شود، آدرس فیزیکی نظیر چه خواهد بود. بخش اول آدرس منطقی شماره قطعه است. حرف H به معنی Hex است. محتویات حافظه به صورت زیر است:

- 08345H (\
- 0A456H (Y
- 0В560Н (٣
- 08456Н (۴

0B00H	08H	0B08H	08H
0B01H	09H	0B09H	09H
0B02H	03H	0B0AH	00H
0B03H	0AH	0B0BH	0BH
0B04H	0BH	0B0CH	0AH
0B05H	09H	0B0DH	0CH
0B06H	05H	0B0EH	04H
0B07H	0BH	0B0FH	05H

P حافظه اصلی با وضعیت نشان داده شده در شکل را در نظر بگیرید. اگر مدیریت حافظه اصلی براساس اختصاص دهی پویا باشد و اختصاص دهی فضای خالی به فرآیندها براساس Mext-fit انجام گیرد و فرآیندهای  $P_5$ , ...,  $P_1$ ,  $P_0$ , ...,  $P_1$ ,  $P_0$  انجام گیرد و فرآیندهای  $P_5$ , ...,  $P_1$ ,  $P_0$  جهت اجرا شدن، مطابق با اطلاعات جدول زیر وارد سیستم شوند، با فرض اینکه از بین فضاهای پر شماره 1 تا 4، فقط فضای پر  $P_0$  در لحظه  $P_0$  ازاد گردد (دیگر فضاهای پر تا اتمام اجرای فرآیندهای فوق آزاد نمی گردند)، متوسط زمان بازگشت (turn around) و متوسط زمان انتظار فرآیندهای فوق در روش  $P_0$  به ترتیب چقدر است؟

فضای پر 1 (30KB)
فضاى خالى 1 (20KB)
فضای پر 2 (10KB)
فضای خالی 2 (40KB)
فضای پر 3 (20KB)
فضای خالی 3 (30KB)
فضای پر 4 (40KB)
فضاي خالي 4 (30KB)

فرآيند	زمان ورود	حافظه مورد نیاز (KB)	زمان سرويس
P <sub>0</sub>	t	25	30
P <sub>1</sub>	t+1	20	40
P <sub>2</sub>	t+2	40	20
P <sub>3</sub>	t+3	25	45
P <sub>4</sub>	t+4	10	35
P <sub>5</sub>	t+5	35	15

١) 110.83 و 83 - 109.5 (٣ - 85.83) عن 109.5 (٣ - 78.67) و 116.67 (٣ - 78.67) و 85.83

۴- فرض کنید سیستمی از فضای آدرسده مجازی B 240 B پشتیبانی می کند. در ایس سیستم اندازه حافظه فیزیکی قابل دسترسی B 23 و طول هر قاب (Frame) حافظه در ایس سیستم B 210 می باشد. این سیستم از روش صفحه بندی (Paging) برای مدیریت حافظه استفاده کرده است. با فرض اینکه هر مدخل از جدول صفحه به 10bit به عنوان بیستهای کنترلی (بیت حضور - غیاب و ...) نیاز داشته باشد، در این صورت برای اینکه هر جدول صفحه جزئی دقیقاً در یک قاب قرار گیرد (الزامی برای پیوسته قرار گرفتن هر جدول صفحه در حافظه اصلی نباشد) باید حداقل از جدول صفحه چند سطحی استفاده شود؟

سه ۲) دو ۳) چهار ۴) پنج

۵- کدام گزینه در مورد جدول صفحه وارونه درست نیست؟ (مهندسی IT- دولتی۹۳)

۱) به ازاء هر صفحه فیزیکی حافظه در جدول صفحه وارونه تنها یک خانه دارد.

۲) در جدول صفحه وارونه هر پردازه یک جدول صفحه دیگر برای خود نگهداری مینماید.

۳) در جدول صفحه وارونه، تنها کل اطلاعات فضای آدرس منطقی برای یک پردازه در دسترس است.

 ۴) هر خانه از جدول صفحه وارونه دست کم دارای آدرس منطقی صفحه و شماره پردازه استفاده کننده از این صفحه است.

	0		
(مهندسی کامپیوتر-دولتی۹۴)	ت؟	ىبارات زير صحيح اس	۶- گدامیک از <del>ع</del>
	یکی با هم برابر است.		
دهی مینماید.	thread) را تعیین و مقدار	di اولویت ریسهها (d	ispatcher (Y
ت آن برای دسترسسی به I/O بالاتر	CPU-B باشد باید اولویہ	یسه (thread)، ound	۳) اگر یک ر
		I/O Bound باشد.	از ریسههای
ع استفاده شود این سیستم دچار	فظه garbage collection	، سیستم مدیریت حا	۴) اگر در یک
		fra نمىشود.	agmentation
4 بایت فضا می گیرد. برای اینکه	است و هر مدخل صفحه	ندازه هر صفحه 1KB	٧- فرض كنيد ا،
جدول صفحه تنها در یک صفحه	ست کنیم به طوری که هر	ُدرس 34 بی <i>تی</i> را نگاش	بتوانیم یک آ
که هر جدول به اندازه یک صفحه	حه نیاز است؟ فرض کنید	چند سطح جدول صف	ذخيره شود.
(مهندسی TI – دولتی ۹۴)			است.
1 (4	2 (٣	3 (٢	4 (1
ی از جدول TLB به صورت زیر	ع قطعه – صفحهای، بخش	م حافظه مجازی از نو	۸- در یک سیست
، مجازی چند برابر حافظه اصلی	. 4096 باشد، حجم حافظه	داد کلمات هر صف <i>ح</i> ه	است. اگر تع
(مهندسی کامپیوتر– دولتی ۹۵)			است؟

**←**12 →  $\leftarrow 4 \rightarrow$  $\leftarrow$  12  $\rightarrow$ قطعه بلوك صفحه 1 2FF 012

02A

2A5

16 (1

8 (7

4 (٣

2 (۴

20 (1

۹- سیستمی علاوه بر ذخیره جدول صفحه در حافظه اصلی، از جدول TLB نیز بـا نـرخ miss برابـر 20% استفاده می کند. اگر خواندن از حافظه اصلی 100ms زمان بردارد و درصد کــارایی سیســتم در صورت استفاده نكردن از جدول TLB برابر با 80% باشد، خواندن از TLB چند نانو ثانیه زمان (مهندسی کامپیوتر– دولتی ۹۵) لازم دارد؟

> 60 (4 50 (٣ 40 (٢

۱۰ در یک ساختار حافظه، سیستم صفحهبندی سه سطحی از آدرس مجازی مطابق فرمت زیر استفاده مى شود. اگر نرخ برخورد هر سطح 90% باشد، احتمال برخورد تبديل يك آدرس مجازى بــه فیزیکی چقدر است؟ فرض شود که احتمال برخورد هر سطح مستقل از احتمال برخورد در سطح دیگر است. (مهندسی IT – دولتی ۹۵)

		P3	P2	P1	D				
	0.9 (4	0.	729 (٣			0.1 (٢		0.00	1 (1
<del>-</del> ۂ ، . ک	. ان ان حافظ	-1. 102	1 4-2 -	Q 31		اندان مخام آ	ے۔		<b>.</b> .

۱۱ فرض کنید که اندازه فضای آدرس منطقی، 8 صفحه 1024 بایتی و اندازه حافظه فیزیکی 32 قاب است. طول آدرس منطقی و آدرس فیزیکی (به ترتیب از راست به چـپ) هـر کـدام چنـد بیـت میباشد؟
 میباشد؟

13,15 (\* 15,13 (\* 13,11 (\* 11,9 ()

۱۲ – کدام گزینه درباره نرخ برخورد (hit ratio) در TLB درست نیست؟ (مهندس IT – دولتی ۹۵)

۱) اگر تعداد خانههای TLB بیشتر شود نرخ برخورد بیشتر می شود.

۲) اگر اندازه صفحهها بزرگتر شود نرخ برخورد بیشتر می شود.

۳) برای صفحههای با اندازه ثابت، اگر طول آدرس فیزیکی بیشتر شود نرخ برخورد تغییر نمی کند.

۴) برای صفحههای با اندازه ثابت، با افزایش اندازه قطعه (segment)، نرخ برخورد بیشتر می شود.

1۳- یک کامپیوتری با 8 گیگابایت حافظه را در نظر بگیرید که اندازه هر صفحه 8 کیلوبایت و هر خانه از جدول 4 بایت باشد. در صورتیکه این کامپیوتر از جدول چند سطحی استفاده نماید که هر جدول صفحه در یک صفحه ذخیره شود و بخواهیم آدرس مجازی 46 بیتی را به آدرس فیزیکی تبدیل نماییم. برای خواندن یک کلمه 32 بیتی به چند دسترسی به حافظه نیاز است؟ فیزیکی تبدیل نماییم. برای خواندن یک کلمه 92 بیتی به چند دسترسی کامپیوتر - دولتی ۹۷ (مهندس کامپیوتر - دولتی ۹۷)

1 (4 2 (4 3 (7 4 (1

11- در یک سیستم صفحه بندی که دارای 34 بیت آدرس است 23 بیت اول برای شماره صفحه و 11 بیت بعدی برای آدرس دهی درون صفحه است. در یک سیستم با صفحه بندی وارونه (Inverted Page Table) با 128 مگابایت حافظه، جدول صفحه دارای چند خانه است؟

(مهندسی IT - دولتی ۱۹۰ $^{23}$  (۴  $^{23}$  (۳  $^{23}$  (۲  $^{217}$  (۲  $^{216}$  (

سه سیستم مدیریت حافظه،  $S_1$  و  $S_2$  را در نظر بگیرید.  $S_1$  دارای یسک TLB با زمان پاسخ 120ns میباشد.  $S_2$  دارای یک TLB بزرگتر ولی کندتر میباشد. که زمان پاسخ آن 150ns و نرخ برخورد آن  $S_3$  میباشد.  $S_4$  دارای  $S_4$  دارای  $S_5$  دارای باسخ 120ns و 120ns که زمان پاسخ آن 150ns و نرخ برخورد آن  $S_4$  میباشد.  $S_5$  دارای  $S_5$  دارای  $S_5$  دارای باسخ  $S_5$  دارای باسخ  $S_5$  دارای باسخ  $S_5$  دارای باسخ  $S_5$  دارای باسخ کاهش یابد. دو سیستم  $S_5$  دارای باسخ کاهش یابد. حافظهٔ اصلی نیز ارسال می کنند تا در صورت عدم یافتن آدرس در خواست را به حافظهٔ اصلی سیستم  $S_5$  پس از دریافت پاسخ از TLB و عدم یافتن آدرس، درخواست را به حافظهٔ اصلی

ارسال می کند. کمترین و بیشترین میانگین زمان پاسخ این سه سیستم به ترتیب از راست به چـپ چند نانو ثانیه است؟ (مهندسی IT – دولتی ۹۲) (مهندسی 200-312 میلادی ۲) 300-264 (۴ میلادی ۳) 300-312 میلادی ۲)

# پاسخ تستهای فصل چهارم: مدیریت حافظه اصلی

# 1- گزینه (۲) صحیح است.

بطور کلی روابط میان آدرس منطقی و آدرس فیزیکی در راه حل صفحه بندی به صورت زیر است:

توجه: فرض كنيد اندازه هر صفحه 16 بايت، اندازه هر فرآيند 64 بايت و اندازه حافظه فيزيكي برابر 128 بايت باشد.

					ds a			
فرآيند	شماره صفحه	قاب ا		R	بیت <i>های</i> W	]	RAM	_
11 3	00 صفحه0	001	قاب 1	0		11 3	صفحه	7
10 2	01 صفحه 1	011	قاب3	1	1 1	10		6
01	10 صفحه 2	101	قاب5	1	1 1	01 2	صفحه	5
00 0	11 صفحه 3	111	قا <i>ب</i> 7	1	1	00		4
حافظه منطقی (مجازی)		Ι,,		ıı	0	11 1	صفحه	3
اد بیت آفست تعداد بیت شماره صفحه		ول صفح.	جد		0	10		2
P#:XX offset =:XX					0	01 0	صفحه	1
آفست شماره صفحه	AA.				0	00		0
المست آدرس منطقی (مجازی)						یکی	حافظه فيز	•
					ره قاب	اد بیت شما	آفست تعد	تعداد بيت
					F#	:XXX	offset =	= :XXXX
					ب	شماره قاد	ن	آفست
						یکی	آدرس فيز	

$$= \frac{1}{64} = 4$$
 اندازه فرآیند = تعداد صفحات فرآیند (تعداد درایههای جدول صفحه) =  $\frac{64}{16}$ 

$$\frac{128}{16} = 8$$
 اندازه صفحه یا اندازه قاب های حافظه فیزیکی  $\frac{16}{16} = 8$  اندازه صفحه یا اندازه قاب  $\frac{128}{16} = 8$  تعداد بیت شماره صفحه  $\frac{1}{16} = 8$  تعداد بیت شماره صفحه  $\frac{1}{16} = 8$  تعداد بیت شماره صفحه  $\frac{1}{16} = 8$  تعداد بیت شماره قاب  $\frac{1}{16} = 8$  تعداد بیت شماره قاب  $\frac{1}{16} = 8$  تعداد بیت شماره قاب  $\frac{1}{16} = 8$  تعداد بیت آفست  $\frac{1}{16} = 8$ 

عرض جدول صفحه × تعدادصفحات فرآیند (تعداد درایههای جدول صفحه) = اندازه جدول صفحه توجه: عرض جدول صفحه برابر حاصل جمع تعداد بیتهای کنترلی و تعداد بیتهای شماره قاب می باشد. دقت کنید که تعداد بیتهای شماره صفحه جزو عرض جدول صفحه نمی باشد، بلکه شماره صفحه، اندیس هر سطح جدول صفحه می باشد.

در جدول فوق 2 بیت مربوط به بیتهای کنترلی و 3 بیت مربوط به تعداد بیتهای شماره قاب می باشد.

مثال: عرض جدول صفحه فوق برابر 3bit + 2bit = 5bit مىباشد، بنابراين داريم:


اندازه جدول صفحه  $4 \times 5$ bit = 20bit

حال برگردید به مسئله مطرح شده در صورت سوال ......

توجه: در صورت سوال مطرح شده، برای تبدیل شماره صفحه به شماره قاب یک الگوی ثابت و از قبل تعیین شده، مشخص گردیده است که این فرض نادرست میباشد. تعیین شماره قاب در حافظه فیزیکی برای یک صفحه از یک فرآیند براساس قابهای آزاد در حافظه فیزیکی و توسط سیستم عامل انجام می گردد و نه براساس یک الگوی از قبل مشخص شده و نگاشت ثابت، زیرا یک صفحه از فرآیند همواره به یک قاب خاص از حافظه فیزیکی نگاشت نمی شود.

از آنجا که فرآیند موجود در این سیستم شامل 256 صفحه است، بنابراین 8 بیت سمت چپ  $(b = \log_2^{256} = 8 \text{ bit})$  از آدرس منطقی 16 بیتی مربوط به شماره صفحه و 8 بیت سمت راست باقیمانده مربوط به آفست است. همچنین از آنجا که حافظه فیزیکی موجود در این سیستم نیز شامل 256 قاب است، بنابراین 8 بیت سمت چپ  $(b = \log_2^{256} = 8 \text{ bit})$  از آدرس فیزیکی نیز مربوط به تعداد بیتهای شماره قاب میباشد. با توجه به اینکه در ترجمه آدرس منطقی به فیزیکی در سیستمهای صفحهبندی شده، تعداد بیتهای آفست ثابت مانده و فقط شماره صفحه با شماره قاب جایگزین می گردد، بنابراین آدرس فیزیکی نیز دارای طولی برابر 16 بیت خواهد بود.

باتوجه به فرض مطرح شده در صورت سؤال که شماره قاب  $\frac{1}{4}$  شماره صفحه است (که فرض نادرستی است) اما برای این کار، کافی است شماره صفحه را بر 4 تقسیم کنیم، یا مقدار دودویی شماره صفحه را دوبار به سمت راست شیفت دهیم تا مقدار شماره قاب بدست بیاید و سپس 8 بیت سمت راست آدرس منطقی را به عنوان آفست به آن بیافزاییم:




ولی این روش نگاشت نادرست است، چرا که همیشه مجموع صفحاتی که در 2 بیت سمت راست شماره صفحه و به شکل 00، 01، 10 متفاوت ولی در 6 بیت باقی مانده یکسان هستند به دلیل انتقال 2 بیت به سمت راست، همگی یک شماره قاب واحد خواهند داشت. یعنی به هر قاب موجود در حافظه فیزیکی، 4 صفحه از آدرس منطقی نسبت داده می شود. مثلاً صفحات شماره 0، 1، 2 و 3 همگی به شماره قاب 0 نگاشت می شوند و نمی توانند همزمان با هم درون حافظه فیزیکی قرار داده شوند.

# ۲- گزینه (۲) صحیح است.

در راه حل قطعه بندی همراه با صفحه بندی، قطعات تولید شده توسط برنامه نویس یا کامپایلر، توسط سیستم عامل صفحه بندی می شوند. در این حالت به ازای هر فرآیند یک جدول قطعه و به ازای هر قطعه، یک جدول صفحه ایجاد می شود که تعداد درایه های جدول قطعه، بستگی به اندازه فرآیند و تعداد قطعات حاصل و تعداد درایه های جدول صفحه، بستگی به اندازه قطعه و تعداد صفحات حاصل دارد.

به طور کلی روابط میان آدرس منطقی و آدرس فیزیکی در راهحل قطعهبندی همراه با صفحهبندی، به صورت زیر است:



مطابق صورت سوال، آدرس منطقی به صورت [O2H,3456H] بیان شده است. در ابتدا از این آدرس منطقی مطرح شده می توان متوجه شد که از میان قطعات موجود در یک فرآیند، قطعه شماره  $(02)_{\rm H}$  مورد درخواست است. از آنجا که هر قطعه صفحه بندی شده است، پس بخش دوم آدرس منطقی، یعنی (3456H) از  $(02)_{\rm H}$  و offset تشکیل شده است، با توجه به اینکه صفحات 4 کیلوبایتی  $(02)_{\rm H}$  مستند، پس 12 بیت کم ارزش آن (سه رقم سمت راست هگزا کیلوبایتی  $(02)_{\rm H}$  است، بیانگر آفست و  $(02)_{\rm H}$  نشان دهنده ی شماره صفحه مورد درخواست خواهد بود.

اندازه صفحه یا اندازه قاب  $b = \log_2^{2^{12}} = \log_2^{2^{12}} = 12bit$ 

توجه: 12 بیت در مبنای باینری برابر 3 رقم در مبنای هگزا دسیمال است. هر رقم هگزا دسیمال برابر با 4 رقم باینری است.

توجه: دقت کنید که همهی اعداد به جای دسیمال، به شکل هگزا دسیمال بیان شده است. با توجه به مطالب بیان شده، آدرس منطقی به صورت زیر خواهد بود:

	تعداد بیت شماره قطعه	تعداد بیت شماره صفحه	تعداد بیت آفست
آدرس منطقى	S#: (02) <sub>H</sub>	P#:(3) <sub>H</sub>	offset: (456) <sub>H</sub>
	شماره قطعه	شماره صفحه	آفست

توجه: از آنجا که تعداد قطعات فرآیند مشخص نشده است، بنابراین، تعداد بیت شماره قطعه قابل تشخیص نیست.

توجه: از آنجا که تعداد صفحات یک قطعه مشخص نشده است، بنابراین، تعداد بیت شماره صفحه قابل تشخیص نیست.

توجه: در این سوال، داشتن اطلاعات مربوط به دو مورد فوق ضروری نیست.

چون در آدرس منطقی داده شده، قطعه شماره  $(02)_H$  مورد درخواست است، پس باید از ابتدای جدول قطعه سطر به سطر حرکت کنیم تا به قطعه شماره  $(02)_H$  برسیم. مطابق مفروضات مسأله، هر سطر جدول قطعه E بایت در نظر گرفته شده است، در صورت سوال، آدرس ابتدای جدول قطعه به صورت E باین شده است، مطابق جدول قطعه واضح است که برای کشف آدرس سطر حاوی قطعه شماره E باید، از دو سطر جدول قطعه گذر شود، یعنی E E بایت از ابتدای جدول قطعه به جلو برویم، بنابراین آدرس سطر حاوی قطعه مورد نظر برابر است با:

 $0AFE + 6 \over (0B04)_{H}$ 

به آدرس به دست آمده رفته و 3 بایت را خارج می کنیم که باتوجه به الگوی داده شده در صورت سؤال، داریم:

بایت اول	بایت دوم	بايت سوم					
P	ГВА	LIMIT					
0B	09	05					
زه قطعه آدرس جدول صفحه							

بنابراین آدرس شروع جدول صفحه برای قطعه شماره (02) برابر  $_{\rm H}$  (0B09) می باشد. چون در آدرس منطقی داده شده، صفحه شماره  $_{\rm H}$ (3) مورد درخواست است، پس باید از ابتدای جدول صفحه سطر به سطر حرکت کنیم تا به صفحه شماره  $_{\rm H}$ (3) برسیم، مطابق مفروضات مسأله، هر سطر جدول صفحه 1 بایت در نظر گرفته شده است. مطابق جدول صفحه واضح است که برای کشف آدرس سطر حاوی صفحه شماره  $_{\rm H}$ (3) باید، از سه سطر جدول صفحه گذر شود، یعنی  $_{\rm S}$  ایت از ابتدای جدول صفحه به جلو برویم، بنابراین آدرس سطر حاوی صفحه مورد نظر برابر است با:

0B09 + 3 (0B0C)<sub>H</sub>

حال با کشف آدرس فوق، به سطر مورد نظر در جدول میروییم، محتوای آدرس  $(0B0C)_H$  برابس مقدار  $(0A)_H$  میباشد، که برابر شماره قاب مورد نظر برای صفحه مورد درخواست است. بنابراین آدرس فیزیکی به صورت زیر خواهد بود:

F#: (0A) <sub>H</sub>	offset: (456) <sub>H</sub>						
شماره قاب	اَفست						
آدرس فیزیک <i>ی</i>							


 $(0A456)_{H} = 0$ آدرس فيزيكي

## ٣- گزينه (۴) صحيح است.

یک فرآیند پس از ورود به حافظه و قرارگیری در صف آماده پردازنده، بر اساس الگوریتم زمانبندی پردازنده (زمانبندی کوتاه مدت) می تواند پردازنده را دریافت کند و اجرا گردد. در این سوال الگوریتم قرارگیری فرآیندها در حافظه Next-Fit در نظر گرفته شده است.


الگوریتم Next-Fit : این روش شبیه به روش First-Fit است، با این تفاوت که جستجو برای یافتن اولین محل مناسب، همواره از ابتدای حافظه آغاز نمی شود، بلکه جستجو از محل آخرین تخصیص به بعد شروع می شود. این الگوریتم از ابتدای حافظه، شروع به کار می کند.

محتویات حافظه قبل از زمان t به صورت زیر است:




توجه: مطابق وعده سؤال، فقط فضای پُر 3 در لحظه 1+20 آزاد می گردد و مابقی فضاهای پُر تا اتمام اجرای فرآیندهای مطرح شده، آزاد نمی گردد.

در لحظه t، فرآیند t0، علاقه مندی خود را برای ورود به حافظه اعلام می کند، میزان حافظه مورد نیاز این فرآیند t25kB است، پس از بررسی واحد مدیریت حافظه توسط الگوریتم Next-Fit مشخص می شود این فضا به صورت همجوار موجود است. بنابراین با ورود این فرآیند به حافظه و قرارگیری در صف آماده پردازنده موافقت می گردد. بنابراین شکل حافظه به صورت زیر خواهد بود:




در لحظه 1+1، فرآیند  $P_1$ ، علاقه مندی خود را برای ورود به حافظه اعلام می کند، میزان حافظه ی Next-Fit مورد نیاز این فرآیند 20KB است، پس از بررسی واحد مدیریت حافظه توسط الگوریتم مشخص می شود این فضا به صورت همجوار موجود است. بنابراین با ورود این فرآیند به حافظه و قرارگیری در صف آماده پردازنده موافقت می گردد. فضای خالی پس از آخرین تخصیص، فضای خالی 2 است، اما کافی نیست، پس جلوتر می رویم تا به فضای خالی 3 برسیم که کافی است، بنابراین شکل حافظه به صورت زیر خواهد بود:




در لحظه 2+1، فرآیند  $P_2$ ، علاقه مندی خود را برای ورود به حافظه اعلام می کنید، میزان حافظه ی Next-Fit مورد نیاز این فرآیند 40 است، پس از بررسی واحد مدیریت حافظه توسط الگوریتم

مشخص می شود این فضا به صورت همجوار موجود نیست. بنابراین با ورود این فرآیند به حافظه و قرارگیری در صف آماده پردازنده موافقت نمی گردد. بنابراین فرآیند P2، باید منتظر بماند تا حافظهی مورد نیازش آزاد گردد. اولین آزادسازی حافظه در لحظه دیل t+20 به میزان 20KB میباشد که مربوط به فضای پُر 3 میباشد، بنابراین فرآیند P2 فعلاً تا آن لحظه باید صبر کند. در لحظه 3+ فرآیند P3، علاقه مندی خود را برای ورود به حافظه اعلام می کند، میزان حافظه مورد نیاز این فرآیند BNext-Fit مشخص فرآیند BNext-Fit مشخص می شود این فضا به صورت همجوار موجود است. بنابراین با ورود این فرآیند به حافظه و قرارگیری در صف آماده پردازنده موافقت می گردد. فضای خالی پس از آخرین تخصیص، فضای خالی 3 است، اما کافی نیست، پس جلوتر می رویم تا به فضای خالی 4 برسیم که کافی است، بنابراین شکل حافظه به صورت زیر خواهد بود:



در لحظه 4+1، فرآیند 4، علاقه مندی خود را برای ورود به حافظه اعلام می کند، میزان حافظه مورد نیاز این فرآیند 4 است، پس از بررسی واحد مدیریت حافظه توسط الگوریتم Next-Fit مشخص می شود این فضا به صورت همجوار موجود است. بنابراین با ورود این فرآیند به حافظه و قرارگیری در صف آماده پردازنده موافقت می گردد. فضای خالی پس از آخرین تخصیص، فضای خالی 4 است، اما کافی نیست، از آنجا که الگوریتم به انتهای حافظه رسیده است و امکان جلوتر رفتن وجود ندارد، بنابراین الگوریتم دور زده و مجدداً از ابتدای حافظه شروع به کار می کند. اولین فضای خالی در ابتدای حافظه فضای خالی 1 می باشد که کافی است. بنابراین شکل حافظه به صورت زیر خواهد بود:




در لحظه t+5، فرآیند  $P_5$ ، علاقه مندی خود را برای ورود به حافظه اعلام می کند، میزان حافظه مورد نیاز این فرآیند t+5 است، پس از بررسی واحد مدیریت حافظه توسط الگوریتم Next-Fit مشخص می شود این فضا به صورت همجوار موجود نیست. بنابراین با ورود این فرآیند

به حافظه و قرارگیری در صف آماده پردازنده موافقت نمی گردد. بنابراین فرآیند  $P_5$  نیز در کنار فرآیند  $P_5$  باید منتظر بماند تا حافظه مورد نیازش آزاد گردد. اولین آزادسازی حافظه در لحظه t+20 به میزان t+20 می باشد که مربوط به فضای پُر 3 می باشد، بنابراین فرآیند  $P_5$  فعیلاً تا آن لحظه باید صبر کند.


توجه: در حال حاضر فرآیندهای  $P_1$  ، $P_2$  و  $P_3$  ، $P_4$  و  $P_4$  در حافظه و در صف آماده پردازنده قرار دارند و مطابق الگوریتم FCFS به نوبت اجرا خواهند شد.

#### 20 ثانيه بعد...

هم اکنون در لحظه 10 قرار داریم، در این لحظه 10 ثانیه از اجرای فرآیند 10 گذشته است و همچنین بالاخره فضای پُر 3 مطابق وعده سؤال آزاد می گردد. این فضای آزاد شده 15KB با فضای خالی 15 به میزان 15KB ادغام شده و یک فضای 15KB همجوار را ایجاد می کند. بنابراین از بین فرآیندهای منتظر ورود به حافظه یعنی فرآیندهای 10 و 10 فرصت برای ورود فرآیند 10 به حافظه و قرارگیری در صف آماده فراهم می گردد. و می رود در انتهای صف آماده پردازنده و بعد از فرآیندهای 10 و 10



در لحظه t+20 فرآیندهای  $P_2$  و  $P_3$  هر دو علاقه مندی خود را به ترتیب برای ورود به حافظه اعلام می کنند، میزان حافظه مورد نیاز این فرآیندها به ترتیب t+20 و t+20 است، پس از بررسی واحد مدیریت حافظه توسط الگوریتم Next-Fit مشخص می شود این فضا به صورت همجوار فقط برای فرآیند t+20 موجود است. بنابراین با ورود فرآیند t+20 به حافظه و قرارگیری در صف آماده پردازنده موافقت و با ورود فرآیند t+20 مخالفت می گردد. فضای خالی پس از آخرین تخصیص فضای خالی t+20 است، که کافی نیست. پس جلوتر می رویم تا به فضای خالی همجوار جدید، حاصل از ادغام دو فضای خالی t+20 به اندازه t+20 برسیم که کافی است. بنابراین شکل حافظه به صورت زیر خواهد بود:



در صورت خروج فرآیندهای  $P_1$  ،  $P_2$  ،  $P_3$  ،  $P_4$  همچنان فضای آزاد کافی برای ورود فرآیند در  $P_2$  به حافظه فراهم نمی گردد و فقط با خروج فرآیند  $P_5$  است که فضای آزاد کافی برای ورود فرآیند و فرآیند فراهم می گردد.

توجه: در حال حاضر فرآیندهای  $P_1$  ، $P_2$  ، $P_3$  ، $P_3$  ، $P_4$  و  $P_5$  در حافظه و در صف آماده پردازنده قرار دارند و مطابق الگوریتم FCFS، به نوبت اجرا خواهند شد.

#### 165 ثانيه بعد...

نمودار گانت اولیه فرآیندها، براساس زمان اجرای فرآیندها و الگوریتم FCFS به صورت زیر است:


	$P_0$	P <sub>1</sub>	P <sub>3</sub>	P <sub>4</sub>	P <sub>5</sub>
0	3	0 1	70 1	15 1:	50 165

هم اکنون در لحظه  $P_3$  ،  $P_4$  ،  $P_6$  ،  $P_6$  ،  $P_6$  ،  $P_6$  ،  $P_7$  ،  $P_8$  ،  $P_8$  ،  $P_8$  به پایان کار خود رسیدهاند، بنابراین فرصت برای ورود فرآیند  $P_8$  به حافظه و قرارگیری در صف آماده پردازنده فراهم می گردد و می رود به صورت تنها در ابتدای صف آماده قرار می گیرد، زیرا مابقی فرآیندها به دلیل اتمام کار خود از حافظه و صف آماده پردازنده خارج شدهاند. بنابراین شکل حافظه به صورت زیر خواهد بود:



تا قبل از زمان +165 هرفضایی که به واسطه اتمام فرآیندها آزاد می گردد، کل فضای حافظه بـرای بررسی فضای کافی برای ورود فرآیند  $P_2$  توسط الگوریتم Next-Fit و از آخرین تخصیص مـورد بررسی قرار می گیرد، اما هیچگاه این الگوریتم موفق به کشف این فضای همجوار کافی برای ورود فرآیند  $P_2$  نمی گردد. اما درست در لحظه +165 اتفاق دیگری می افتد.....

در لحظه 165+1، فرآیند  $P_2$  پس از آن همه ناکامی و تلاش برای ورود به حافظه و قرارگیری در صف آماده، امیدوارانه باز هم شناس خود را امتحان می کند و علاقه مندی خود را برای ورود به حافظه باز هم به سیستم اعلام می کند، میزان حافظه مورد نیاز این فرآیند 40KB است، پس از بررسی مجدد واحد مدیریت حافظه توسط الگوریتم Next-Fit به صورت غیرمنتظرهای مشخص می شود که این فضا به صورت همجوار موجود است. بنابراین با ورود این فرآیند به حافظه و قرارگیری در صف آماده پردازنده موافقت می گردد و سرانجام فرآیند  $P_2$  در تلاش برای ورود به حافظه و قرارگیری در صف آماده پردازنده، موفق می شود.....



نمودار گانت نهایی فرآیندها، براساس زمان اجرای فرآیندها و الگوریتم FCFS بــه صــورت زیــر

	P <sub>0</sub>	$P_1$	P <sub>3</sub>	P <sub>4</sub>	P <sub>5</sub>	P <sub>2</sub>
n	1 3	30 7	'O 1	15 14	50 16	55 185

توجه: برای سادگی زمان t را برابر صفر در نظر بگیرید، بنابراین داریم:

فر آيند	زمان ورود	حافظه مورد نياز	زمان اجرا	زمان انتظار +	زمان بازگشت=
$P_0$	0	25	30	0	30
$P_1$	1	20	40	29	69
$P_2$	2	40	20	163	183
$P_3$	3	25	45	67	112
$P_4$	4	10	35	111	146
P <sub>5</sub>	5	35	15	145	160

زمان ورود فرآیند- زمان خروج فرآیند= زمان بازگشت فرآیند

 $P_0$  زمان بازگشت = 30-0=30

 $P_1$  زمان بازگشت =70-1=69

P<sub>2</sub> زمان بازگشت =185-2=183

 $P_3$  زمان بازگشت =115-3=112

P<sub>4</sub> زمان بازگشت =150-4=146

P<sub>5</sub> زمان بازگشت =165-5=160

عیانگین زمان بازگشت = 
$$\frac{30+69+183+112+146+160}{6} = \frac{700}{6} = 116.67$$

زمان اجرای فرآیند - زمان بازگشت فرآیند= زمان انتظار فرآیند

 $P_0$  زمان انتظار =30-30=0

P1 زمان انتظار P1=69-40=29

 $P_2$  زمان انتظار =183-20=163

$$P_3$$
 زمان انتظار =112-45=67

$$P_5$$
 زمان انتظار =160–15=145

میانگین زمان انتظار = 
$$\frac{0+29+163+67+111+145}{6} = \frac{515}{6} = 85.83$$

اجرا 
$$= \frac{30+40+20+45+35+15}{6} = \frac{185}{6} = 30.83$$

میانگین زمان انتظار + میانگین زمان اجرا= میانگین زمان بازگشت

آدرس منطقی(مجازی)

$$116.67 = 30.83 + 85.83$$

توجه: مطابق رابطه فوق، تفاضل میانگین زمان بازگشت و میانگین زمان انتظار باید برابر میانگین زمان اجرا باشد، که فقط در گزینه اول، سوم و چهارم این مورد رعایت شده است. بنابراین گزینهٔ دوم پاسخ سؤال نیست.


توجه: همچنین مطابق رابطه فوق، میانگین زمان بازگشت همواره از میانگین زمان انتظار بیشتر است، بنابراین از این نگاه همه گزینهها درست هستند، که در اینجا این نگاه کارآمد نیست.

# ۴- گزینه (۳) صحیح است.

آدرس فيزيكي

در اینجا برای جدول صفحه جزئی محدودیتی به اندازه یک قاب داریم.

بنابراین اندازه جدول صفحه جزئی برابر اندازه قاب میباشد. بنابراین برای محاسبه تعداد سطرهای جدول صفحه جزئی، کافی است، اندازه قاب که برابر اندازه جدول صفحه جزئی، است بر اندازه عرض جدول صفحه جزئی تقسیم گردد. به شکل زیر توجه کنید:



توجه: عرض جدول صفحه همواره برابر حاصل جمع تعداد بیتهای کنترلی و تعداد بیتهای شماره قاب است، دقت کنید که تعداد بیتهای شماره صفحه جزو عرض جدول صفحه نمی باشد. بلکه شماره صفحه، اندیس هر سطر جدول صفحه می باشد.

بنابراین داریم:

تعداد بیتهای کنترلی + تعداد بیتهای شماره قاب = عرض جدول صفحه جزئی 10 + تعداد بیتهای شماره قاب = عرض جدول صفحه جزئی

توجه: 10 بيت كنترلى داريم، مطابق فرض صورت سوال.

تعداد قابهای حافظه فیزیکی log<sub>2</sub> = تعداد بیت شماره قاب

ندازه حافظه فیزیکی = تعداد قابهای حافظه فیزیکی = 
$$\frac{2^{32}\,\mathrm{B}}{\mathrm{licl}(\mathrm{e}\,\,\mathrm{e}\,\mathrm{lic})} = \frac{2^{22}\,\mathrm{B}}{\mathrm{licl}(\mathrm{e}\,\,\mathrm{e}\,\mathrm{lic})}$$

بنابراين:

تعداد قابهای حافظه فیزیکی  $\log_2 2^{22} = 22$  تعداد بیت شماره قاب

تعداد بیتهای کنترلی + تعداد بیتهای شماره قاب = عرض جدول صفحه جزئی تعداد بیتهای کنترلی + تعداد بیتهای شماره قاب = 32bit = 4Byte

اندازه قاب = 
$$\frac{10^{10} \, \mathrm{B}}{2^2 \, \mathrm{B}} = 2^8 = 256$$
 عرض جدول صفحه جزئی

(فضای آدرس مجازی آدرس مجازی) اندازه فرآیند (فضای آدرس مجازی)

اندازه صفحه = اندازه قاب  $2^{10}$ B

$$f$$
: اندازه فرآیند =  $\frac{1}{2^{10}} = \frac{2^{40}}{2^{10}} = 2^{30}$ 

r : تعداد سطرهای جدول صفحه جزئی = 256 = 28

حال اطلاعات کافی برای محاسبه تعداد سطوح جدول صفحه چند سطحی را در اختیار داریم: روش تجزیه

تعداد صفحات فر آیند باید در اندازه ۲ (28) تجزیه گردد:

PT1 PT2 PT3 PT4 
$$\overset{\bullet}{\otimes}$$
  $\overset{\bullet}{\otimes}$   $\overset{\bullet}{\otimes}$   $\overset{\bullet}{\otimes}$   $\overset{\bullet}{\otimes}$   $\overset{\bullet}{\otimes}$   $\overset{\bullet}{\otimes}$   $\overset{\bullet}{\otimes}$   $\overset{\bullet}{\otimes}$   $\overset{\bullet}{\otimes}$   $\overset{\bullet}{\otimes}$  2  $\overset{\bullet}{\otimes}$  × 2  $\overset{\bullet}{\otimes}$ 

توجه: تعداد عملوندها برابر 4 است، بنابراين تعداد سطوح جدول چند سطحي نيز برابر 4 است.

روش لگاريتم

تعداد سطوح جدول چند سطحی 
$$d = \left\lceil \log_r^f \right\rceil = \left\lceil \log_{2^8}^{2^{30}} \right\rceil = 4$$

روش تقسيم متوالي

تعداد صفحات فرآیند 
$$\frac{r}{r} = \frac{f}{r} = \frac{2^{30}}{2^8} = 2^{22}$$

$$\frac{2^{22}}{r} = \frac{r}{r}$$
 تعداد جداول صفحه جزئی در سطح جهارم = تعداد جداول صفحه جزئی در سطح سوم

$$\frac{2^{14}}{2^8} = \frac{r}{r}$$
 تعداد جداول صفحه جزئی در سطح سوم  $\frac{2^{14}}{r}$ 

ول اول مفحه جزئی در سطح دوم 
$$\frac{2^6}{r} = \frac{2^6}{2^8} < 1$$
 اول مفحه جزئی در سطح اول اول مفحه جزئی در سطح اول

توجه: سطح اول، یک جدول به حساب می آید، که 2<sup>6</sup> سطر بیشتر نیاز ندارد.

توجه: تعداد تقسیم متوالی برابر 4 است، بنابراین تعداد سطوح جدول چند سطحی برابر 4 است.

ييت 
$$\log_2^{2^{10}} = \log_2^{2^{10}} = 10$$
 ييت آفست

بنابراین شکل آدرس منطقی (مجازی) به صورت زیر خواهد بود:

PT1	PT2	PT3	PT4	آفست				
6 بیت	8 بیت	8 بیت	8 بیت	10 بیت				
30 بیت								

## ۵- گزینه (۳) صحیح است.

در تکنیک صفحهبندی، برای هر فرآیند یک جدول صفحه معمولی تشکیل می شود که در آن به ازای همه صفحههای یک فرآیند، درایه وجود دارد و هر درایه مشخص می کند که کدام قاب فیزیکی به این صفحه اختصاص یافته است. در این روش وقتی فرآیندها بزرگ باشند، هزینه نگهداری جداول صفحه بسیار زیاد می شود، در ضمن به ازای هر فرآیند نیز باید یک جدول صفحه داشته باشیم. به عبارتی وقتی تعداد و اندازه فرآیندها بزرگ شود، این روش برای ترجمه آدرس مجازی به فیزیکی مقرون به صرفه نیست.

برای حل این مشکل جدول صفحه چندسطحی و جدول صفحه معکوس ابداع شده است. جدول صفحه معکوس از نظر سربار حافظه بهتر از روش جدول صفحه چندسطحی است و حالت

حداقلی است. اغلب سیستمهای کامپیوتری، فضای آدرس منطقی(مجازی) بزرگی را پشتیبانی می کنند، مانند کامپیو ترهایی که آدرسهای 32 یا 64 بیتی را پشتیبانی می کنند، در چنین محیطهایی جدول صفحه معمولی بسیار بزرگ خواهد شد. برای مثال یک سیستم را با 32 بیت فضای آدرس منطقی (مجازی) در نظر بگیرید. اگر اندازه صفحه در این سیستم برابر بـا 4KB (2<sup>12</sup>) باشد، در اینصورت جدول صفحه شامل بیش از یک میلیون درایه خواهد بود.  $(2^{32} - 2^{12} - 2^{32})$ . فرض کنید  $^{4}$ هر درایه جدول صفحه معمولی، شامل 4 بایت باشد، در اینصورت هر فرآینـد بـه  $^{2}$ فضای آدرس فیزیکی فقط برای نگهداری جدول صفحه معمولی نیاز دارد. همچنین مشخص است که با توجه به محدودیت اندازه قاب (4KB) نمی توان این جدول صفحه معمولی را بصورت پیوسته درون یک قاب جا داد. 4MB اندازه جدول صفحه معمولی در فضای 4KB مربوط بـه یـک قاب جا نمی شود. یک راه حل تقسیم جدول صفحه معمولی به جداول صفحه جزئی و ایجاد جدول صفحه چندسطحی است، در این حالت جدول صفحه معمولی نیز همانند فرآیند صفحه بندی می شود. راه حل دیگر استفاده از جدول صفحه معکوس است. در راه حل جدول صفحه معکوس به جای اینکه در جداول صفحه مربوط به هر فرآیند، به ازای هـر صفحه مجـازی یک درایه داشته باشیم، به ازای هر قاب در حافظه فیزیکی یک درایه در جدول صفحه معکوس نگهداری میکنیم. در واقع به ازای هر قاب حافظه اصلی اینکه در حال حاضر کدام صفحه مربوط به کدام فرآیند در این قاب ذخیره شده است نگهداری می شود. بنابراین گزینه سوم نادرست است. زیرا در جدول صفحه وارونه (معکوس)، فقط اطلاعات فضای آدرس منطقی برای یک پردازه (فرآیند) در دسترس نیست، بلکه اطلاعات فضای آدرس مربـوط بـه صـفحات حاضـر در حافظه برای همه پردازهها (فرآیندها) در دسترس است، اینکه کدام صفحه مربوط به کدام فرآیند در قابهای حافظه ذخیره شده است. همچنین تعداد درایههای جدول صفحه معکوس برابر تعداد قابهای حافظه فیزیکی (اصلی) است. یعنی به ازای هر صفحه فیزیکی حافظه در جـدول صفحه وارونه تنها یک خانه وجود دارد، بنابراین گزینه اول درست است.

مثال: در یک سیستم صفحهبندی که دارای 34 بیت آدرس است 23 بیت اول برای شماره صفحه و 11 بیت بعدی برای آدرسدهی درون صفحه است. در یک سیستم با صفحهبندی معکوس(Inverted Page Table) با 128 مگابایت حافظه، جدول صفحه دارای چند خانه (درایه یا مدخل) است؟

پاسخ: تعداد درایههای جدول صفحه معکوس، مطابق رابطه زیر محاسبه می گردد: تعداد قابهای حافظه فیزیکی = تعداد درایههای جدول صفحه معکوس


اندازه حافظه فیزیکی = تعداد قابهای حافظه فیزیکی = 
$$\frac{2^7 \times 2^{20}}{2^{11}} = 2^{16}$$


همانطور که گفتیم تعداد درایههای جدول صفحه معکوس برابر تعداد قابهای حافظه فیزیکی است، بنابراین تعداد درایههای جدول صفحه معکوس به صورت زیر خواهد بود:

اندازه حافظه فیزیکی 
$$=\frac{2^7 \times 2^{20}}{2^{11}}=2^{16}$$
 اندازه صفحه یا اندازه قاب

در یک عبارت ساده، هدف از استفاده از جدول صفحه معکوس، کاهش میزان حافظه فیزیکی مورد نیاز برای ترجمه آدرس مجازی به فیزیکی است. با استفاده از تکنیک جدول صفحه معکوس، مقدار زیادی در حافظه فیزیکی صرفهجویی میشود اما تبدیل آدرس مجازی به فیزیکی کنــدتــر و وقتگیرتر می شود. در واقع **صرفه جویی** در مصرف حافظه فیزیکی را بدست می آوریم، اما **سرعت** تبدیل آدرس مجازی به فیزیکی را از دست می دهیم. زیرا جدول صفحه معکوس بر اساس #F اندیس شده است و نه مانند جدول صفحه معمولی که بر اساس #P اندیس شده است. در واقع وقتی یک فرآیند با PID مختص به خود به صفحه مجازی #P مراجعه میکند، سختافزار دیگر نمی تواند از #P به عنوان اندیس جدول صفحه استفاده کند و صفحه فیزیکی را بیابد و از این جهت باید سرتاسر جـدول صـفحه معکوس(وارونـه) را بـرای یـافتن درایـه (PID,P#) از آدرس مجازی (PID,P#,OFFSET) جستجو کند. اگر یک تطبیق پیدا شود، در اینصورت آدرس فيزيكي (F#,OFFSET) توليد خواهـد شـد و اگـر هـيچ تطبيقـي يافتـه نشـود، در اينصـورت يـک دسترسی آدرس غیر مجاز میباشد. ضمن اینکه این جستجو باید به ازای هربار دسترسی به حافظه انجام شود. همانطور که گفتیم در جدول صفحه معکوس صرفه جویی در مصرف حافظه فیزیکی را بدست می آوریم، اما **سرعت** تبدیل آدرس مجازی به فیزیکی را از دست می دهیم، یعنی سرعت نگاشت آدرس منطقی به فیزیکی کاهش می یابد. درواقع جدول صفحه معکوس زمان نگاشت آدرس منطقی به آدرس فیزیکی را افزایش می دهد. هرچند موجب صرفه جویی در مصرف حافظه فيزيكي مي شود.

نحوه ترجمه آدرس منطقی به فیزیکی، در سیستم جدول صفحه معمولی به صورت زیر است:






نحوه ترجمه آدرس منطقی به فیزیکی، در سیستم جدول صفحه معکوس به صورت زیر است:

بنابراین مطابق شکل فوق گزینه چهارم درست است.

## جدول صفحه درهمسازی شده

یک راه حل عمومی برای نگاشت فضای آدرس بزرگ به کوچک، مثلا نگاشت فضای آدرس 64 بیتی به 32 بیتی، در سیستمی که فضای آدرس 64 بیتی را پشتیبانی نمیکنید و فضای 32 بیتی را پشتیبانی میکند، استفاده از جدول صفحه درهمسازی شده است. تابع درهمساز حجم زیادی از داده را به یک عدد طبیعی تبدیل میکند. عدد طبیعی حاصل از تابع درهمسازی معمولاً به عنوان اندیس یک آرایه مورد استفاده قرار می گیرد. به مقادیر حاصل از تابع درهمساز مقدار درهم (Hashed Value) گفته می شود. به عبارت دیگر در اینجا تابع درهمساز مقدار #P از یک آدرس مجازی بزرگ مربوط به یک فرآیند را می گیرد و پس از تقسیم بر عدد تابع درهمساز، بــاقیمانــده حاصل درایه مشخصی را در جدول درهم سازی نشان می دهد. هر درایه در جدول درهم سازی شامل یک لیست پیوندی از باقیماندههای یکسان حاصل از تابع درهمساز است. به عبارت دیگر همه صفحات مجازی یک فرآیند که مقدار درهم یکسانی دارند تشکیل یک لیست پیوندی میدهند در جلوی یک درایه مشخص از جدول درهم سازی. هر گره لیست پیوندی شامل سه فیلد (۱) شماره صفحه مجازی، (۲) شماره قاب و (۳) یک اشاره گر به گره بعدی لیست پیوندی است. نحوه کار بدین صورت است که پس از آنکه درایه مرتبط با #P مورد نظر توسط تابع درهمساز، در جدول درهم سازی مشخص شد، جستجو در جهت کشف شماره قاب مورد انتظار آغاز می شود، بدین صورت که P# مورد نظر با فید اول در گره اول لیست پیوندی مقایسه می شود، اگر مطابقت داشت، شماره قاب مورد نظر از فیلید دوم در گره اول جهت ساخت آدرس فیزیکی استخراج می شود، در غیر اینصورت گرههای بعدی جهت کشف شماره قاب مورد انتظار در لیست پیوندی مورد جستجو قرار می گیرد. شکل زیر گویای مطلب است:



توجه: برای افزایش سرعت تبدیل آدرس مجازی به فیزیکی در جدول صفحه معکوس می توان از تکنیک TLB و یا تفکر جدول درهمسازی (Hashe Table) با اندکی تغییر استفاده نمود. بنابراین هر ترجمه آدرس مجازی به فیزیکی نیازمند دوبار مراجعه به حافظه فیزیکی می باشد، یکبار برای دسترسی به جدول صفحه معکوس.

توجه: جدول صفحه معکوس، اطلاعات کاملی در مورد فضای آدرس منطقی یک فرآیند را ندارد. در حالی که سیستم صفحهبندی مبتنی بر تقاضا به این اطلاعات کامل جهت پردازش نقصهای صفحه نیازمند است. برای دسترسی به این اطلاعات کامل، یک جدول صفحه خارجی، یکی به ازای هر فرآیند، باید نگهداری شود. جدول صفحه خارجی شامل فیلدهای Present ، Valid و آدرس صفحه مجازی دچار نقص صفحه شده بر روی رسانه ذخیرهسازی است. بنابراین گزینه دوم درست است.

توجه: هنگامی که یک نقص صفحه رخ می دهد، ممکن است یک نقص صفحه دیگر برای بارگذاری جدول صفحه خارجی از رسانه ذخیره سازی به حافظه فیزیکی رخ دهد. بنابراین در جدول صفحه معکوس، زمان سرویس نقص صفحه (page fault) به دلیل ایجاد یک نقص صفحه دیگر، افزایش می بابد.


توجه: در سیستم هایی که از جدول صفحه معکوس شده استفاده می کنند، استفاده اشتراکی از صفحات میان فرآیندها در حالت عادی امکان پذیر نیست، در حالت کلی اشتراک به شکل چند به یک است، یعنی صفحه مشترک میان فرآیندها در یک قاب مشخص قرار می گیرد. که پیاده سازی حالت چند به یک در جدول صفحه معکوس در حالت ابتدایی امکان پذیر نیست. زیرا در جدول صفحه معکوس برای هر درایه آن فقط می توان شماره یک صفحه از یک فرآیند را قرار داد. البته توسط مکانیزم هایی می توان اشتراک گذاری صفحات میان فرآیندها را در جدول صفحه معکوس نیز

پیاده سازی نمود. برای مثال به جدول صفحه معکوس اجازه دهیم برای هر درایه، بیش از یک شماره صفحه را آدرس دهی کند.

# ۶- گزینه (۳) صحیح است.

به طور کلی روابط میان آدرس منطقی و آدرس فیزیکی در راه حل صفحهبندی بـه صـورت زیـر است:

مثال: فرض كنيد اندازه ي هر صفحه 16 بايت، اندازه فرآيند 64 بايت و اندازه حافظه فيزيكي برابـر 128 بايت باشد.



اندازه فرآیند 
$$=\frac{64}{16}$$
 = تعداد صفحات فرآیند (تعداد درایههای جدول صفحه) = تعداد صفحه یا اندازه قاب

اندازه حافظه فیزیکی 
$$= \frac{128}{16} = 8$$
 اندازه صفحه یا اندازه قاب  $= \frac{128}{16}$ 

تعداد صفحات فرآیند 
$$b = \log_2$$
 =  $\log_2^4 = 2bit$ 

تعداد قابهای حافظه فیزیکی 
$$b = \log_2^8 = 3$$
 تعداد بیت شماره قاب  $\log_2^8 = 3$ 

اندازه صفحه یا اندازه قاب اندازه صفحه یا اندازه قاب 
$$=\log_2^{16}=4$$
 تعداد بیت اَفست

عرض جدول صفحه × تعداد صفحات فرآیند (تعداد درایههای جدول صفحه) = اندازه جدول صفحه توجه: عرض جدول صفحه برابر حاصل جمع تعداد بیتهای کنترلی و تعداد بیتهای شماره قاب می باشد، دقت کنید که تعداد بیتهای شماره صفحه جزو عرض جدول صفحه نمی باشد، بلکه شماره صفحه، اندیس هر سطر جدول صفحه می باشد، به صورت زیر:

تعداد بیتهای کنترلی + تعداد بیتهای شماره قاب = عرض جدول صفحه

در جدول فوق 2 بیت مربوط به بیتهای کنترلی و 3 بیت مربوط به تعداد بیتهای شماره قاب می باشد.

يس عرض جدول صفحه فوق برابر 3bit +2bit=5bit مي باشد.

همانطور که گفتیم، اندازه جدول صفحه، از رابطه زیر محاسبه می گردد:

عرض جدول صفحه x تعداد صفحات فرآیند (تعداد درایه های جدول صفحه) = اندازه جدول صفحه که مطابق رابطه فوق داریم:

اندازه جدول صفحه  $4 \times 5$  bit = 20 bit

همچنین، اندازه آدرسهای منطقی (مجازی) و فیزیکی به صورت زیر است:

= 2bit +4bit=6bit عداد بیت آفست + تعداد بیت شماره صفحه = اندازه آدرس منطقی = 2bit +4bit=6bit عداد بیت آفست + تعداد بیت شماره قاب = اندازه آدرس فیزیکی = 3bit +4bit=7bit همچنین داریم:

تعداد بیت آفست تعداد بیت شماره صفحه عداد بیت آدرس منطقی = 2 اندازه حافظه منطقی (فرآیند)

(فر آيند) اندازه حافظه منطقى (فر آيند) =  $2^6 = 2^2 \times 2^4 = 2^6 = 64$  Byte

تعداد بیت آفست در تعداد بیت شماره قاب 2 = تعداد بیت آدرس فیزیکی 2 = اندازه حافظه فیزیکی (RAM)

(RAM) اندازه حافظه فيزيكي  $2^7 = 2^3 \times 2^4 = 2^7 = 128$  Byte

توجه: بنابراین اندازه آدرس منطقی (مجازی) و فیزیکی (حقیقی) الزاماً برابر نیست. پـس گزینـهی اول نادرست است.

گزینه ی دوم نادرست است. زیرا، عمل تعویض متن (مابین فرآیندها یا نخها) توسط بخشی از سیستم عامل به نام Dispatcher صورت می گیرد. در واقع Dispatcher ماژولی است که کنترل پردازنده را به فرآیندی که توسط زمان بند کوتاه مدت انتخاب شده است، اعطا می کند. همچنین بارگذاری و ذخیره سازی PCB و یا به نخی که توسط زمان بند نخ (در سطح هسته یا ترکیبی) انتخاب شده است، اعطا می کند. همچنین بارگذاری و ذخیره سازی TCB.

توجه: نخی که توسط زمانبند سطح کاربر، زمانبندی می شود، توسط سیستم عامل شناخته نمی شود، در چنین شرایطی سیستم عامل فقط فرآیند را می شناسد.

گزینهی سوم درست است. زیرا، اگر یک نخ (ریسه)، cpu – bound باشد، بهتـر اسـت اولویـت آن برای دسترسی به I/O بالاتر از نخهای I/O – bound باشد، چون زودتر I/O را رها میکنـد و بـرای استفاده بهتر از پردازنده اقدام میکند.

گزینه ی چهارم نادرست است. زیرا garbage (زباله) از مشکلات حاصل از استفاده از اشاره گرها ایجاد می گردد، اما Fragmentation (تکه تکه شدن) که بر دو نوع تکه تکه شدن داخلی و خارجی است، به دلیل روشهای مدیریت حافظه ایجاد می گردد.

تکه تکه شدن داخلی زمانی رخ می دهد که حافظه از قبل مرزبندی شده باشد و در هر قسمت بتوان فقط یک قطعه را قرار داد. در این حالت چون احتمالاً قطعه ای که برای یک جایگاه انتخاب شده است قدری از آن کوچک تر است، در انتهای جایگاه مقداری فضای بدون استفاده به وجود خواهد آمد. به این مشکل تکه تکه شدن داخلی گویند.

اما وقتی از قبل مرزبندی مشخصی برای حافظه در نظر نگیریم، احتمال وقوع تکه تکه شدن خارجی وجود دارد. در این حالت احتمالاً فضاهای خالی و قابل استفاده حافظه به صورت جایگاههای کوچک، لابه لای فرآیندها پخش شده اند. که مجموع این جایگاههای کوچک پراکنده احتمالاً نیاز ما را برآورده می کنند، اما چون همجوار نیستند، بدون استفاده باقی می مانند. روش فشرده سازی (compaction) در صورت اجرا شدن، این مشکل را برطرف می کنند. البته در روش قطعه بندی نیز با وجود تخصیص غیرهمجوار ولی به دلیل عدم مرزبندی باز هم تکه تکه شدن خارجی وجود دارد.

### مشكلات اشاره گرها

به طور کلی کار کردن با اشاره گرها ممکن است باعث ایجاد مشکلاتی گردد این مشکلات عبارتند از:


۱- ارجاع معلق (Dangling Reference): به این معناست که شیء دادهای وجود ندارد ولی مسیر دستیابی به آن معتبر است. این مشکل زمانی پیش می آید که فضایی که چندین اشاره گر به صورت همزمان به آن اشاره می کنند توسط یکی از اشاره گرها آزاد شده اما بقیه اشاره گرها استفاده شوند و از بین نروند.

### مثال:



Y- زباله (Garbage): به این معناست که شیء دادهای وجود دارد ولی هیچگونه امکان دسترسی به آن وجود ندارد. این مشکل زمانی رخ میدهد، که فضایی که به یک شیء دادهای اختصاصیافته است آزاد نشده اما اشاره گر به آن شی از بین رفته است.

مثال:



توجه: گاهی ممکن است این دو مشکل به صورت همزمان نیز اتفاق بیفتد.


مثال:

مشكل Garbage و Dangling Reference به صورت همزمان

توجه: یک راه حل برای مشکل زباله (Garbage) این است که هرگاه به یک اشاره گر فضایی را اختصاص دادیم، به طور اتوماتیک یک فیلد اضافی به نام Reference Count در نظر بگیریم که نشان دهنده تعداد اشاره گرها به آن محل از حافظه است. هرگاه یک اشاره گر جدید به این محل اشاره کند مقدار Count یکی افزایش یافته و هرگاه یک اشاره گر آزاد شود مقدار tount یک واحد کاهش می یابد. به این ترتیب هرگاه مقدار Count صفر شود هیچ اشاره گری به فضای مربوطه اشاره نمی کند و فضای مورد نظر می تواند آزاد گردد. عمل آزادسازی Garbageها توسط واحدی تحت عنوان Garbage Collector انجام می گیرد.

# ٧- گزينه (٢) صحيح است.

در اینجا برای جدول صفحه جزئی محدودیتی به اندازه یک قاب (صفحه) داریم. بنابراین اندازه جدول صفحه جزئی برابر اندازه قاب (صفحه) میباشد. بنابراین برای محاسبه تعداد سطرهای جدول صفحه جزئی، کافی است، اندازه قاب که برابر اندازه جدول صفحه جزئی است بر اندازه عرض جدول صفحه جزئی تقسیم گردد. به شکل زیر توجه کنید:



توجه: عرض جدول صفحه همواره برابر حاصل جمع تعداد بیتهای کنترلی و تعداد بیتهای شماره قاب است، دقت کنید که تعداد بیتهای شماره صفحه جزو عرض جدول صفحه نمی باشد، بلکه شماره صفحه، اندیس هر سطر جدول صفحه می باشد.

بنابراين داريم:

تعداد بیتهای کنترلی + تعداد بیتهای شماره قاب= عرض جدول صفحه جزئی 4B = عرض جدول صفحه جزئی

توجه: مطابق فرض سؤال، هر مدخل جدول صفحه (عرض جدول صفحه جزئي) 4 بايت در نظر گرفته شده است.

اندازه قاب 
$$= \frac{2^{10} \, \mathrm{B}}{2^2 \, \mathrm{B}} = 2^8 = 256$$
 عرض جدول صفحه جزئی  $= \frac{2^{10} \, \mathrm{B}}{2^2 \, \mathrm{B}}$ 

اندازه فرآیند (فضای آدرس مجازی) اندازه فرآیند  $2^{34}$ B = اندازه فاب 1024B = 1024B = 1024B = 1024B

$$f: 1$$
ندازه فرآیند =  $\frac{2^{34}}{2^{10}} = 2^{24}$  اندازه صفحه اندازه صفحه

r: تعداد سطرهای جدول صفحه جزئی = 256 = 28

حال اطلاعات كافي براي محاسبه تعداد سطوح جدول صفحه چند سطحي را در اختيار داريم:

### روش تجزيه

تعداد صفحات فرآیند باید در اندازه ۲(28) تجزیه گردد:

PT1 PT2 PT3 
$$\stackrel{\uparrow}{\otimes}$$
  $\stackrel{\downarrow}{\otimes}$   $\stackrel{\downarrow}{\otimes}$ 

توجه: تعداد عملوندها برابر 3 است، بنابراین تعداد سطوح جدول چند سطحی نیز برابر 3 است.

روش لگاريتم

تعداد سطوح جدول چند سطحی = 
$$d = \left\lceil log_r^f \right\rceil = \left\lceil log_{2^8}^{2^{24}} \right\rceil = 3$$

### روش تقسيم متوالي

تعداد صفحات فرآیند 
$$= \frac{r}{r} = \frac{f}{r} = \frac{2^{24}}{2^8} = 2^{16}$$
 عداد جداول صفحه جزئی در سطح سوم

تعداد جداول صفحه جزئی در سطح سوم 
$$= \frac{2^{16}}{2^8} = 2^8$$
 تعداد جداول صفحه جزئی در سطح دوم

$$\frac{2^8}{2} = \frac{1}{2}$$
 تعداد جداول صفحه جزئی در سطح دوم  $\frac{2^8}{2} = \frac{2}{2}$  تعداد جداول صفحه جزئی در سطح اول

توجه: سطح اول، یک جدول به حساب می آید، که <sup>8</sup>2 سطر دارد.

توجه: تعداد تقسیم متوالی برابر 3 است، بنابراین تعداد سطوح جدول صفحه چند سطحی برابر 3 است.

ييت  $\log_2^{2^{10}} = \log_2^{2^{10}} = 10$  تعداد بيت آفست

بنابراین شکل آدرس منطقی (مجازی) به صورت زیر خواهد بود:



## ۸- گزینه (۱) صحیح است.

در راه حل قطعهبندی همراه با صفحهبندی، قطعات تولید شده توسط برنامه نویس یا کامپایلر، توسط سیستم عامل صفحهبندی می شوند. در این حالت به ازای هر فرآیند یک جدول قطعه ایجاد می شود که تعداد درایه های جدول قطعه، بستگی به اندازه فرآیند و تعداد قطعات حاصل دارد.

به طور کلی روابط میان آدرس منطقی و آدرس فیزیکی در راه حل قطعه بندی همراه با صفحه بندی، به صورت زیر است:

فر آیند ا قطعه شماره ۵ قطعه شماره ۱ قطعه شماره 2	0 1 2	PTBA (أدرس جدول صفحه)	LIMIT (اندازه قطعه)	n	RAM
	n			•	
				2 1 0	حافظه فيزيكى

همچنین به ازای هر قطعه، یک جدول صفحه ایجاد می شود که تعداد درایه های جدول صفحه بستگی به اندازه قطعه و تعداد صفحات حاصل دارد.

	شماره صفحا	شماره قاب	شماره صفحه	شماره قاب	شماره صفحه	شماره قاب		شماره صفحه	شماره قاب
	0		0		0		•••	0	
	1		1		1			1	
ľ	2		2		2			2	
ľ	:		:		:			:	
	n		n		n			n	

جدول صفحه قطعه شماره n جدول صفحه قطعه شماره 2 جدول صفحه قطعه شماره 1 جدول صفحه قطعه شماره 0

به طور کلی روابط میان آدرس منطقی و آدرس فیزیکی در راهحل قطعهبندی همراه با صفحهبندی، به صورت زیر است:



بر اساس آدرس منطقی (مجازی) و مطابق مفروضات صورت سؤال داریم:

اندازه صفحه یا اندازه قاب  $\times$  تعداد صفحات فرآیند  $\times$  تعداد قطعات فرآیند  $\times$  تعداد صفحه یا اندازه قاب  $\times$  تعداد صفحات فرآیند  $=2^4$   $=2^{12}$  تعداد صفحات فرآیند  $=2^{12}$  تعداد صفحه یا اندازه قاب

بنابراین داریم:

(فرآيند) يا منطقى اندازه حافظه مجازى يا منطقى اندازه =  $2^4 \times 2^{12} \times 4096$ 

همچنین به بیانی دیگر داریم:

تعداد بیت آدرس منطقی 2 =اندازه حافظه مجازی یا منطقی (فرآیند)

=2 تعداد بیت أفست  $\times 2$  تعداد بیت شماره صفحه =2 تعداد بیت أفست  $\times 2$ 

(فرآيند) اندازه حافظه مجازي يا منطقي  $2^4 \times 2^{12} \times 4096$ 

براساس آدرس فيزيكي و مطابق مفروضات صورت سؤال داريم:

 ${\it reg.}$  منظور از کلمه «بلوک» در جدول مربوط به صورت سؤال همان فریم یا قاب است. اندازه صفحه یا اندازه قاب  $\times$  تعداد قابهای حافظه اصلی = اندازه حافظه اصلی یا فیزیکی (RAM)

 $= 2^{12}$  تعداد بیت شماره قاب = 2 تعداد قابهای حافظه اصلی (فیزیکی)  $= 2^{12}$  کلمه) تعداد بیت آفست = 2 اندازه صفحه یا اندازه قاب (کلمه)

بنابراین داریم:


(RAM) اندازه حافظه اصلی یا فیزیکی  $2^{12} \times 4096$ 

همچنین به بیانی دیگر داریم:

(RAM) تعداد بیت آفست  $2 \times 2^{-3}$  تعداد بیت آفست  $2 \times 2^$ 

توجه: جهت افزایش سرعت نگاشت آدرس منطقی به فیزیکی می توان از TLB نیز استفاده نمود. TLB از حافظه های با سرعت بسیار بالا و گران قیمت ساخته شده است که در واقع مجموعه ای از رجیسترها موسوم به Associative Register هستند. در سیستم قطعه بندی همراه با صفحه بندی، وقتی فرآیندی جهت اجرا انتخاب شود، بخشی از درایه های جدول قطعه و جدول صفحه آن به TLB منتقل می شود.

در این حالت وقتی CPU یک آدرس منطقی (مجازی) تولید می کند، شماره قطعه و شماره صفحه آذرس آن ابتدا در TLB جستجو می شود، اگر شماره قطعه و شماره صفحه در TLB یافت شد که آدرس قاب متناظر در حافظه اصلی (فیزیکی) به دست می آید. اما اگر شماره قطعه و شماره صفحه در TLB نباشد، آنگاه طبق روال معمول به سراغ جدول قطعه و جدول صفحه در حافظه اصلی می رویم. مطابق مفروضات صورت سؤال داریم:



در صورت سؤال مطرح شده است که حجم حافظه مجازی (منطقی) چند برابر حافظه اصلی (فیزیکی) است، که مطابق آنچه بررسی کردیم، به صورت زیر قابل محاسبه است:

حجم یا اندازه حافظه مجازی (منطقی) 
$$= \frac{2^4 \times 2^{12} \times 4096}{2^{12} \times 4096} = 2^4 = 16$$

## 9- گزینه (۲) صحیح است.

پساکنکور: اغلب بچهها بعد از کنکور دولتی ۱۳۹۵ و همزمان با اوجگیری اعتراضات و اعلام کلید اولیه آزمون دولتی ۹۵ از سوی سازمان سنجش آموزش کشور به دلیل وجود دو ابهام در صورت سؤال، به این سؤال معترض و خواهان حذف این سؤال از سوی سازمان سنجش آموزش کشور بودند، اما حکایت به گونهای دیگر رقم خورد و سازمان محترم سنجش و آموزش کشور بیاعتنا و بی توجه به اعتراضهای به حق بچهها، در نهایت در کلید نهایی خود (موسوم به کلید ثانویه) نیز مجدداً گزینه دوم را به عنوان پاسخ نهایی اعلام کرد.

ابهام اول: در صورت سؤال زمان خواندن از حافظه اصلی یعنی 100ms در واحد میلی ثانیه بیان شده است. اما درخواست سؤال مبنی بر محاسبه زمان خواندن از TLB در واحد نانوثانیه است که منجر به این می شود، اطلاعات سؤال با گزینه ها سازگاری نداشته باشد. که به نظر می رسد به هنگام حروفچینی سؤال 100ms به شکل 100ms تایپ شده است (خطای حروفچینی).

توجه: ما در هنگام حل سؤال زمان خواندن از حافظه اصلی را 100ns در واحد نانوثانیه در نظر می گیریم.

ابهام دوم: در صورت سؤال به وضوح مشخص نشده است که منظور از کارایی سیستم، چه نوع کارایی است. اینکه کارایی زمان دسترسی سیستم مدنظر طراح است؟ و یا کارایی زمان ترجمه

سیستم؟ اما طراح با فرض کارایی زمان دسترسی سیستم، سؤال را طرح کرده است (خطای طراح سؤال).

توجه: ما در هنگام حل سؤال، هر دو فرض را در نظر می گیریم.

در صورت سؤال مطرح شده است که سیستمی علاوه بر ذخیره جدول صفحه در حافظه اصلی، از جدول علاوه بر ذخیره جدول TLB نیز با نرخ miss برابر 20% استفاده می کند. اگر خواندن از حافظه اصلی 100ns زمان بردارد و درصد کارایی سیستم در صورت استفاده نکردن از جدول TLB برابر 80% باشد، خواندن از TLB چند نانو ثانیه زمان لازم دارد؟

فرض اول: كارايي زمان دسترسي سيستم

مطابق رابطه زیر داریم:

زمان دسترسی سیستم بدون <sub>×</sub> کارایی زمان دسترسی = زمان دسترسی مؤثر سیستم با استفاده از TLB استفاده از


توجه: زمان دسترسی مؤثر سیستم با استفاده از جدول TLB از رابطه زیر محاسبه می گردد:

 $T_{eff} = T_{Access} = T_{Translation} + T_{Destination}$ 

که پارامترهای آن به صورت زیر است:

ترجمه: T<sub>Translation</sub>

برای محاسبه  $T_{Translation}$  درخت زیر را در نظر بگیرید:




رابطه درخت فوق به صورت زیر خواهد بود:

 $T_{Translation} = h \times T_{TLB} + (1 - h) \times (T_{TLB} + T_{Mem})$ 

که یس از ساده سازی داریم:

 $T_{Translation} = T_{TLB} + (1-h) \times T_{Mem}$ 

توجه: جهت ساده سازی رابطه درخت فوق، همواره می توان از اتحاد درخت احتمال به صورت زیر، استفاده نمود:



 $T = \Delta$ بخش غیر مشتر ک +(1-h)+ بخش مشتر ک

 $T = a + (1 - h) \times b$ 

پس از ساده سازی درخت مطرح شده براساس اتحاد درخت احتمال، رابطه زیر را برای محاسبه  $T_{\text{Translation}}$ 

 $T_{Translation} = T_{TLB} + (1-h) \times T_{Mem}$ 


T<sub>Destination</sub>: میانگین زمان دسترسی به مقصد مورد نظر

از آنجاییکه مطابق مفروضات مسأله، فقط حافظه اصلی به عنوان مقصد موردنظر، درنظر گرفته شده است، پس T<sub>Destination</sub> به صورت زیر محاسبه می گردد:

 $T_{Destination} = T_{Mem}$  پس در نهایت زمان دسترسی مؤثر سیستم با استفاده از TLB مطابق آنچه گفتیم به صورت زیر محاسبه می گردد:

 $T_{eff} = T_{Access} = T_{TLB} + (1-h)T_{Mem} + T_{Mem}$ 

توجه: در یک نگاه کلی تر، زمان دسترسی مؤثر سیستم با استفاده از جدول TLB را می توان از طریق درخت زیر نیز محاسبه نمود:



مطابق اتحاد درخت احتمال، رابطه زیر را خواهیم داشت:

 $T_{eff} = T_{Access} = T_{TLB} + T_{Mem} + (1-h) \times T_{Mem}$ 

توجه: زمان دسترسی سیستم بدون استفاده از جدول TLB از رابطه زیر محاسبه می گردد:

 $T_{Access} = T_{Translation} + T_{Destination}$ 

که یارامترهای آن به صورت زیر است:

T<sub>Translation</sub>: زمان ترجمه

 $T_{Translation} = T_{Mem}$ 

T<sub>Destination</sub>: زمان دسترسی به مقصد مورد نظر

 $T_{Destination} = T_{Mem}$ 

پس در نهایت زمان دسترسی سیستم بدون استفاده از جدول TLB مطابق آنچه گفتیم بـه صـورت زیر محاسبه می گردد:

 $T_{Access} = T_{Mem} + T_{Mem} = 2 \times T_{Mem}$ 

در نهایت مطابق آنچه گفتیم داریم:

زمان دسترسی سیستم بدون  $_{\times}$  کارایی زمان دسترسی  $_{\times}$  کارایی زمان دسترسی کارایی ترمان دسترسی  $_{\times}$  کارایی ترمان دسترسی  $_{\times}$  کارایی زمان دسترسی کارایی کارایی کار کارایی کار

 $T_{TLB} + (1-h)T_{Mem} + T_{Mem} = 0.8 \times (2 \times T_{Mem})$ 

 $T_{TLB} + 0.2 \times 100 + 100 = 0.8 \times (2 \times 100)$ 

 $T_{TLB} + 20 + 100 = 160$ 

 $T_{TLB} = 160 - 120 = 40 \text{ ns}$ 

بنابراین اگر منظور از کارایی مطرح شده در صورت سؤال، کارایی زمان دسترسی سیستم باشد. آنگاه گزینه دوم پاسخ سؤال خواهد بود.

فرض دوم: کارایی زمان ترجمه سیستم

مطابق رابطه زیر داریم:

زمان ترجمه سیستم بدون <sub>×</sub> کارایی زمان ترجمه = زمان ترجمه موثر سیستم با استفاده از TLB استفاده از TLB

توجه: مطابق آنچه گفتیم، زمان ترجمه سیستم با استفاده از جدول TLB از رابطه زیر محاسبه می گردد:

 $T_{Translation} = T_{TLB} + (1-h) \times T_{Mem}$ 

توجه: همچنین، مطابق آنچه گفتیم، زمان ترجمه سیستم بدون استفاده از جدول TLB از رابطه زیر محاسبه می گردد:

 $T_{Translation} = T_{Mem}$ 

در نهایت مطابق آنچه گفتیم داریم:

زمان ترجمه سیستم بدون  $_{\times}$  کارایی زمان ترجمه  $_{\times}$  = زمان ترجمه موثر سیستم با استفاده از TLB استفاده از

 $T_{TLB} + (1-h) \times T_{Mem} = 0.8 \times T_{Mem}$ 

 $T_{TLB} + 0.2 \times 100 = 0.8 \times 100$ 

 $T_{TLB} + 20 = 80$ 

 $T_{TLB} = 60 \text{ ns}$ 

بنابراین اگر منظور از کارایی مطرح شده در صورت سؤال، کارایی زمان ترجمه سیستم باشد، آنگاه گزینه چهارم پاسخ سؤال خواهد بود. همانطور که گفتیم سازمان سنجش آموزش کشور، در کلید اولیه و نهایی خود، گزینه دوم را به عنوان پاسخ اعلام کرده بود.

### ۱۰- گزینه (۳) صحیح است.

یک راه حل کلی جهت مقابله با تکه تکه شدن خارجی این است که اجازه دهیم یک فرآیند در قسمتهای همجوار در حافظه قرار گیرد. یکی از روشهایی که از این ایده استفاده می کند، تکنیک صفحه بندی است. در این روش حافظه به بخشهایی با اندازه ییکسان به نام قاب (Frame) تقسیم می شود. از طرفی برنامه ها نیز به قسمتهای مساوی و هم اندازه با قابها تقسیم می شوند که به آنها صفحه (Page) می گویند. حال هنگامی که برنامه ای به حافظه منتقل می شود باید تمام صفحاتش به داخل قابهای خالی آورده شوند. در این حالت اصلاً نیازی نیست صفحات مربوط به یک فرآیند در قابهای همجوار قرار گیرند.

مزیت عمده این روش از بین بردن تکه تکه شدن خارجی و به حداقل رساندن تکه تکه شدن داخلی میباشد، اما در عوض عملیات محاسبه آدرسها و مدیریت این صفحات قدری هزینهبر و زمان گیر است.

توجه: برای پیادهسازی این روش به پشتیبانی سختافزار نیاز است.

توجه: این روش از دید کاربر و برنامهنویس مخفی می ماند.

توجه: برای پیاده سازی این روش و مدیریت صفحه ها و از همه مهم تر تبدیل و نگاشت آدرسها باید یک جدول صفحه به ازای هر فرآیند در نظر گرفت. در واقع جدول صفحه ی هر فرآیند دارای یک درایه به ازای هر صفحه می باشد که مشخص می کند هر صفحه از یک فرآیند در کدام قاب حافظه نگهداری می شود.

کارکرد اصلی جدول صفحه، تبدیل و نگاشت آدرسهای مجازی به آدرسهای فیزیکی میباشد. از نظر ریاضی جدول صفحه در واقع فقط یک تابع است که ورودی آن شماره صفحه مجازی و خروجی آن شماره قاب فیزیکی میباشد.

اما در این بین دو مسئله اساسی وجود دارد:

1- نگاشت آدرسها باید بسیار سریع صورت گیرد. هنگامی که جداول صفحه در حافظه اصلی باشند برای دسترسی به یک خانه حافظه، باید دو یا چند بار به حافظه سر زد. در اینصورت وقتی جداول به صورت چند سطحی پیادهسازی شوند، این تعداد بیشتر هم می شود و سرعت دسترسی به حافظه از تکنیک به حافظه به شدت کاهش می یابد. در این حالت برای افزایش سرعت دسترسی به حافظه از تکنیک TLB استفاده می شود. TLB از حافظه های با سرعت بسیار بالا و گران قیمت ساخته شده است که در واقع مجموعهای از رجیسترها موسوم به Register هستند. وقتی فرآیندی جهت اجرا انتخاب شود، بخشی از درایههای جدول صفحه آن به TLB منتقل می شود. در این حالت وقتی کوتی در این حالت وقتی کوتی در این حالت در TLB یک آدرس منطقی تولید می کند، شماره صفحه آن ابتدا در TLB جست وجو می شود، اگر شماره صفحه در حافظه می رویم. نکته مهم در مورد در TLB باشد آن گاه طبق روال قبل به سراغ جدول صفحه در حافظه می رویم. نکته مهم در مورد TLB باین است که عمل جست وجو در یک لحظه و همزمان در تمام سطرها صورت می گیرد. به TLB

همین دلیل سرعت دسترسی به آن بسیار بالاست. این مساله برای کاربرنهایی اهمیت دارد. کاربر نهایی زمان پاسخ کوتاه را در انجام کارها انتظار دارد.

۲- جدول صفحه می تواند بسیار بزرگ شود. سیستم صفحه بندی، با محدودیت اندازه قاب مواجه است، و اگر فر آیندی درون یک قاب جا نشود آنگاه باید در چند قاب قرار گیرد. همچنین این روند برای جدول صفحه فر آیندی درون یک فر آیند نیز وجود دارد و اگر جدول صفحه فر آیندی درون یک قاب جا نشود آنگاه باید در چند قاب قرار گیرد. و همین مسئله منجر به ابداع جداول صفحه چند سطحی شد.

برای درک این ساختار، به مثالهای زیر توجه کنید:

مثال اول: اگر فرآیندی که از چهار صفحه منطقی تشکیل شده است به صورت زیر در قابهای حافظه فیزیکی قرار گرفته باشد، آنگاه جدول صفحه به صورت زیر در خواهد آمد:

فرآيند	شماره صفحه	شماره قاب		RAM
صفحه0	0	1	0	
صفحه 1	1 2	6 3	1	صفحه0
صفحه 2 صفحه 3	3 .	7	2	
حافظه منطقی (مجازی)	صفحه	جدول ا	3	صفحه 2
و کند شکی راد باری			4	
			5	
			6	صفحه 1
			7	صفحه 3
				حافظه فيزيكى


در راه حل فوق، از یک جدول صفحه تک سطحی، برای مدیریت صفحه بندی فرآیند استفاده شده است. فرآیند فوق شامل چهار صفحه می باشد و واضح است که جدول صفحه نیز باید شامل چهار سطر باشد. برای مدیریت صفحه ها و نگاشت آدرس ها باید یک جدول صفحه به ازای هر فرآیند در نظر گرفت. در واقع جدول صفحه هر فرآیند دارای یک درایه به ازای هر صفحه می باشد که مشخص می کند هر صفحه از یک فرآیند در کدام قاب حافظه نگهداری می شود.

مثال دوم: فرآیندی شامل 16 صفحه می باشد، اگر اندازه ی جدول صفحه دارای محدودیت باشد و حداکثر هر جدول صفحه این فرآیند چند سطحی خواهد بود؟ (اندازه ی صفحات 8 بایت است)

پاسخ: واضح است که اگر اندازه ی جدول صفحه دارای محدودیت نباشد، این فرآیند دارای یک جدول صفحه تک سطحی این فرآیند را نشان می دهد:

فرآيند		شماره صفحه	شماره قاب ا		RAM
صفحه0	0	0000	1	0	صفحه8
صفحه 1	1	0001	3	1	صفحه0
صفحه 2	2	0010	4	2	صفحه4
صفحه 3	3	0011	10	3	صفحه 1
صفحه4	4	0100	2	4	صفحه 2
صفحه 5	5	0 10 1	29	5	صفحه 7
صفحه6	6	0110	11	:	÷
صفحه 7	7	0111	5	10	صفحه 3
صفحه8	8	1000	0	11	صفحه6
صفحه 9	9	1001	12	12	صفحه 9
صفحه10	10	1010	21	13	صفحه14
صفحه 11	11	1011	22	:	:
صفحه 12	12	1100	20	20	صفحه 12
صفحه 13	13	1101	30	21	صفحه10
صفحه14	14	1110	13	22	صفحه 11
صفحه15	15	1111	31	:	:
حافظه منطقی (مجازی)	جدول صفحه -			29	صفحه 5
					صفحه 13
				31	صفحه15
					حافظه فيزيكى
ست شماره قاب آفست شماره صفحه					
عمل نگاشت با توجه       XXXX = تعداد بیت شماره صفحه         عمل نگاشت با توجه       XXX         به جدول صفحه       7					
آدرس فیزیکی آدرس منطقی					
بیت $\log \frac{2^4}{2} = \log \frac{1}{2}$ تعداد بیت شماره صفحه $\log \frac{2^4}{2} = 1$					
بیت 3 $=\log \frac{8}{2}=\log \frac{8}{2}=\log 2$ = تعداد بیت آفست					

اما اگر اندازه ی جدول صفحه دارای محدودیت باشد و حداکثر بتواند دارای 4 سطر باشد، واضح است که در این حالت باید از راه حل جدول صفحه چند سطحی استفاده شود. بنابراین با 16 صفحه مواجه هستیم که هر 4 صفحه آن می تواند داخل یک جدول صفحه جزئی قرار بگیرد. در شکل زیر واضح است که با توجه به شرایط مسأله یک جدول صفحه دو سطحی مسأله را حل می کند.



وقتی که یک آدرس مجازی به مدیر حافظه برسد، ابتدا فیلد PT1 این آدرس استخراج شده و به کمک آن درایه موردنظر در جدول سطح اول پیدا می شود. هر یک از درایه های این جدول، نماینده یک جدول سطح دوم می باشد. در واقع از مقادیر موجود در درایه های جدول سطح اول برای پیدا

کردن جدول سطح دوم مناسب استفاده می شود. اکنون از فیلد PT2 به عنوان اندیس جدول سطح دوم استفاده و به کمک آن، شماره فیزیکی قاب حافظه استخراج می شود و در نهایت بخش آفست نیز به این آدرس متصل می گردد.

توجه: در مثال فوق مشاهده می شود که برای دسترسی به هر قاب فقط به 2 جدول نیاز است. یکی جدول سطح اول و دیگری یکی از جداول سطح دوم. در واقع مزیت این روش از اینجا ناشی می شود که فقط جداولی به حافظه آورده می شوند که مورد نیاز هستند. دقت کنید این مفهوم با مفهوم حافظه مجازی متفاوت است. در مبحث حافظه مجازی مسأله این است که همه صفحات یک فرآیند به حافظه آورده نشوند. اما اینجا جداول صفحه به حافظه آورده نمی شوند.

توجه: به جداول موجود در سطوح مختلف جدول چند سطحی، جداول جزئی نیز گفته می شود. مجموع این جداول جزئی، جدول چند سطحی را ایجاد می کنند.

روابط زیر در جدول صفحه چند سطحی برقرار است:

f : تعداد صفحات فرآیند: f = f : تعداد سطرهای جدول صفحه جزئی: f = f : تعداد سطرهای جدول صفحه بازیند:

وم تعداد صفحات فرآیند 
$$=\frac{f}{r}=\frac{16}{4}=4$$
 تعداد جداول صفحه جزئی در سطح دوم  $=\frac{f}{r}=\frac{16}{4}=4$ 

$$=\frac{4}{4}$$
 = تعداد جداول صفحه جزئی در سطح دوم  $=\frac{4}{4}$  = تعداد جداول صفحه جزئی در سطح اول

روال فوق گویای این مفهوم میباشد، که این تقسیم متوالی تا جایی ادامه پیدا میکند که خارج قسمت کوچکتر یا برابر یک شود. یعنی به یک جدول برسیم، به اندازهی محدودیت.


همچنین این نتیجه، تعداد سطوح جدول چند سطحی را نیز مشخص می کند. یعنی تعداد تقسیم از ابتدا تا به انتها با شرط مذکور.

توجه: در اینجا تعداد تقسیم متوالی برابر 2 است، بنابراین تعداد سطوح جدول چندسطحی برابر 2 است.

توجه: روال فوق را نیز می توان در مفهوم لگاریتم نیز جست وجو کرد، در واقع تقسیم فوق مفهوم لگاریتم را پیاده سازی می کند:

تعداد سطوح جدول صفحه چند سطحی = 
$$d = \lceil log_r^f \rceil = \lceil log_4^{16} \rceil = \lceil log_{2^2}^{2^4} \rceil = 2$$

بنابراین در این مثال، آدرسهای مجازی به سه بخش تقسیم میشوند:



بایت 28= $^4$   $\times 2^3$  اندازه صفحه × تعداد صفحات = اندازه فر آیند

ييت  $\log_2^8 = \log_2^8 = \log_2^8 = \log_2^8 = 3$  بيت آفست

 $PT1 + PT2 = log_2^{2^4} = 4$ 

 $PT2 = \log_2^r = \log_2^4 = \log_2^{2^2} = 2$ 

توجه: فرمول PT2 خیلی ساده است، جدول صفحه حداکثر می تواند چهار سطر داشته باشد، چهار سمبل داریم، برای آدرس دهی چهار سمبل به چند بیت نیاز داریم، واضح است که دو بیت، این همان مفهوم لگاریتم است.

PT1 = (PT1 + PT2) - PT2 = 2

راه حل ساده تر (تجزیه): اندازه فرآیند را در اندازه r تجزیه کنید:

توجه: اندازه r، برابر تعداد سطرهای جداول صفحه است.

توجه: تجزیه را از راست به چپ و از اندیس n به 1 شروع کنید و کمترین مقدار در اندیس 1 قرار داده شود.

توجه: توان كمتر همواره PT1 است كه در اين مثال PT1 و PT2 برابر هستند.


توجه: تعداد عملوندها در رابطه بالا برابر تعداد سطوح جدول چند سطحی نیز میباشد، در رابطه فوق تعداد عملوندها برابر 2 است. بنابراین تعداد سطوح جدول چندسطحی نیز برابر 2 است، این نتیجه از آنجایی ناشی می شود که تجزیه فوق همان مفهوم لگاریتم را پیاده سازی می کند.

مثال سوم: فرآیندی شامل 8 صفحه میباشد، اگر اندازه ی جدول صفحه دارای محدودیت باشد و حداکثر هر جدول صفحه این فرآیند چند سطحی خواهد بود؟ (اندازه صفحات 8 بایت است.)

پاسخ: واضح است که اگر اندازه ی جدول صفحه دارای محدودیت نباشد، این فرآیند دارای یک جدول صفحه تکسطحی این فرآیند را خداول صفحه تکسطحی این فرآیند را نشان می دهد:

فرآيند		ا شماره صفحه ا	شماره قاب ۱		RAM
صفحه0	0	000	2	0	
صفحه 1	1	001	4	1	
صفحه 2	2	010	6	2	صفحه0
صفحه 3	3	011	8	3	
صفحه4	4	100	10	4	صفحه 1
صفحه 5	5	101	11	5	
صفحه 6	6	110	13	6	صفحه 2
صفحه7	7	111	15	7	
حافظه منطقى		جدول صفحه		8	صفحه3
				9	
				10	صفحه4
				11	صفحه 5
				12	
				13	صفحه6
				14	
				15	صفحه7
					حافظه فيزيكى
اره صفحه	، شم	آفســـــ		ب	آفست شمارهقاب
عمل نگاشت با توجه XXX = تعداد بیت شماره صفحه XXX = عمل نگاشت با توجه XXX = XXX = عمل نگاشت با توجه 2 = دسیمال					6 XXX
بنطقى	آدرس ،				آدرس فيزيكي
تعداد بیت شماره صفحا تعداد بیت آفست		_	_		

اما اگر اندازه جدول صفحه دارای محدودیت باشد و حداکثر بتواند دارای 2 سطر باشد، واضح است که در این حالت باید از راه حل جدول صفحه چندسطحی استفاده شود. بنابراین با 8 صفحه مواجه هستیم که هر 2 صفحه آن می تواند داخل یک جدول صفحه جزئی قرار بگیرد. در شکل زیر واضح است که با توجه به شرایط مسأله یک جدول صفحه سه سطحی مسأله را حل می کند.



روابط زیر در جدول صفحه چندسطحی برقرار است:

f: تعداد صفحات فرآیند = 8

r: z = z = z = z

### روش تقسيم متوالى

$$\frac{f}{r} = \frac{8}{2} = 4$$

$$\frac{f}{r} = \frac{8}{2} = 4$$

$$\frac{r}{r}$$

$$\frac{d}{dr} = \frac{1}{r} = \frac{8}{r} = \frac{8}$$

$$=\frac{2}{2}=1$$
 تعداد جداول در سطح دوم  $=\frac{2}{2}$ 

توجه: در اینجا تعداد تقسیم متوالی برابر 3 است، بنابراین تعداد سطوح جدول چندسطحی برابر 3 است.

## روش لگاريتم

تعداد سطوح جدول صفحه چند سطحی = 
$$d = \lceil \log_r^f \rceil = \lceil \log_2^8 \rceil = \lceil \log_2^{2^3} \rceil = 3$$

#### روش تجزیه

تعداد صفحات فرآیند باید در اندازه r تجزیه گردد.

توجه: تعداد عملوندها برابر 3 است، بنابراین تعداد سطوح جدول چندسطحی نیز برابر 3 است. توجه: ایده اصلی حافظه مجازی این است که حتی اگر به اندازه کافی فضای خالی بر روی حافظه در اختیار نداشته باشیم، به یک فرآیند اجازه اجرا بدهیم. نکته اصلی این است که یک فرآیند در آن واحد به همه داده ها و کد خود نیاز ندارد بلکه در هر لحظه فقط به بخشی از داده و قسمتی از کد نیاز مند است. در تکنیک حافظه مجازی فقط قسمتی از فرآیند به حافظه آورده می شود که در حال حاضر به آن نیاز است و مابقی فرآیند می تواند کماکان بر روی دیسک قرار گیرد و در طول اجرای یک فرآیند این جابه جایی ها بین حافظه و دیسک مرتباً صورت گیرد. با این کار می توانیم فرآیندهای بیشتری را در داخل حافظهی اصلی نگهداری کنیم. اگر این تکنیک از دید فرآیند مخفی بماند، فرآیند گمان می کند تمام فضای درخواستی وی به او تخصیص داده شده است، در صورتی که چنین نیست و در واقع سیستم عامل با تلاشی مضاعف و با انجام جابه جایی های پی در پی این دید را برای فرآیند ایجاد کرده است.

توجه: با توجه به مسائل مطرح شده، مجموع کلیه فضای آدرس فرآیندهایی که در حال اجرا هستند، می تواند از اندازه حافظه فیزیکی بیشتر شود و این یعنی حافظه مجازی. در واقع همه فرآیندها گمان می کنند به طور کامل در حافظه قرار دارند، غافل از اینکه قسمت اعظم هریک از آنها بر روی دبسک است.

توجه: ایده ی حافظه مجازی معمولاً با تکنیک صفحهبندی راحت تر پیاده سازی می شود که به آن صفحه بندی بر حسب نیاز (Demand Paging) گویند. البته حافظه مجازی را می توان با روش های دیگری، مانند قطعه بندی نیز پیاده سازی کرد، اما روال کار پیچیده تر می شود.

یکی از بهترین روشها جهت پیادهسازی ایده حافظه مجازی، استفاده از تکنیک صفحهبندی است. در این حالت تنها تعداد اندکی از صفحههای یک فرآیند به حافظه آورده و مابقی صفحات بر روی دیسک نگهداری میشوند. در این شیوه اگر به صفحات موجود بر روی دیسک نیاز پیدا کردیم، آن

صفحات به جای صفحات قدیمی به حافظه آورده شده و در عوض صفحات قدیمی به دیسک منتقل می شوند.

توجه: در این روش باید مشخص شود کدام صفحات در حافظه و کدام صفحات بـر روی دیسک قرار دارند. برای این منظور روشهای مختلفی وجود دارد اما عموماً از یک بیت در جدول صفحه استفاده میکنند. این بیت که آن را بیت اعتباری می نامیم، مشخص میکند صفحه موردنظر در حافظه قرار دارد یا خیر. برای مثال اگر مقدار این بیت به ازای یک درایه در جـدول صفحه یک بود، به این معناست که صفحه موردنظر معتبر (valid) است و در حافظه قرار دارد، اما اگر این بیت صفر بود به این معناست که صفحه موردنظر نامعتبر (invalid) است و بـر روی دیسک قرار دارد.

توجه: اگر فرآیندی به یکی از صفحاتش که در حافظه موجود نیست (بیت اعتبار آن با مقدار نامعتبر پر شده است) نیاز داشته باشد، یک وقف خطای صفحه (Page Fault) رخ می دهد که سیستم عامل باید برای این صفحه، یک قاب در حافظه تهیه کرده و آن را به حافظه منتقل کند. توجه: آدرسی که توسط فرآیند مورد ارجاع قرار می گیرد، آدرس مجازی نام دارد و آدرسهای حافظه اصلی را آدرسهای حقیقی گویند. با این تعریف محدوده آدرسهای مجازی که یک فرآیند می تواند به آنها ارجاع کند، فضای آدرس مجازی نام دارد و محدوده آدرسهای حقیقی موجود در یک سیستم را فضای آدرس حقیقی آن کامپیوتر گویند. هنگامی که فرآیندی در حال اجراست، آدرسهای مجازی باید به آدرسهای حقیقی تبدیل شوند.

توجه: هنگامی که یک صفحه با وقفه نقص صفحه مواجه شد، سیستم عامل باید هر چه سریع تر آن را به یکی از قابهای حافظه منتقل کند. در این حالت اگر هیچ قاب آزادی در حافظه موجود نباشد، یکی از صفحات باید به دیسک منتقل شود تا یک قاب حافظه برای صفحه جدید آزاد گردد. با این شرط، چگونگی انتخاب یک صفحه برای ترک حافظه بسیار مهم است و تأثیر مستقیمی بر کارایی و تعداد وقفههای نقص صفحه در آینده دارد.

توجه: به جدول صفحه موجود در سطح اول از یک ساختار چندسطحی، جدول صفحه ریشه یا جدول صفحه بیرونی گفته می شود. جدول صفحه ریشه در حافظه اصلی و درون یکی از قابهای حافظه اصلی قرار دارد. صفحه مربوط به جدول صفحه ریشه هرگز نباید از حافظه اصلی خارج شود، مگر به طور کامل مورد استفاده نباشد. به بیان دیگر جدول صفحه ریشه، اغلب در حافظه اصلی قرار دارد و جداول صفحه بعدی (جداول صفحه جزئی) در صورت نیاز به حافظه اصلی منتقل می گردند و تا زمانیکه مورد نیاز و رجوع هستند نباید از حافظه اصلی خارج گردند، در غیر اینصورت در دیسک قرار می گیرند. برای یک فرآیند، جدول صفحه ریشه اغلب داخیل حافظه اصلی است، اما سایر جداول جزئی در سطوح بعدی، در صورت نیاز و عدم وجود در حافظه اصلی پس از یک نقص صفحه حاصل از عدم وجود صفحه مربوط به جدول صفحه جزئی مورد نیاز به حافظه اصلی بارگذاری می گردند. دقت کنید که این نقص صفحه مربوط به صفحات یک

فرآیند. در روند تبدیل آدرس مجازی به فیزیکی پس از جور شدن همه جداول صفحه جزئی مورد نیاز و آوردن آنها به حافظه اصلی، ممکن است در آخرین سطح از ساختار چند سطحی، جلوی آدرس مجازی مورد نظر مقداری برای قاب آن نباشد، که این رویداد منجر به ایجاد نقص صفحه مربوط به صفحات فرآیند می گردد که مطابق روال مربوط اینبار باید صفحه مورد نظر در حافظه اصلی بارگذاری گردد. برای نمونه، در مثال دوم که به صورت جدول صفحه دو سطحی است، فرض کنید جلوی آدرس مجازی 7، شماره قاب 5 نباشد و به جای مقدار 5 مقدار NULL باشد، در اینصورت هرچند جداول صفحه جزئی مورد نیاز درون حافظه اصلی قرار ندارد، که این مساله منجر صفحه مربوط به صفحه مورد نیاز یک فرآیند درون حافظه اصلی قرار ندارد، که این مساله منجر معازی به فیزیکی پس از جور شدن همه جداول صفحه جزئی مورد نیاز و آوردن آنها به حافظه مجازی به فیزیکی پس از جور شدن همه جداول صفحه جزئی مورد نیاز و آوردن آنها به حافظه آدرس مجازی مورد نظر مقداری برای قاب آن باشد، آنگاه این مقدار در سمت چپ مقدار آفست قرار می گیرد و آدرس فیزیکی خلق می گردد. توجه: در طرح جدولهای صفحه چندسطحی، چون ترجمه آدرس از جدول ریشه (بیرونی) شروع شده و به طرف سطوح بعدی حرکت میکند، این طرح به جدول صفحه نگاشت پیشرو نیز معروف است.

در صورت سوال مطرح شده است که در یک ساختار حافظه، سیستم صفحهبندی سه سطحی از آدرس مجازی مطابق فرمت زیر استفاده می کند، همچنین مطرح شده است که اگر نرخ برخورد هر سطح 90% باشد، احتمال برخورد تبدیل یک آدرس مجازی به فیزیکی چقدر است؟ البته با فرض اینکه احتمال برخورد هر سطح مستقل از احتمال برخورد در سطوح دیگر باشد.

P3 P2 P1 d	
------------	--

در روند تبدیل آدرس مجازی به فیزیکی، نرخ برخورد 90% در سطح اول، یعنی در 90% موارد جدول صفحه جزئی سطح دوم مورد نیاز درون حافظه اصلی قرار دارد یعنی در 90% موارد نقص صفحه حاصل از عدم وجود صفحه مربوط به جدول صفحه جزئی سطح دوم مورد نیاز رخ نمی دهد.

در روند تبدیل آدرس مجازی به فیزیکی، نرخ برخورد 90% در سطح دوم، یعنی در 90% موارد جدول صفحه جزئی سطح سوم مورد نیاز درون حافظه اصلی قرار دارد یعنی در 90% موارد نقص صفحه حاصل از عدم وجود صفحه مربوط به جدول صفحه جزئی سطح سوم مورد نیاز رخ نمی دهد.

در روند تبدیل آدرس مجازی به فیزیکی، نرخ برخورد 90% در سطح سوم، یعنی در 90% موارد صفحات مورد نیاز مربوط به یک فرآیند درون حافظه اصلی قرار دارد و برای آنها مقدار قاب نیز مشخص شده است. یعنی در 90% موارد نقص صفحه حاصل از عدم وجود صفحات مورد نیاز مربوط به یک فرآیند رخ نمی دهد.

 $0.9 \times 0.9 \times 0.9 = 0.729$  احتمال برخورد تبدیل یک آدرس مجازی به فیزیکی بنابراین گزینه سوم پاسخ سوال خواهد بود.

# 11- گزینه (۳) صحیح است.

RAM

در صورت سوال مطرح شده است که اندازه فضای آدرس منطقی، 8 صفحه 1024 بایتی و اندازه حافظه فیزیکی 32 قاب است. همچنین خواسته شده است طول آدرس منطقی و آدرس فیزیکی محاسبه گردد.

به طور کلی روابط میان آدرس منطقی و آدرس فیزیکی در راه حل صفحهبندی به صورت زیر است:

11

فرآيند			شماره صفحه
صفحه0		0	000
صفحه 1		1	001
صفحه2		2	010
صفحه3		3	011
صفحه4		4	100
صفحه 5		5	101
صفحه6		6	110
صفحه7		7	111
حافظه منطقي		'	' جدول صفحه
يت آفست تعداد بيت ش	تعداد بـ		
offset = :			
	: ĩ	1	

0	
1	صفحه0
2	صفحه4
3	صفحه 1
4	صفحه 2
5	صفحه7
÷	÷
10	صفحه 3
11	صفحه6
12	
13	
÷	÷
20	
21	
22	_
:	:
29	صفحه 5
30	
31	

P#: offset = :
آفست شماره صفحه
آدرس منطقی (مجازی)

حافظه فيزيكى

تعداد بیت آفست تعداد بیت شماره قاب

F#: offset =:

آفست شماره قاب

آدرس فیزیکی

اندازه فرآیند  $= \frac{1}{1}$  تعداد صفحات فرآیند (تعداد درایههای جدول صفحه) اندازه صفحه با اندازه قاب

اندازه حافظه فیزیکی = تعداد قابهای حافظه فیزیکی = 32 اندازه صفحه یا اندازه قاب

تعداد صفحات فرآیند  $b = log_2$  تعداد بیت شماره صفحه  $log_2^8 = 3bit$ 

تعداد قابهای حافظه فیزیکی  $= b = \log_2^{32} = 5$ bit تعداد بیت شماره قاب

اندازه صفحه یا اندازه قاب  $= b = \log_2^{1024} = 10$  تعداد بیت آفست  $= \log_2^{1024} = 10$ 

عرض جدول صفحه × تعداد صفحات فرآیند (تعداد درایههای جدول صفحه) = اندازه جدول صفحه توجه: عرض جدول صفحه برابر حاصل جمع تعداد بیتهای کنترلی و تعداد بیتهای شماره قاب میباشد، دقت کنید که تعداد بیتهای شماره صفحه جزو عرض جدول صفحه نمیباشد، بلکه شماره صفحه، اندیس هر سطر جدول صفحه میباشد، به صورت زیر:

تعداد بیتهای شماره قاب = عرض جدول صفحه در سوال مطرح شده 0 بیت مربوط به بیتهای کنترلی و 5 بیت مربوط به تعداد بیتهای شماره قاب می باشد.

پس: عرض جدول صفحه فوق برابر 5bit +0bit=5bit مي باشد.

همانطور که گفتیم، اندازه جدول صفحه، از رابطه زیر محاسبه می گردد:

عرض جدول صفحه × تعداد صفحات فرآیند (تعداد درایه های جدول صفحه) = اندازه جدول صفحه که مطابق رابطه فوق داریم:

8 × 5 bit = 40 bit = 5 Byte اندازه جدول صفحه

همچنین، اندازه آدرسهای منطقی (مجازی) و فیزیکی به صورت زیر است:

تعداد بیت شماره صفحه = طول آدرس منطقی 3bit +10bit =13bit =3bit =15bit =15bit

همچنین داریم:

تعداد بیت آفست کتعداد بیت شماره صفحه عداد بیت آدرس منطقی = تعداد بیت آدرس منطقی (فر آیند) ×2

(فرآيند) اندازه حافظه منطقی  $= 2^{13} = 2^3 \times 2^{10} = 2^{13} = 8 \, \mathrm{KB}$ 


تعداد بیت آفست تعداد بیت شماره قاب عداد بیت آدرس فیزیکی (RAM) = اندازه حافظه فیزیکی = 2 ×2

(RAM) اندازه حافظه فیزیکی  $= 2^{15} = 2^5 \times 2^{10} = 2^{15} = 32$  KB

توجه: بنابراین اندازه آدرس منطقی (مجازی) و فیزیکی (حقیقی) الزاماً برابر نیست. بنابراین گزینه سوم پاسخ سوال خواهد بود.

## ۱۲- گزینه (۴) صحیح است.

بر اساس صورت سوال، در گزینه اول گفته شده است. هنگامی که جداول صفحه در حافظه برخورد در TLB بیشتر می شود. این عبارت درست است. هنگامی که جداول صفحه در حافظه اصلی باشند برای دسترسی به یک خانه حافظه، باید دو یا چند بار به حافظه سر زد. در اینصورت وقتی جداول به صورت چند سطحی پیاده سازی شوند، این تعداد بیشتر هم می شود و سرعت دسترسی به حافظه دسترسی به حافظه دسترسی به حافظه به شدت کاهش می یابد. در این حالت برای افزایش سرعت دسترسی به حافظه از تکنیک TLB استفاده می شود. HT از حافظه های با سرعت بسیار بالا و گران قیمت ساخته شده است که در واقع مجموعه ای از رجیسترها موسوم به Associative Register هستند. وقتی فرآیندی جهت اجرا انتخاب شود، بخشی از درایه های جدول صفحه آن به TLB منتقل می شود. در این حالت وقتی CPU یک آدرس منطقی تولید می کند، شماره صفحه آن ابتدا در TLB جست وجو می شود، اگر شماره صفحه در حافظه می رویم. نکته شماره صفحه در حافظه می رویم. نکته مهم در مورد TLB بین است که عمل جست وجو در یک لحظه و همزمان در تمام سطرها صورت می گیرد. به همین دلیل سرعت دسترسی به آن بسیار بالاست. این مساله برای کاربرنه ایی اهمیت دارد. کاربر نهایی زمان پاسخ کوتاه را در انجام کارها انتظار دارد.



توجه: با توجه به ساختار TLB و گران بودن آن، فقط بخش کوچکی از جدول صفحه این شانس را پیدا می کند که به TLB وارد شود. به این ترتیب اگر هنگام تبدیل آدرس، شاره صفحه در

TLB موجود باشد اصطلاحاً HIT و در غیر این صورت MISS رخ داده است. «بنابراین اگر تعداد خانه های TLB بیشتر شود، این رویداد منجر به این می شود که شماره صفحات بیشتری از یک فرآیند درون TLB یافت شود که این یعنی افزایش نرخ برخورد.» پس «اگر تعداد خانه های TLB بیشتر شود نرخ برخورد در TLB بیشتر می شود.»

همچنین ضریب موفقیت یا نسبت اصابت به صورت زیر محاسبه می شود:

$$HIT Ratio = \frac{HIT}{HIT + MISS}$$

مثال: فرض کنید در یک سیستم، زمان دسترسی به حافظه 60 نانو ثانیه و زمان دسترسی به TLB، برابر 5 نانو ثانیه باشد. اگر احتمال وجود شماره صفحه در TLB برابر 80% باشد، زمان دسترسی به حافظه چقدر است؟

پاسخ: هنگامی که یک درخواست برای حافظه از راه میرسد، دو حالت ممکن است رخ دهد: در حالت اول، شماره صفحه در TLB موجود است، که در این صورت یک بار در TLB و یک بار به حافظه رجوع میکنیم، یعنی جمعاً 65ns=5+60.

اما در حالت دوم، شماره صفحه در TLB پیدا نمی شود، در این صورت یک بار به TLB و دو بار به حافظه رجوع می کنیم (یک بار برای رجوع به جدول صفحه و پیدا کردن شماره صفحه و یک بار هم برای دستیابی به داده مورد نظر)، یعنی جمعاً  $\pm 125$ ns بار هم برای دستیابی به داده مورد نظر)،

لذا زمان كل دسترسى مؤثر به حافظه با توجه به ضريب موفقيت برابر است با:

 $0.8 \times 65 + 0.2 \times 125 = 77$ ns

بر اساس صورت سوال، در گزینه دوم گفته شده است. اگر اندازه صفحه ها بزرگتر شود نرخ برخورد در TLB بیشتر می شود. این عبارت درست است. اگر اندازه صفحه ها بزرگتر شود، تعداد صفحات و در نتیجه تعداد درایه های جدول صفحه کمتر می شود. یعنی فضای نمونه کمتر شده و در نتیجه احتمال و نرخ برخورد در TLB بیشتر می شود. وقتی فرآیندی جهت اجرا انتخاب می شود، بخشی از درایه های جدول صفحه آن به TLB منتقل می شود. حال اگر تعداد صفحات و تعداد درایه های جدول صفحه به دلیل افزایش اندازه صفحات، کمتر و کمتر شود، آنگاه تعداد درایه های بیشتر و بیشتری از جدول صفحه این شانس را خواهند داشت تا وارد فضای محدود در بهترین حالت شاید همه وارد TLB شوند و این یعنی افزایش نرخ برخورد در TLB. پس «اگر اندازه صفحه ها بزرگتر شود نرخ برخورد در TLB بیشتر می شود.»


بر اساس صورت سوال، در گزینه سوم گفته شده است که برای صفحه های با اندازه ثابت، اگر طول آدرس فیزیکی بیشتر شود نرخ برخورد در TLB تغییر نمی کند. این عبارت درست است. نرخ برخورد در TLB تابعی از تعداد خانه های TLB و تعداد صفحات و در نتیجه تعداد درایسه های

جدول صفحه است. یعنی مطابق آنچه در گزینه های اول و دوم گفتیم اگر تعداد خانه های TLB بیشتر شود نرخ برخورد در TLB بیشتر می شود. و اگر اندازه صفحه ها بزرگتر شود نرخ برخورد در TLB بیشتر می شود. افزایش یا کاهش نرخ برخورد در TLB رابطه ای با افزایش یا کاهش طول آدرس فیزیکی ندارد. و اصلا به هم مرتبط نیستند، پس «برای صفحه های با اندازه ثابت، اگر طول آدرس فیزیکی بیشتر شود نرخ برخورد در TLB تغییر نمی کند.»

بر اساس صورت سوال، در گزینه چهارم گفته شدهاست که برای صفحههای با اندازه ثابت، با افزایش اندازه قطعه (segment)، نرخ برخورد در TLB بیشتر می شود. این عبارت نادرست است. در راه حل قطعهبندی همراه با صفحهبندی، قطعات تولید شده توسط برنامه نویس یا کامیایلر، توسط سیستم عامل صفحهبندی می شود. در این حالت به ازای هر فرآیند یک جدول قطعه ایجاد می شود که تعداد درایههای جدول قطعه، بستگی به اندازه فرآینید و تعیداد قطعیات حاصل دارد. همچنین به ازای هر قطعه (segment)، یک جدول صفحه ایجاد می شود که تعداد درایه های جدول صفحه، بستگی به اندازه قطعه و تعداد صفحات حاصل دارد. جهت افزایش سرعت نگاشت آدرس منطقی به فیزیکی می توان از TLB نیز استفاده نمود. TLB از حافظه های با سرعت بسیار بالا و گران قیمت ساخته شده است که در واقع مجموعهای از رجیسترها موسوم به Associative Register هستند. در سیستم قطعهبندی همراه با صفحهبندی، وقتی فر آیندی جهت اجرا انتخاب شود، بخشی از درایههای جدول قطعه و جدول صفحه آن به TLB منتقل می شود. در این حالت وقتی CPU یک اَدرس منطقی تولید میکند، شماره قطعه و شـماره صـفحه اَن ابتـدا در TLB جستوجو می شود، اگر شماره قطعه و شماره صفحه در TLB یافت شــد کــه أدرس قــاب متناظر در حافظه اصلی به دست می آید، اما اگر شماره قطعه و شماره صفحه در TLB نباشد، آنگاه طبق روال معمول به سراغ جدول قطعه و جدول صفحه در حافظه اصلی میرویـم. نکتـه مهـم در مورد TLB این است که عمل جستوجو در یک لحظه و همزمان در تمام سطرها صورت مي گيرد. به همين دليل سرعت دسترسي به أن بسيار بالاست. اين مساله بـراي كاربرنهـايي اهميـت دارد. کاربر نهایی زمان پاسخ کوتاه را در انجام کارها انتظار دارد. همانطور که گفتیم به ازای هـر قطعه (segment)، یک جدول صفحه ایجاد می شود که تعداد درایه های جدول صفحه، بستگی به اندازه قطعه و تعداد صفحات حاصل دارد. اگر اندازه قطعه (segment)، بزرگتر شود تعداد صفحات و در نتیجه تعداد درایه های جدول صفحه مربوط به قطعه مورد نظر بیشتر می شود. یعنی فضای نمونه بیشتر شده و در نتیجه احتمال و نرخ برخورد در TLB کمتر می شود. وقتی فراینـدی جهت اجرا انتخاب شود، بخشی از درایههای جدول قطعه و جدول صفحه آن به TLB منتقل می-شود. حال اگر تعداد صفحات و تعداد درایههای جدول صفحه قطعه مورد نظر به دلیل افزایش اندازه قطعات، بیشتر و بیشتر شود، آنگاه تعداد درایههای کمتری از جدول صفحه قطعه مورد نظر این شانس را خواهند داشت تا وارد فضای محدود TLB شوند و این یعنی کاهش نرخ برخورد در TLB. پس «برای صفحه های با اندازه ثابت، با افزایش اندازه قطعه (segment)، نـرخ برخـورد در TLB کمتر می شود و نه بیشتر.»

### ۱۳- گزینه (۱) صحیح است.

در اینجا برای جدول صفحه جزئی محدودیتی به اندازه یک قاب (صفحه) داریم. بنابراین اندازه جدول صفحه جزئی برابر اندازه قاب (صفحه) میباشد. بنابراین برای محاسبه تعداد سطرهای جدول صفحه جزئی، کافی است، اندازه قاب که برابر اندازه جدول صفحه جزئی است بر اندازه عرض جدول صفحه جزئی تقسیم گردد. به شکل زیر توجه کنید:



توجه: عرض جدول صفحه همواره برابر حاصل جمع تعداد بیتهای کنترلی و تعداد بیتهای شماره قاب است، دقت کنید که تعداد بیتهای شماره صفحه جزو عرض جدول صفحه نمی باشد، بلکه شماره صفحه، اندیس هر سطر جدول صفحه می باشد.

بنابراین داریم:

تعداد بیتهای کنترلی + تعداد بیتهای شماره قاب= عرض جدول صفحه جزئی 4B = عرض جدول صفحه جزئی

توجه: مطابق فرض سؤال، هر مدخل جدول صفحه (عرض جدول صفحه جزئي) 4 بايت در نظر گرفته شده است.

اندازه قاب 
$$= \frac{1000 \times 2^{10} \, \mathrm{B}}{2^2 \, \mathrm{B}} = 2^{11} = 2048$$
 عرض جدول صفحه جزئی  $= \frac{2^3 \times 2^{10} \, \mathrm{B}}{2^2 \, \mathrm{B}} = 2^{11} = 2048$  عرض جدول صفحه  $= 2^{46} \, \mathrm{B}$  اندازه فرآیند (فضای آدرس مجازی)  $= 2^{46} \, \mathrm{B}$  اندازه صفحه  $= 1000 \, \mathrm{B}$  اندازه قاب

$$f: 1$$
اندازه فرآیند =  $\frac{2^{46}}{1}$  = تعداد صفحات فرآیند =  $\frac{2^{46}}{2^{13}}$ 

r : عداد سطرهای جدول صفحه جزئی = 2048 =  $2^{11}$ 

حال اطلاعات كافي براي محاسبه تعداد سطوح جدول صفحه چند سطحي را در اختيار داريم:

#### روش تجزيه

تعداد صفحات فرآیند باید در اندازه  $(2^{11})$  تجزیه گردد:

PTI PT2 PT3 
$$\stackrel{}{\longrightarrow}$$
 PT3 PT3 PT3 PT3  $\stackrel{}{\longrightarrow}$  2  $\stackrel{}{\longrightarrow}$  3  $\stackrel{}{\longrightarrow}$  4  $\stackrel{}{\longrightarrow}$  3  $\stackrel{}{\longrightarrow}$  4  $\stackrel{}{$ 

توجه: تعداد عملوندها برابر 3 است، بنابراین تعداد سطوح جدول چند سطحی نیز برابر 3 است.

روش لگاريتم

تعداد سطوح جدول چند سطحی = 
$$d = \left\lceil log_r^f \right\rceil = \left\lceil log_{2^{11}}^{2^{33}} \right\rceil = 3$$

روش تقسيم متوالي

تعداد صفحات فرآیند 
$$= \frac{r}{r} = \frac{2^{33}}{r^2} = \frac{1}{r^2}$$
 عداد جداول صفحه جزئی در سطح سوم

$$\frac{2^{22}}{r} = \frac{r}{2^{11}}$$
 تعداد جداول صفحه جزئی در سطح سوم  $\frac{2^{22}}{r}$ 

$$=\frac{2^{11}}{2^{11}}=1$$
 تعداد جداول صفحه جزئی در سطح دوم  $=\frac{2^{11}}{2^{11}}=1$ 

توجه: سطح اول، یک جدول به حساب می آید، که <sup>211</sup> سطر دارد.

توجه: تعداد تقسيم متوالى برابر 3 است، بنابراين تعداد سطوح جدول صفحه چند سطحى برابر 3 است.

بیت 
$$\log_2^{2^{13}} = \log_2^{2^{13}} = 13$$
 بیت آفست  $\log_2^{2^{13}} = 13$  بنابراین شکل آدرس منطقی (مجازی) به صورت زیر خواهد بود:

مطابق آنچه گفتیم سه دسترسی به جداول صفحه جزئی سطح اول، دوم و سوم برای ترجمه آدرس و یک دسترسی به داده اصلی (مقصد مورد نظر) لازم است، که مجموع آن شامل چهار دسترسی به حافظه می گردد. بنابراین برای خواندن یک کلمه 32 بیتی نیاز به چهار دسترسی به حافظه است.

#### 1۴- گزینه (۱) صحیح است.

در تکنیک صفحهبندی، برای هر فرآیند یک جدول صفحه تشکیل می شود که در آن به ازای همه صفحههای یک فرآیند، درایه وجود دارد و هر درایه مشخص می کند که کدام قاب فیزیکی به این صفحه اختصاص یافته است. در این روش وقتی فرآیندها بزرگ باشند، هزینه نگهداری جداول صفحه بسیار زیاد می شود، در ضمن به ازای هر فرآیند نیز باید یک جدول صفحه داشته باشیم. به عبارتی وقتی تعداد و اندازه فرآیندها بزرگ شود، این روش مقرون به صرفه نیست.

برای حل این مشکل از جداول صفحه معکوس استفاده می کنیم. در این حالت به جای اینکه در جداول صفحه مربوط به هر فرآیند، به ازای هر صفحه مجازی یک درایه داشته باشیم، به ازای هر قاب در حافظه فیزیکی یک درایه در جدول صفحه معکوس نگهداری می کنیم. در واقع به ازای هر قاب حافظه اصلی اینکه در حال حاضر کدام صفحه مربوط به کدام فرآیند در این قاب ذخیره شده است، نگهداری می شود. بنابراین تعداد درایه های جدول صفحه معکوس برابر تعداد قابهای حافظه فیزیکی (اصلی) است.

با استفاده از تکنیک جدول صفحه معکوس، مقدار زیادی در حافظه صرفهجویی می شود اما تبدیل آدرس مجازی به فیزیکی سخت تر و زمان گیرتر می شود.

در واقع وقتی یک فرآیند با PID مختص به خود به صفحه مجازی P مراجعه می کند، سخت افزار دیگر نمی تواند از P به عنوان اندیس جدول صفحه استفاده کند و صفحه فیزیکی را بیاب د و از این جهت باید سرتاسر جدول صفحه وارونه را برای یافتن درایه (PID, P) جستجو کند.

تعداد درایه های جدول صفحه معکوس، مطابق رابطه زیر محاسبه می گردد:

تعداد قابهای حافظه فیزیکی = تعداد درایههای جدول صفحه معکوس

اندازه حافظه فیزیکی = 
$$\frac{2^7 \times 2^{20}}{2^{11}} = \frac{2^7 \times 2^{20}}{2^{11}} = 2^{16}$$

همانطور که گفتیم تعداد درایههای جدول صفحه معکوس برابر تعداد قابهای حافظه فیزیکی است، بنابراین تعداد درایههای جدول صفحه معکوس به صورت زیر خواهد بود:

اندازه حافظه فیزیکی 
$$=\frac{2^7\times 2^{20}}{2^{11}}=2^{16}$$
 اندازه صفحه یا اندازه قاب  $=\frac{2^7\times 2^{20}}{2^{11}}=2^{16}$ 

بنابراین گزینه اول پاسخ سوال است.

همچنین اندازه حافظه منطقی (فرآیند) مطابق رابطه زیر قابل محاسبه است:

تعداد بیت آفست تعداد بیت شماره صفحه تعداد بیت آدرس منطقی 
$$=2$$
 تعداد بیت آفست تعداد بیت آفست  $=2$  تعداد بیت آفست تعداد بیت آدرس منطقی (فر آیند)

(فرآيند) = 
$$2^{34} = 2^{23} \times 2^{11} = 2^{34}$$
 Byte =  $2^4 \times 2^{30} = 16$  GB

#### 1۵- گزینه () صحیح است.


مطابق فرض سوال دو سیستم  $S_1$  و  $S_2$  همزمان با ارسال درخواست به TLB، آنرا به حافظه اصلی نیز ارسال می کنند تا در صورت عدم یافتن آدرس در TLB، زمان پاسخ کاهش یابد. به عبارت دیگر نحوه عملکرد دو سیستم  $S_1$  و  $S_2$  موازی در نظر گرفته شدهاست، به صورت زیر:

T<sub>Translation</sub> : میانگین زمان ترجمه در حالت موازی

توجه: مطابق فرض سوال در بخش ترجمه یعنی  $T_{\text{Translation}}$ ، دو عنصر  $T_{\text{TLB}}$  و  $T_{\text{Mem}}$  برای ترجمه وجو د دارد، بنابر این باید میانگین آنها محاسبه گردد.

برای محاسبه  $T_{Translation}$  میانگین  $T_{Translation}$  و محاسبه می کنیم که همان  $T_{Translation}$  است. به صورت زیر:

برای بدست آوردن T<sub>Translation</sub> درخت زیر را در نظر بگیرید:



یس از ساده سازی درخت فوق رابطه زیر را برای محاسبه  $T_{Translation}$  خواهیم داشت.


$$T_{Translation} = T_1 = T_{TLB} + (1-H_{TLB}) \times (T_{Mem} - T_{TLB})$$

$$T_{Translation} = T_1 = 120 + (1-0.6) \times (T_{Mem} - 120) = 120 + 0.4 \times T_{Mem} - 48 = 72 + 0.4 \times T_{Mem}$$

$$T_{Translation} = T_2 = T_{TLB} + (1-H_{TLB}) \times (T_{Mem} - T_{TLB})$$

$$T_{Translation} = T_2 = 150 + (1-0.8) \times (T_{Mem} - 150) = 150 + 0.2 \times T_{Mem} - 30 = 120 + 0.2 \times T_{Mem}$$

توجه: جهت ساده سازی رابطه درخت فوق، همواره می توان از اتحاد درخت احتمال به صورت زیر، استفاده نمود:



$$T = \Delta$$
بخش غیرمشترک  $+(1-h)$ + بخش مشترک

$$T = a + (1-h) \times b$$

پس از ساده سازی درخت مطرح شده براساس اتحاد درخت احتمال، رابطه زیر را برای محاسبه  $T_{\text{Translation}}$ 

$$T_{Translation} = T_1 = T_{TLB} + (1-H_{TLB}) \times (T_{Mem} - T_{TLB})$$

$$T_{Translation} = T_1 = 120 + (1-0.6) \times (T_{Mem} - 120) = 120 + 0.4 \times T_{Mem} - 48 = 72 + 0.4 \times T_{Mem}$$

$$T_{Translation} = T_2 = T_{TLB} + (1-H_{TLB}) \times (T_{Mem} - T_{TLB})$$

$$T_{Translation} = T_2 = 150 + (1-0.8) \times (T_{Mem} - 150) = 150 + 0.2 \times T_{Mem} - 30 = 120 + 0.2 \times T_{Mem}$$


همچنین مطابق فرض سوال سیستم  $S_3$  پس از دریافت پاسخ از TLB و عدم یافتن آدرس، درخواست را به حافظه اصلی ارسال می کند. به عبارت دیگر نحوه عملکرد سیستم  $S_3$  **ترتیبی** (سری) در نظر گرفته شده است، به صورت زیر:

میانگین زمان ترجمه در حالت ترتیبی: $T_{Translation}$ 

توجه: مطابق فرض سوال در بخش ترجمه یعنی  $T_{\text{Translation}}$ ، دو عنصر  $T_{\text{TLB}}$  و  $T_{\text{Mem}}$  برای ترجمه وجود دارد، بنابراین باید میانگین آنها محاسبه گردد.

برای محاسبه  $T_{Translation}$  میانگین  $T_{TLB}$  و  $T_{Mem}$  را محاسبه می کنیم که همان  $T_{Translation}$  است. به صورت زیر:

برای بدست آوردن T<sub>Translation</sub> درخت زیر را در نظر بگیرید:



یس از ساده سازی درخت فوق رابطه زیر را برای محاسبه T<sub>Translation</sub> خواهیم داشت.

$$T_{Translation} = T_3 = T_{TLB} + (1-H_{TLB}) \times T_{Mem}$$

$$T_{Translation} = T_3 = 120 + (1-0.7) \times T_{Mem} = 120 + 0.3 \times T_{Mem}$$

خواسته سوال این است که کمترین و بیشترین میانگین زمان پاسخ این سه سیستم به ترتیب از راست به چپ چند نانوثانیه است؟

$$\begin{split} T_{Translation} &= T_1 = 120 + (1\text{-}0.6) \times (T_{Mem}\text{-}120) = 120 + 0.4 \times T_{Mem} - 48 = 72 + 0.4 \times T_{Mem} \\ T_{Translation} &= T_2 = 150 + (1\text{-}0.8) \times (T_{Mem}\text{-}150) = 150 + 0.2 \times T_{Mem} - 30 = 120 + 0.2 \times T_{Mem} \\ T_{Translation} &= T_{Translation} &= T_{Translation} = T_{Translation} =$$

$$T_{Translation} = T_3 = 120 + (1-0.7) \times T_{Mem} = 120 + 0.3 \times T_{Mem}$$

متاسفانه مقدار  $T_{Mem}$  در صورت سوال توسط طراح محترم بیان نشده است، که باعث شده ادامه حل مساله امکانپذیر نباشد، اما اگر مقدار  $T_{Mem}$  را برابر  $T_{Mem}$  در نظر بگیریم، آنگاه نتایج زیر را خواهیم داشت:

 $T_{Translation} = T_1 = 72 + 0.4 \times T_{Mem} = 72 + 240 = 312 \text{ ns}$ 

 $T_{Translation} = T_2 = 120 + 0.2 \times T_{Mem} = 120 + 120 = 240 \text{ ns}$ 

 $T_{Translation} = T_3 = 120 + 0.3 \times T_{Mem} = 120 + 180 = 300 \text{ ns}$ 

اگر مقدار  $T_{\text{Mem}}$  از  $T_{\text{Mem}}$  از  $T_{\text{Mem}}$  میشتر شود، آنگاه بیشترین میانگین زمان پاسخ که مربوط به  $T_{\text{1}}$  و برابر 312 است، از 312 بیشتر می شود که در گزینه ها بیشتر از مقدار 312 وجود ندارد. بنابراین در ایس حالت کمترین و بیشترین میانگین زمان پاسخ این سه سیستم به ترتیب برابر 312 و 240 نانوثانیه است که در هیچیک از گزینه ها وجود ندارد.

توجه: منظور طرح از زمان پاسخ، محاسبه زمان ترجمه یعنی  $T_{Translation}$  در شرایط مطرح شده است، و نه محاسبه زمان دسترسی به یک مقصد مورد نظر، بنابراین در محاسبات فوق از زمان مقصد یعنی  $T_{Destination}$  استفاده نکردیم.

توجه: سازمان سنجش آموزش کشور در کلید اولیه خود ابتدا گزینه دوم را به عنوان پاسخ اعلام نمود، سپس در کلید نهایی نظر خود را عوض کرد و کلاً تست را حذف نمود، که عمل درستی را انجام داده است که البته عمل درست رآن است که سؤال از ابتدا، درست طرح شود.