مقدمه

درس معماری کامپیوتر یکی از درسهایی است که داوطلبان معمولا با آن مشکل دارند. دلیل این امر در این است که معمولا داوطلب به این درس مانند درس مدار منطقی مینگرد و آنرا در قالب یک درس که باید در آن با استفاده از روشها و راه حلهای مشخص یکسری مسائل را حل کند، مینگرد. در صورتی که در کنکور معمولا سوالات این درس یک پیشزمینه مفهومی از موضوعات را نیاز دارند. یعنی شما علاوه بر تسلط بر فرمولها و راه حل های استاندارد، باید به نحوی در صورت مسئله تغییراتی ایجاد کنید تا آماده استفاده از فرمولها و روابط معمول شوید. نکته مهم دیگری که اغلب داوطلبان با آن مشکل دارند، اینست که معمولا این درس را ادامه درس مدار منطقی دانسته و مطالب درس مدار منطقی را پیش نیاز این مطالب میدانند. در صورتی که اینچنین نیست. این مسئله برای دانشجویان کارشناسی صحت دارد، زیرا باید با کلیات مدار ها و انواع ابزارهای در دسترس آشنایی جزیی داشته باشند ولی در کنکور، که معمولا داوطلب با هر دو درس آشنا شده است، دیگر این مسئله اهمیت آنچنانی ندارد. در این درس پس از آشنایی با مفاهیم کلی، به بررسی واحد کنترل پرداختهایم، پس از آن در مورد آنچنانی ندارد. در این درس پس از آشنایی با مفاهیم کلی، به بررسی واحد کنترل پرداختهایم، پس از آن در مورد پردازش خط لولهای و روشهای محاسباتی پردازنده نکاتی را ارائه نمودهایم. در نهایت دو بخش حافظه و ورودی/خروجی ها که از دیگر مباحث موجود این درس میباشد را بیان کردهایم.

برای انسانهای بزرگ بنبستی وجود ندارد. زیرا بر این باورند که: یا راهی خواهم یافت و یا راهی خواهم ساخت.

با آرزوی موفقیت و پیروزی محمد آیینی در جدول ذیل دروس به سرفصلهای مهم آن طبقه بندی شده و مشخص شده است که در هر سال از هر مبحث چند تست سوال شده است و دانشجوی محترم می تواند زمان باقیمانده تا کنکور را با توجه به اهمیت مباحث مدیریت نماید.

			ی کامپیوتر	درس: معمار	کامپیوتر	ِشته: مهندسی	,	
نسبت از	مجموع	١٣٨٩	١٣٨٨	1844	1888	۱۳۸۵		
کل کل	۵ سال	تعداد تست	تعداد تست	تعداد تست	تعداد تست	تعداد تست	مبحث	ردیف
8%	2	1	0	0	0	1	روند توسعه معماری کامپیوتر	1
15%	4	3	0	0	1	0	سازمان و طراحی کامپیوتر پایه	2
15%	4	0	1	1	1	1	روشهای مختلف نمایش اعداد	3
12%	3	0	1	0	1	1	مدارهای ریاضی و محاسباتی	4
15%	4	1	1	1	0	1	پایپ لاین و اندازه گیری کارآیی و تسریع	5
12%	3	0	1	0	1	1	طراحى واحد كنترل	6
23%	6	1	2	1	2	0	حافظه	7
0%	0	0	0	0	0	0	دستگاههای ورودی خروجی	8
100%	26	6	6	3	6	5	جمع	

فصل اول

روند توسعه معماری کامپیوتر

نکات اولیه در معماری کامپیوتر

- ✓ کلیه اطلاعات ورودی از طریق بردهای کامپیوتر به درون کامپیوتر انتقال مییابد، که این اطلاعات به سیگنالهای اطلاعاتی که بر
 حسب صفر و یک میباشند تبدیل می گردد.
 - ✓ سیگنالهای اطلاعاتی با پشتیبانی Clock بوجود می آیند.
 - ✓ برای نگهداری اطلاعات حافظه Ram از تعدادی سلول استفاده می نماید که هر کدام از این سلولها یک فلیپ فلاپ میباشد.
 - ✔ در هر فلیپ فلاپ فقط مقادیر صفر و یک میتواند قرار گرفته باشد و واحد نگهداری اطلاعات در هر سلول یک بیت است.
 - ✓ اطلاعات وارد شده از طریق حافظه Ram وارد Cache می گردد و برای پردازش به Cpu انتقال داده می شود، Cpu نیز پس از پردازش، آن را به Ram باز می گرداند تا به دستگاههای خروجی منتقل گردد.

BUS: کلیه مسیرهای ارتباطی میان قطعات داخلی کامپیوتر را Bus گویند که دارای مسیرهای دوطرفه میباشند.

Cache: حافظهای است با سرعت و قیمت بالا که سرعت سیستم را افزایش میدهد، Cache حالت انتظار در Cpu را کاهش داده و به همین شیوه باعث بالا رفتن سرعت اجرای دستورات می گردد. (MIPS: معمول ترین معیار اندازه گیری کارایی یک CPU می باشد.

ت:	يادداش
	• • • • • • •

زبان انتقال ثبات (RTL)

یک سسیستم دیجیتال مجموعهای از Module های سخت افزاری متصل به هم است که کار خاصی را در زمینه پردازش انجام می-دهند.

عملیاتی که روی دادههای یک ثبات صورت می گیرد ریز عمل (Micro Operation) نامیده می شود.

ساختار سخت افزار داخلی یک کامپیوتر با مشخص شدن موارد زیر تعیین میشود:

۱_ مجموعه ثباتهای کامپیوتر و وظایف آنها

۲_ رشته ریز عملهای انجام شده روی دادههای ذخیره شده در ثباتها صورت می گیرد.

٣ واحد كنترلى كه موجب آغاز رشته ريز عملها مي شود.

انتقال ثبات

ثباتهای کامپیوتر با حروف بزرگ الفبای انگلیسی برای نشان دادن کار ثبات مشخص می گردند، کلاً ثباتی که آدرس را برای یک واحد حافظه در نظر می گیرد، ثبات آدرس حافظه (Memory Address Register) نامیده می شود.

- برای طراحی Bus برای n رجیستر k بیتی با مالتی پلکسر نیاز به k مالتی پلکسر n به 1 است، و با بافر سه حالته نیاز به یک رمز گشا و k با فرسه حالته است و اندازه رمزگشا باید $\log_2 n \times n$ میباشد.
 - اتصال خروجی Tri State Buffer ها مانند OR عمل می کند. و اگر دو خروجی همزمان 1 نشوند حالت \times پدید می آید.
 - ✓ ریزعملیاتها شامل عملیات های انتقال، حسابی، منطقی و شیفت هستند.
- در ashl اگر بیت علامت تغییر یابد، خطای سر ریز (Overflow) رخ داده است که آنرا با علامت V نشان می دهیم یعنی $V=R_{n-1}\oplus R_{n-2}$ البته لازم به ذکر است که سر ریز زمانی رخ می دهد که دو بیت سمت چپ مانند یکدیگر نباشند.

سازمان و معماری کامپیوتر

معماری کامپیوتر به صفاتی از سیستم اشاره می کند که قابل رؤیت به وسیله برنامه ساز میباشد. به عبارت دیگر، صفاتی که بر اجرای منطقی برنامه اثر مستقیم دارد.


بعنوان مثال می توان به مجموعه دستورالعملها، ثباتها ، تعداد بیتهای اختصاص یافته به نمایش دادهها و ... اشاره نمود.

سازمان کامپیوتر به واحدهای عملیاتی و اتصال بین آنها اشاره مینماید که در واقع مشخصات معماری را تحقق میبخشد. از جمله صفات در ارتباط با سازمان کامپیوتر، جزئیات سخت افزاری است مانند: سیگنال کنترلی، میانجی (interface) بین کامپیوتر و... .

ثباتهاي كامپيوتر

دستورالعملهای کامپیوتر معمولا در مکانهایی از حافظه به طور متوالی ذخیره شده و هر یک به نوبت اجرا می گردند. اعمال موجود در سازمان کامپیوتر که توسط واحد کنترل، کنترل و اجرا می گردند برای دستکاری دادهها و پردازش آنها نیازمند تعدادی ثبات میباشند که در زیر نام این ثباتها و وظایفشان مشخص می گردد.


ادداشت:	ي
	•



سیستم گذرگاه مشترک

یادداشت:

در اینجا ما یک کامپیوتر را معرفی مینمائیم که دارای هشت ثبات، یک واحد حافظه و یک واحد کنترل می باشد، برای انتقال اطلاعات بین یک ثبات با ثبات دیگر یا حافظه و یا ... نیاز به یک Bus مشترک (گذرگاه مشترک) و مسیر ارتباطی میباشد.




• • • • • • • • • • • • • • • • • • • •	•••••	• • • • • • • • • • • • • • • • • • • •	 •••••
• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	 •••••

دو نوع ساختار كنترلى عمده وجود دارند:

۱_ کنترل سخت افزاری (Hardwared)

۲_ کنترل ریز برنامه نویسی شده(Micro Programmed)



سيكل دستورالعمل

برنامهای که در واحد حافظه کامپیوتر ذخیره شده از دنبالهای از دستورالعملها تشکیل گردیده و در سیکلهای اجرایی دستورالعمل اجرا میشود. در کامپیوتر پایه هر سیکل دستورالعمل از فازهای زیر تشکیل شده است:

۱_ برداشت یک دستور از حافظه

۲_ رمزگشایی دستور

٣_ يافتن آدرس موثر

۴_ اجرای دستورالعمل

ریزعملیات برداشت و رمزگشایی:

در آغاز شمارنده برنامه، Pc با آدرس اولین دستورالعمل برنامه بارگذاری می گردد و شمارنده Sc از بین رفته و سیگنال T_0 را تولید می کند. سپس با هر پالس ساعت Sc یک واحد افزایش یافته تا سیگنالهای T_2 , T_1 , T_0 و ... تولید گردند.

بادداشت:
 • • • • • • • • • • • • •
 ,
 • • • • • • • • • • • • • • •

معماری کامپیوتر ٥

 $T_0:AR \leftarrow PC$ $T_1:IR \leftarrow M[AR], PC \leftarrow PC+1$ $T_2: D_0,...D_7 \leftarrow Deode IR(12-14)$, $AR \leftarrow IR(0-11)$, $I \leftarrow IR(15)$ نکته این که در کلاکهای T_2 , T_1 , T_2 , T_1 , T_0 برداشت و رمزگشایی دستور صورت می گیرد، در نتیجه عملیات مورد انجام T_3 توسط روابط زير مشخص مي گردد: اگر دستور حافظهای مستقیم باشد (I=0) کاری انجام نمیپذیرد. $D_7' I' T_3 = nothing$ $D'_7IT_3:AR \leftarrow M[AR]$ اگر دستور حافظهای غیر مستقیم باشد. D₇I'T₃: Execute a register Instruction اگر دستور ثباتی باشد اجرا می شود. D₇ IT₃:Execute an I/O Instruction اگر دستور I/O باشد اجرا می شود. ريزعمليات مربوط به دستورات حافظهاي: AND: $D_0T_4.DR \leftarrow M[AR]$ $D_0T_5:AC \leftarrow AC \wedge DR$ ADD: $D_1T_4:DR \leftarrow m[AR]$ $D_1T_5:AC \leftarrow AC+DR$, $E \leftarrow Cout$, $SC \leftarrow 0$ LDA: $D_2T_4:DR \leftarrow M[AR]$ D_2T_5 : AC \leftarrow DR, SC \leftarrow 0 STA $D_3T_4:M[AR] \leftarrow AC$, $SC \leftarrow 0$ BUN $D_4T_4:PC \leftarrow AR$, $SC \leftarrow 0$ BSA: $D_5T_4:M[AR] \leftarrow PC$, $AR \leftarrow AR + 1$ $D_5T_5: PC \leftarrow AR, SC \leftarrow 0$ طراحي كامييوتريايه: کامپیوتر پایه دارای بخشهای سختافزاری زیر است: ۱_ یک واحد حافظه با ۴۰۹۶ کلمه ۱۶ بیتی ۲ـ 8 ثبات INPR - OUTR - TR - IR - AC - DR - PC - AR و یک شمارنده ۳ـ هفت فلیپ فلاپ FGO, FGI, IEN, R, E, S, I 4×16 و یک دیکدر زمانی 8×8 و یک دیکدر زمانی 4×16 ۵ یک گذرگاه مشترک 16 بیتی کنترل منطقی گیتی ۷_ جمع کننده و مدار منطقی متصل به ورودی ۸C ىادداشت:

**		10	_	1
·	مىيە	ט		معما
,	7	_	(3)	

گیتهای مدار کنترل:

خروجیهای مدار کنترل منطقی عبارتند از:

۱_ سیگنالهای کنترل ورودی 9 عدد ثبات

۲_ سیگنالهای کنترل ورودیهای خواندن و نوشتن

۳_ سیگنالهایی برای فعال نمودن، پاک کردن و مکمل سازی فیلپ فلاپها

4_ سیگنالهای مربوط به S_2, S_1, S_0 برای انتخاب ثبات برای گذرگاه

۵ـ سیگنالهای کنترل مدار منطقی و جمع کننده AC


شت:	ياددان

تستها

۱_ در یک ماشین 32 بیتی باینری دستور rd← rs+rt) add U rd, rs, rt) به صورت زیر تعبیر می شود: (سال ۸۵)

31	26 2	21 1	6	11 6	0	
op	rs	rt	rd	shamt	funct	

اگر این ماشین دارای رجیستر فایل مقابل باشد تعداد بیتهای RA, bus W, RW و تعداد رجیسترها به ترتیب چند است؟



- 32, 5, 32, 5 (1
- 16, 6, 16, 6 (7
- 32, 6, 16, 5 (**
- 16, 5, 32, 6 (4

۲_ کدام عبارت صحیح است؟

- ۱) برای پیاده سازی گذرگاه مشترک با وجود 8 ثبات 16 بیتی، جهت پیاده سازی با روش بافر سه حالته به 8 بافر 16 بیتی و یک رمز گشایی \times ۱ برای پیاده سازی با MUX به MUX 16 نیاز است.
- ۲) برای پیاده سازی گذرگاه مشترک با وجود 8 ثبات 16 بیتی، جهت پیاده سازی با روش بافر سه حالته به 8 بافر 16 بیتی و یک رمز گشایی 8×16 نیاز است و جهت پیاده سازی با MUX به 8×16 نیاز است و جهت پیاده سازی با 8×16 نیاز است.
- ۳) برای پیاده سازی گذرگاه مشترک با وجود 8 ثبات 16 بیتی، جهت پیاده سازی با روش بافر سه حالته به 16 بافر 8 بیتی و یک رمزگشایی 8×8 نیاز است و جهت پیاده با MUX ، به 16 MUX 18 نیاز است.
- ۴) برای پیاده سازی گذرگاه مشترک با وجود 8 ثبات 16 بیتی، جهت پیاده سازی با روش بافر سه حالته به 16 بافر 8 بیتی و یک رمز گشایی 4×16 نیاز است و جهت پیاده سازی با MUX ، به 10 10×10 نیاز است.
- ۳ ـ اتصال 14 ثبات 8 بیتی (که دارای پایه Load هستند) به یک باس داده چه سخت افزاری نیاز دارد تا بتوان محتویات هر یک از (سال ۸۵)

7) 14 عدد 1×MUX8 و یک عدد دکودر 10×4

 $MUX8 \times 1$ و یک عدد دکودر 61×16 و یک عدد ۱

4×16 و یک عدد دکودر MUX16×1 و یک عدد دکودر 6×16

۳) 8 عدد دکودر 8×3 و 14 عدد 1×1166 MUX16

اشت:	یادد

••		1-	1
٠	مىيە	ט	 معمار
~	7	_	,

پاسخها

۱_ گزینه ۱ درست است.

نکته : اگر طول فیلد رجیستر n بیت باشد، تعداد رجیسترها 2^n تا است و طول خطوط کنترل برابر n است.

با توجه به نکتهی بالا تعداد رجیسترها $2^5 = 2^5$ تا است، و طول خطوط کنترل RW و RW برابر 5 است. طول باس فعنی ۳۲ بیت.

۲_ گزینه ۳ درست است.

۳_ گزینه ۴ درست است.

نکته : تعداد مالتی پلکسرها برابر تعداد بیتهای رجیسترهای باس و تعداد ورودیهای مالتی پلکسر برابر تعداد ثبات هاست، به شرطی که توانی از ۲ باشند.

در نتیجه تعداد ۸ مالتی پلکسر با ۱۶ ورودی (از آن جا که ۱۴ توان ۲ نیست) نیاز است.

یادداشت:

فصل دوم

كنترل ريزبرنامهنويسي شده

واحد كنترل:

تولید سیگنالهای کنترل ثباتها، باس مشترک و ALU جهت تولید دنبالهای از عملیات به منظور اجرای دستورالعمل بر عهده واحد کنترل میباشد. متغیرهای کنترلی که بوسیله واحد کنترل تولید می شوند دنبالهای از 1,0 ها هستند که آنها را کلمه کنترلی می نامند.

روشهاى پيادەسازى واحد كنترل

- ۱. سخت افزاری (Hardware):
- سیگنالهای کنترلی توسط سختافزارهای حاصل از مدارات منطقی، مانند گیتهای ترکیبی تولید می گردد.
 - ۲. ریزبرنامهنویس (Microprogram) :
 - مجموعه سیگنالهای کنترلی که شامل یک کلمه کنترلی میباشد.
 - مجموعه کلمات کنترلی و موارد اضافی
 - مجموعه ریزدستورالعملها در یک حافظه کنترلی
 - عملیات محاسبه آدرس مؤثر و اجرای آن

سازمان کنترل ریزبرنامهنویسی شده:

- ۱. حافظه کنترل شامل روالهای ریزبرنامه
- ۲. ثبات آدرس حافظه کنترل که آدرس ریزدستورالعمل بعدی در آن وجود دارد
 - ٣. ثبات داده حافظه كنترل كه شامل ريزدستورالعمل جارى مي باشد
 - ۴. تولید کننده آدرس بعدی

ادداشت:

نکته اینکه به تبدیل کد عملیاتی یک دستور به یک آدرس، در حافظه کنترل، عمل نگاشت (Mapping) می گویند. آدرس ریز دستور بعدی در حافظه کنترل به صورتهای زیر محاسبه می گردد:

۱۔ جمع CAR با یک

۲_ پرش غیر شرطی یا شرطی


۳_ فراخوانی و بازگشت از Sub Routine های داخل حافظه کنترل

آرایش کامپیوتر:

کامپیوتر مورد نظر دارای دو واحد حافظه میباشد که مورد اول حافظه اصلی برای ذخیره دستورات و Data و دومی یک حافظه کنترل (SBR,CAR) و دو ثبات به واحد کنترل (AC-DR-AR-PC) و دو ثبات به واحد کنترل مربوطاند.

باید دقت شود که جابجایی اطلاعات در این کامپیوتر نمی تواند از طریق باس مشترک صورت گیرد، و دیگر اینکه ورودی و خروجی و وقفه نیز ندارند و حافظه کمتری مورد نیاز است.

نکته دیگر این که AC و AC بیتی می باشند و AR و AR و AV بیتی هستند، و حافظه کنترل دارای 128 ریز دستور 20 بیتی میباشد. در نتیجه SBR و CAR هر کدام 7 بیتی میباشند.



داشت:	یاد
	•••
	• • •

برای کامپیوتر ساده سه نوع دستورالعمل در نظر گرفته شده است، فیلد آدرس که 11 بیتی است، فیلد opcode ، 4 بیتی و فیلد مد آدرس که یک بیتی می باشد.

نگاشت از یک دستور به آدرس زیر دستور در حافظه کنترل به صورت زیر انجام می پذیرد:

$$0 \ | \ XXXX \ | \ Address \ | \ \xrightarrow{Mapping} \ | \ 0 \ XXXX \ 0 \ 0 \ |$$

هر دستور شامل 4 ریز دستور میباشد. با توجه به اینکه که کد عملیاتی 4 بیتی میباشد در کل میتوان 16 دستور برای این ماشین تعریف نمود زمانی که هر دستور دارای 4 ریز دستور باشد مجموعا $64=61 \times 4$ ریز دستور مورد نیاز است.

هر فیلد ریز عمل 3 بیتی است که می تواند 7 ریز عمل را مشخص کند (None=000) و جمعاً 21 ریز عمل را میتوان معرفی نمود، هر ریز دستور حداکثر می تواند 3 ریز عمل را اجرا کند. اگر تعداد کمتری ریز عمل مورد نیاز بود یک یا بیشتر از فیلدهای ریز عمل دارای کد 000 می بودند. باید توجه داشت که ریز عملها با یکدیگر تناقص نداشته باشند یعنی بتوانند با هم اجرا شوند.

:Fetch Routine

ریز دستورات مورد نیاز برای این روال عبارتند از :

$$AR \leftarrow PC$$

$$DR \leftarrow M[AR] , PC \leftarrow PC + 1$$

$$AR \leftarrow DR(0-10)$$
, $CAR(2-5) \leftarrow DR(11-14)$, $CAR(0,1,6) \leftarrow 0$

JMP

Fetch Routine به سه ریزدستورالعمل نیاز دارد، که در آدرس ۶۴، ۶۵ و ۶۶ حافظه کنترل قرار داده می شوند. داریم:

ORG 64

DRTAR

FETCH: PCTAR U JMP NEXT
READ INCPC U JMP NEXT

U

			یادداشت؛
 •	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	


جدول سمبولها و کدهای باینری برای فیلدهای ریز دستور

F1	Micro	opration	Symbol
000	None		NOP
001	$AC \leftarrow AC + D$	R	ADD
010	$AC \leftarrow 0$		CLRAC
011	$AC \leftarrow AC+1$		INCAC
100	$AC \leftarrow DR$		DRTAC
101	$AR \leftarrow DR(0$	-10)	DRTAR
110	$AR \leftarrow PC$		PCTAR
111	$M[AR] \leftarrow DI$	₹	WRITE
F1	Micro	opration	Symbol
000	None		NOP
001	$AC \leftarrow AC - D$		SUB
010	$AC \leftarrow AC \lor \Gamma$		OR
011	$AC \leftarrow AC \wedge \Gamma$)R	AND
100	$DR \leftarrow M[AR]$.]	READ
101	$DR \leftarrow AC$		ACTDR
110	$DR \leftarrow DR + 1$		INCDR
111	$DR(0-10) \leftarrow$	- PC	PCTDR
F1	Micro	opration	Symbol
000	None		NOP
001	$AC \leftarrow AC \oplus I$	OR .	XOR
010	$AC \leftarrow \overline{AC}$		COM
011	$AC \leftarrow shl AC$		SHL
100	$AC \leftarrow shr AC$	1	SHR
101	$PC \leftarrow PC + 1$		INCPC
110	$PC \leftarrow AR$		ARTPC
111	Reserved		
CD	Condition	Symbol	Comments
00	Always=1	U	انشعاب غيرشرطي
01	DR(15)	I	بيت آدرس غيرمستقيم
10	AC(15)	S	AC بيت علامت
11	AC = 0	Z	مقدار صفر در AC

; ·	یادداشت
	• • • • • • • • •

BR	Symbol	Function
00	JMP	$CAR \leftarrow AD \text{ if condition} = 1$
		$CAR \leftarrow CAR + 1 \text{ if conditon} = 0$
01	CALL	$CAR \leftarrow AD,SBR \leftarrow CAR + 1 \text{ if condition} = 1$
		$CAR \leftarrow CAR + 1 \text{ if condition} = 0$
10	RET	$CAR \leftarrow SBR(Retum from subroutione)$
11	MAP	$CAR(2-5) \leftarrow DR(11-14), CAR(0,1,6) \leftarrow 0$


در هر روتین باید ریز دستوراتی داشت که بتوان آدرس موثر را محاسبه کرد. مد آدرس دهی غیر مستقیم در تمام دستورات مراجعه به حافظه وجود دارد. اگر ریز دستورات مربوط به یافتن آدرس موثر را به عنوان یک زیر روال در حافظه کنترل قرار دهیم، در کلمات حافظه كنترل صرفه جويي كردهايم.



یادداشت:	
	•

(سال ۸۵)

۱ _ شکل زیر پیادهسازی کدام دو مکیروآپ پیاپی است که رخ میدهند؟




$$T_0q_1$$
:if $(R_1=0)$ then $(R_1 \leftarrow R_1 + R_2)$
 $T_1q_1:R_1 \leftarrow R_1 + 1$

$$\begin{split} T_{0}q_{1}: R_{1} \leftarrow R_{1} + R_{2} \\ T_{1}q_{1}: if\left(R_{1} \neq 0\right) then\left(R_{1} \leftarrow R_{1} + 1\right) else\left(R_{1} \leftarrow R_{1} + R_{2}\right) \end{split} (7) \\ T_{0}q_{1}: R_{1} \leftarrow R_{1} + R_{2} \\ T_{1}q_{1}: if\left(R_{1} \neq 0\right) then R_{1} \leftarrow R_{1} + 1 \end{split} (7)$$

$$T_0q_1:if(R_1 \neq 0)then(R_1 \leftarrow R_1 + R_2)else(R_1 \leftarrow 0)$$

$$T_1q_1:R_1 \leftarrow R_1 + 1$$
(*

۲ ـ با فرض این که رجیسترهای R_{2} , R_{1} و R_{3} و R_{2} , R_{1} و کند؟ (سال ۸۶)




	**	ش	١.		1
:	ب	w	ıs	2	Ľ

• • • • •	• • • • • • •		• • • • • • • • •				• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •
• • • • •	• • • • • •	• • • • • • • •	• • • • • • • •	• • • • • • • • • • •	• • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • •
		• • • • • • • •								

$$T4: if \left(R_1 = R_2 \neq 1\right) THEN \left(R_1 \leftarrow R_3\right) ELSE \ IF \left(R_1 = 0\right) \land \left(R_2 \neq 1\right) \\ THEN \left(R_1 \leftarrow R_3\right) ELSE \ IF \left(\left(R_1 \neq 1\right) \land \left(R_2 = 0\right)\right) THEN \left(R_1 \leftarrow 0\right) ELSE \left(R_1 \leftarrow 1234_H\right) \\ T4: if \left(R_1 = R_2 \neq 0\right) THEN \left(R_3 \leftarrow R_1\right) ELSE \ IF \left(\left(R_1 = 1\right) \land \left(R_2 \neq 0\right)\right) THEN \left(R_1 \leftarrow R_2\right) \\ ELSE \ IF \left(\left(R_1 \neq 0\right) \land \left(R_2 = 0\right)\right) THEN \left(R_1 \leftarrow 0\right) ELSE \left(R_1 \leftarrow 1234_H\right) \\ T4: if \left(R_1 = R_2 \neq 1\right) THEN \left(R_2 \leftarrow R_3\right) ELSE \ IF \left(R_1 = 1\right) \land \left(R_2 \neq 0\right) THEN \left(R_1 \leftarrow R_2\right) \\ ELSE \ IF \left(\left(R_1 \neq 0\right) \land \left(R_2 = 0\right)\right) THEN \left(R_1 \leftarrow 0\right) ELSE \left(R_1 \leftarrow 1234_H\right) \\ T4: if \left(R_1 = R_2 \neq 0\right) THEN \left(R_1 \leftarrow R_3\right) ELSE \ IF \left(\left(R_1 = 0\right) \land \left(R_2 \neq 0\right)\right) THEN \left(R_1 \leftarrow R_2\right) \\ ELSE \ IF \left(\left(R_1 \neq 0\right) \land \left(R_2 = 0\right)\right) THEN \left(R_1 \leftarrow 0\right) ELSE \left(R_1 \leftarrow 1234_H\right) \\ (\%$$

ست. وظیفه سختافزار را کدام میکرو آپ بیان میکند؟ (سال ۸۷) هندی و اعداد بدون علامت است. وظیفه سختافزار را کدام میکرو آپ بیان میکند؟ (سال ۸۷)



- T5q6:if (R1 < R2) then $R3 \leftarrow R1 R2$ else $R3 \leftarrow R2 R1$ (1)
- T5 q6: if (R1 > R2) then $R3 \leftarrow R2 R1$ else $R3 \leftarrow R1 R2$ (7
- T5q6:if (R1 < R2) then $R3 \leftarrow R2 R1$ else $R3 \leftarrow R1 R2$ (Υ
- T5q6:if (R1 > R2) then $R3 \leftarrow R1 R2$ else $R3 \leftarrow R2 R1$ (*

و چهار فلیپ فلاپ q , p , s , e است توسط ریز دستورات زیر توصیف B و A و بات A دارای دو ثبات A و B و چهار فلیپ فلاپ (سال ۸۵) شده است. کدام گزینه در مورد عملکرد این مکانیزم صحیح است؟

s:
$$s \leftarrow 0$$
, $e \leftarrow 0$, $p \leftarrow 1$, $q \leftarrow 0$
p: $p \leftarrow 0$, IF (A(e \leftarrow 1) else $(q \leftarrow 1)$
q: $A \leftarrow A - B$, $p \leftarrow 1$, $q \leftarrow 0$

۱) این مکانیزم حاصل تفریق A-B را محاسبه و در A قرار می دهد .

ىادداشت:

- ۲) این مکانیزم باقیمانده تقسیم صحیح A بر B را محاسبه و در A قرار می دهد.
- ۳) از نظر سخت افزاری پیاده سازی مکانیزم توصیف شده به خاطر تناقض در عملیات غیر ممکن است.
- ۴) از نظر سخت افزاری پیاده سازی مکانیزم توصیف شده به خاطر عدم وجود ترتیب زمانی عملیات غیر ممکن است.

 •	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •

پاسخها

۱_ گزینه ۳ درست است.


اگر T_0q_1 برابر یک باشد، MUX ثبات R_2 را انتخاب می کند و جمع کننده R_1 برابر یک باشد، R_1 قرار می دهد. اگر یک باشد و اگر $0 \neq R_1$ در این صورت جمع کننده $R_1 + 0 + 1$ را در R_1 قرار می دهد.

۲_ گزینه ۴ درست است.

اگر $R_1 = R_2$ بوده، به شرطی که مخالف صفر باشند سپس $S_1S_0 = 11$ شده و R_1 به R_1 بار می شود. اگر $R_1 \neq R_2$ باشد و و $R_2 \neq 0$ و $R_2 \neq 0$ آنگاه R_1 شده و R_2 به R_1 بار می شود که گزینه R_1 است.

۳_ گزینه ۱ درست است.

نكته :




if
$$Cin = 0$$
 then $S := A + B$;

if
$$Cin = 1$$
 then $S := A + \overline{B} + 1 = A + 2'sB$

$$= A - B$$
;

if
$$Count = 1$$
 then $A >= B$;

if
$$Count = 0$$
 then $A < B$;



حال به سادگی می توان فهمید که گزینه ۱ درست است.

۴_ گزینه ۲ درست است.

الگوريتم سؤال، B را n بار از A كم ميكند تا A از B كوچكتر شود. n برابر تقسيم صحيح A بر B است. پس گزينه ۲ درست است.

یادداشت؛

فصل سوم پردازش خط لولهای

پردازش موازی، روشی را برای اجرای همزمان چند دستورالعمل بوجود می آورد. پردازش موازی به زمان تاخیر یک کار کمکی نمی کند، بلکه توان عملیاتی کل بار کاری را بهبود می بخشد و باعث افزایش سرعت محاسبات می گردد.

تسریع (Speed up) نسبت سرعتهای دو محاسبه از یک مسئله را شامل می گردد و موارد زیر را در بر دارد:

- طول نامتوازن مراحل خط لوله باعث كاهش تسريع مي شود.
- زمان مصرفی برای پر شدن و خالی شدن خط لوله باعث کاهش تسریع می شود.

تسريع (Speed Up) =
$$\frac{(align* | nt_n|) + (align* | nt_n|)}{(align* | nt_n|) + (align* | nt_n|) + (align* | nt_n|)} = \frac{nt_n}{(k+n-1)_{t_n}}$$

بازدهی پایپلاین (Efficiency): S که S تسریع به دست آمده و K طول پایپلاین است.

✓ اگر تمام طبقات دارای تأخیر انتشار مساوی باشند بهترین کارایی به دست میآید.

طبقه بندى ياييلاينها:

Arithmetic Pipeline _\

Instruction Pipeline _Y


Processor Pipeline _٣

ىادداشت:

پایپلاین محاسباتی: خط لوله محاسباتی در کامپیوتر های بسیار سریع موجود می باشد و برای پیاده سازی عملیات ممیز شناور، ضرب اعداد با مميز ثابت و ساير اعمال محاسباتي كه در مسائل علمي يافت مي گردند استفاده ميشود.

پایپلاین دستورالعمل: دارای مراحل مختلفی از قبیل:

- ۱. واکشی دستور از حافظه
- ۲. رمزگشایی دستورالعمل
 - ٣. محاسبه آدرس مؤثر
- ۴. واکشی عملوندها از حافظه
 - ۵. اجرای دستورالعمل
- ۶. ذخیره نمودن نتیجه در مکان مناسبی از حافظه



نکته : بطور کلی سه مشکل اساسی موجود است که باعث انحراف پایپلاین از حالت عادی آن می گردد:

۱ـ منابع مشترک: زمانی که دوقطعه به طور همزمان نیاز به حافظه داشته باشند یکی از آنها باید دست از کار بکشد. برای رفع مشكل ازحافظههای داده و دستورات جداگانه استفاده مینمائیم.

. اشت ؛	ادد
	•••
	•••

۲_ وابستگی دادهای: زمانی رخ میدهد که دستوری نیازمند نتیجه دستور قبلی باشد. بنابراین زمانی مورد پردازش قرار می گیرد که دستور قبلی کامل گردد.

۳_ مشكلات انشعابي: اين مشكلات بوسيله دستورالعمل انشعاب و ساير دستوراتي كه محتويات PC را تغيير مي دهند توليد مي گردد.

فرمول آمدال:

اگر f درصد کد سریال باشد خواهیم داشت:

$$S = \frac{1}{f + \frac{1 - f}{p}} \rightarrow S_{\max}(p \to \infty) = \frac{1}{f}$$

محاسبه تأخير پرش در پايپلاين:

اگر n کار داشته باشیم و عمق پایپلاین k باشد، در حالت بدون دستور پرش زمان کل (n+(K-1))T می شود. اما اگر nپرش داشته باشیم زمان اجرا عبارتست از:

$$(n-j)*T+j*K*T$$

یادداشت؛	
	• •
	• •

تستها

1.4 ()

۱ _ برای اجرا دستورات در یک پردازنده باید چهار کار متوالی انجام شود که مدت زمان هر کار به ترتیب 9ns ، 4ns ، 4ns و 3ns
میباشد. اگر پردازنده دیگری طراحی کنیم که همین کارها را به صورت خط لوله (pipeline) انجام دهد و تاخیر ثبات خط لوله را
1 m ns فرض کنیم. افزایش سرعتی که پردازنده جدید را در اجراء 7 دستور متوالی غیروابسته تولید میکند چقدر است $1 m ns$
(سال ۸۵)

1.7 (٣

4 (4

۲_ پردازندهای با ساختار خط لوله (pipeline) دارای چهار مرحلهی زیر است:

2 (۲

IF (واکشی دستورات) o ID (دیکود دستورات) o EX (اجرای دستورات) دستورات) o WB (ذخیره حاصل دستورات) فرض کنید با هر واکشی می توان 3 دستور را وارد پردازنده کرد ولی به دلیل نبود واحدهای موازی کافی، در مراحل بعدی دستورات فقط دو دستور از سه دستور واکشی شده همزمان قابل اجرا است. حال اجرای 33 دستور در این پردازنده چند پالس ساعت طول مي كشد؟ (سال ۸۷)

> 36 (4 35 (٣ 25 (٢ 20 (1

۳ _ چهار قطعه برنامه مقابل را در نظر بگیرید:

A	В	С	D
load R_1 , $(R_2 + 100)$	load R_1 , $(R_2 + 100)$	load R_1 , $(R_2 + 100)$	load R_1 , $(R_2 + 100)$
Add R ₄ ,R ₁	Add R ₄ ,R ₁	Add R ₄ ,R ₁	Add R ₄ ,R ₁
Sub R ₅ , R ₁	Sub R ₄ ,R ₅	Sub R ₄ ,R ₆	Sub R_2, R_3
Add R ₆ , R ₁	Add R_6, R_1	Add R ₄ ,R ₂	Add R_2, R_5

کدام برنامه در صورت اجرا روی یک پردازنده با قابلیت اجرای موازی دستورات مستقل کارآیی بیشتری دارد؟ (فرض کنید (. Add $R_1, R_2 \equiv R_1 \leftarrow (R_1) + (R_2)$. $OP R_1, R_2 \equiv R_1 \leftarrow (R_1) OP(R_2)$ (سال ۸۸) C (۳ D (۴ В (۲ A (1

010 از یک خط لوله 11 سطحی برای واکشی و اجرای دستورات استفاده می شود. اگر 01%دستورات برنامه پرش باشند حداکثر و حداقل تسریع قابل احتصال توسط این پردازنده نسبت به پردازنده مشابه غیر لولهای چقدر خواهد بود؟ (فرض کنید مشکلات وابستگی دادهای و دسترسی به حافظه برای اجرای دستورات وجود ندارد). (سال ۸۵) ۱) حداکثر 10 و حداقل 8.5 ۲) حداکثر 11 و حداقل 5.5 ۳) حداکثر 10 و حداقل 8.1 ۴) حداکثر 11 و حداقل 9.9

ىيزان	بیشترین ه	3 نانو ثانيه.	ست با: 4،2،1،2 و	تریب برابر	مراحل به ً)، تأخير	stage) 5 L	(pipe line) ب	خط لوله	، پردازنده	۔ در ی <i>ک</i>	۵ ــ
((سال					ىت؟	ت چقدر اس	می توان گرف	پايپ لاين	که از این	تسريعي	;

•			3 . 3 0 3 0	J.: 3 U.:3
	5 (4	4 (٣	3 (٢	2 (1
				یادداشت؛
•••••	• • • • • • • • • • • • • • • • • • • •	•••••		• • • • • • • • • • • • • • • • • • • •


تر	مبيو	کا	د ک	معما
	T		رو	

۲۱

۶ـ در یک سیستم خط لوله (pipe line) که از هشت مرحله (stage) تشکیل شده است، برای پردازش 100 ورودی حداقل چند
 (سال ۸۸)

109 (F 108 (F 107 (T 106 ()

10 به فرض داشتن یک خط لوله 4 سطحی برای اجرای دستورات در یک پردازنده، اگر در یک برنامه به طور متوسط در هر $\frac{1}{2}$ پرش انجام شود. حداکثر تسریع به دست آمده برای اجرای این برنامه نسبت دستور یک پرش وجود داشته باشد و به احتمال $\frac{1}{2}$ پرش انجام شود. حداکثر تسریع به دست آمده برای اجرای این برنامه نسبت به زمانی که پردازنده لولهای نیست در مدت طولانی اجرای برنامه چقدر خواهد بود؟



A در یک کامپیوتری از معماری خط لولهای استفاده می شود که 8 بخش است و هر بخش در یک پالس ساعت عملیات خود را انجام می دهد. در این کامپیوتر با فرض آن که خط لوله همیشه پر خواهد بود، میزان افزایش سرعت (speed up) نسبت به کامپیوتر بدون خط لوله، برای برنامهای متشکل از 1000 دستورالعمل که هر دستور 8 پالس ساعت و هر پالس ساعت 1 نانو ثانیه طول می کشد چقدر خواهد بود؟


برای دستورات محدود تفاوتی ندارد.
$$\frac{8000}{1008}$$
 (۲)

یادداشت:

1_ گزینه ۱ درست است.

يايپلاين
$$=7 \times (4+4+9+3)=140$$
ns $\Rightarrow \frac{140}{100}=1.4$ تسريع $=\frac{140}{100}=1.4$

۲_ گزینه ۲ درست است.



3 كلاك طول مىكشد تا پايپ لاين پر شود.

سپس، بعد از هر 2 کلاک، 3 دستور اجرا می شود. بنابراین برای اجرای 33 دستور:

$$3 + \left(\frac{33}{3} \times 2\right) = 3 + 22 = 25$$

25 كلاك (يالس ساعت) نياز است.

۳_ گزینه ۱ درست است.

در بین چهار برنامه، برنامهٔ A وابستگی بین دستورات ندارد بجز وابستگی به دستور اول که در همهٔ 4 برنامه مشترک است. بنابراین برای اجرای موازی کارایی بیشتری دارد.

۴_ گزینه ۲ درست است.

$$T_{pipe} = (n + k - 1) \longrightarrow 11T + [(0.1 \times 11 + 0.9)n - 1] \times T$$

= $2nT + 10T = T(2n + 10)$

$$T_{\text{unpipe}=11\text{nT}}$$
 تسریع = $\frac{T_{\text{unpipe}}}{T_{\text{pipe}}} = \frac{11\text{n}}{2\text{n}+10} \xrightarrow{n \to \infty}$ تسریع = 5.5

و در بهترین حالت K = 11 = تسریع میباشد.

۵_ گزینه ۲ درست است.

$$\frac{12}{\text{pipeline}} = \frac{2+1+2+4+3}{\text{max}(2,1,2,4,3)} = \frac{12}{4} = 3$$
 حداکثر تأخیر در پردازندهٔ بدون پایپ لاین $\frac{1}{4}$ عادداشت:

۶_ گزینه ۲ درست است.

اگر در هر کلاک یک مرحله از خط لوله پر شود پس از 8 مرحله خط لوله پر شده است و از آنجا به بعد در هر کلاک یک دستور اجرا می شود یعنی می توان گفت به تعداد 1-8+100 کلاک یعنی 107 کلاک نیاز داریم.

۷_ گزینه ۳ درست است.

طبق سؤال به طور متوسط هر ۲۰ دستور یک بار پرش داریم.

يعنى:
$$2.6 = \frac{20 \times (20 + 8 + 20 + 12)}{(4 + 19) \times 20} = \frac{60}{23} = 2.6$$
 يعنى:

۸ _ گزینه ۲ درست است.

Speed up =
$$\frac{n \cdot k \cdot t_p}{[k + (n-1)]t_p} = \frac{8 \times 1000}{8 + (1000 - 1)} = \frac{8000}{1007}$$

یادداشت:

۵,	حها	صا	٥
ر~	چه		

روشهای محاسباتی پردازنده


ضرب اعداد:

ضرب دو عدد ممیز ثابت دودویی توسط عمل شیفت و جمع انجام پذیر است بدین ترتیب که بیتهای ضرب کننده بطور متوالی با شروع از کم ارزشترین بیت موجود مشاهده گردند و اگر بیت ضرب کننده یک باشد ضربشونده در پائین کپی گردد و در غیر اینصورت صفرها در پائین کپی گردند. اعدادی که در سطرهای متوالی کپی می گردند نسبت به سطر قبل یک بیت به چپ شیفت داده می شوند. در نهایت اعداد با هم جمع شده و نتیجه بدست آمده جواب ضرب می باشد.

ضربكننده آرايهاى:

تست یک به یک بیتهای ضرب کننده و بدست آوردن حاصل ضرب عملیات ترتیبی میباشد، ضرب دو عدد دودویی بوسیله یک ریز عمل و مدار ترتیبی که بیتهای ضرب را ایجاد مینماید شکل می یابد. این روش یک روش با سرعت بالا برای ضرب دو عدد میباشد. در نتیجه یک ضرب کننده آرایهای نیاز به تعداد زیادی گیت دارد. نمونهای از ضرب آرایه ۴ بیت در ۳ بیت در شکل زیر نمایش داده شده است.

یادداشت؛
 •••••




الكوريتم ضرب بوث:

این الگوریتم به مانند تمام الگوریتم های ضرب به بررسی بیتهای ضرب کننده و شیفت میپردازد و مطابق با قوانین زیر عمل می نماید.

- ✔ اگر به اولین یک کم ارزش در رشته یک، در ضربکننده برسیم ضرب شونده از حاصلضرب جزئی کم میشود.
- ✔ اگر به اولین صفر(اگر قبل از اَن یک باشد) در رشته صفر، در ضربکننده برسیم ضرب شونده با حاصلضرب جزئی جمع میشود.
 - ✔ اگر بیت ضربکننده با بیت قبل یکسان باشد حاصل ضرب جزئی تغییر نمییابد.

یادداشت:					
	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •		• • • • • • • • • • • • •	
	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	



الكوريتم تقسيم

۱ـ الگوريتم مقايسهاي (Comparision Method)

- ✓ برای ذخیره کردن مقسوم باید 2-Reg در نظر بگیریم.
- ✓ با XOR نمودن Sign بیتهای مقسوم و مقسوم علیه می توان Sign bit خارج قسمت را تولید نمود.
 - ✓ بیتهای مقسوم علیه را با بیتهای MSB مقسوم مقایسه می کنیم.
- اگر مقسوم بزرگتر بود q o 1 و مقسوم علیه را از مقسوم و بعداً از باقیمانده جزئی تفریق می کنیم.
 - اگر مقسوم کوچکتر بود q o 0 و صفحه را از مقسوم و بعداً از باقیمانده جزئی تفریق می کنیم.

۲_روش بازیافتی (Restoring Method)

یادداشت:		

٣ـ روش غيربازيافتني (Non Restoring Method)

فرمت یک عدد ممیز شناور بدین صورت است:

S		e	m	
sin g	ex	ponent	mantis	a

عدد مورد نظر از رابطه $(-1)^s *0.m*2^e$ محاسبه می گردد. بیتهای بیشتر برای مانتیس (m) دقت را افزایش می دهند (مانتیس عددی کسری یا صحیح باشد). و بیتهای بیشتر برای نما (e) بازه را افزایش میدهند.

اگر با ارزش ترین رقم m صفر نباشد آنگاه یک عدد ممیز شناور را نرمال شده نامند. در ضمن نمایش ممیز شناور محدوده اعداد قابل نمایش را افزایش میدهد. نکته دیگر اینکه مقدار بایاس یا افزونه عددی به هر نما افزوده میشود تا تمام نماها مثبت شوند.

جمع و تفريق:

۱_ تست صفر بودن هر کدام از عددها

۲_ هم ردیف نمودن مانتیسها


٣ـ جمع يا كم كردن مانتيسها

۴_ نرمال نمودن نتیجه

در این باره باید به نکات زیر نیز توجه نمود:

- √ ممکن است پس از عمل جمع over flow رخ دهد که در این صورت m را یک بیت به راست شیفت می دهیم و یکی به توان اضافه مي كنيم.
- ک ممکن است پس از عمل تفریق under flow رخ دهد که در این صورت m را یک بیت به چپ شیفت می دهیم و یکی از توان کم مي كنيم.
- هنگام جمع و تفریق عدد دارای توان کمتر را انتخاب کرده و m آن را به راست شیفت می دهیم و توان را اضافه می کنیم تا نماها \checkmark برابر گردد.

یادداشت:	
	• • • •
••••••••••••••••••••••••••••••••	• • • •



ضرب:

ضرب دو عدد ممیز شناور با ضرب مانتیسها انجام می گردد و نماها با هم جمع می شوند. در اینجا لزومی به مقایسه نماها و تنظیم مانتیس نیست. ضرب مانتیسها مشابه ضرب دو عدد ثابت در سیستم علامت مقدار انجام می گردد. فقط یک اختلاف وجود دارد و آن اینست که پس از ضرب، نیمه با اولویت بالاتر ذخیره می شود و از نیمه پایینی صرف نظر خواهد شد.

مراحل ضرب:

۱_ بررسی صفر بودن

۲_جمع نمودن نماها

۳_ ضرب مانتیسها

۴_ نرمال کردن حاصل ضرب

بادداشت:	!


تقسيم مميز شناور:

در تقسیم، مانتیسها تقسیم می گردند و نماها از هم کم خواهند شد. تقسیم مانتیسها مشابه حالت ممیز ثابت انجام می پذیرد. با این تفاوت که در این حالت مقسوم یک کلمه است که در AC قرار داده می شود. پس از اینکه عمل تقسیم انجام پذیرفت باید مقدار بایاس را به نمای حاصل اضافه کرد، زیرا مقدار بایاس هنگام کم کردن نماها حذف خواهد شد.

مراحل تقسيم:

- ۱. تست وجود صفر
- ۲. تعیین علامت و دادن مقدار اولیه به ثباتها
 - ٣. تنظيم نمودن مقسوم
 - ۴. کم کردن نمادها
 - ۵. تقسیم نمودن مانتیسها

جمع كننده BCD: جمع دو رقم دهدهي به شكل BCD حداكثر 18 ميباشد كه با احتساب رقم نقلي حداكثر 19 ميشود. بدليل اینکه هر رقم ورودی از ۹ بیشتر نمیباشد و حاصل جمع خروجی به صورت ۱۹+۹+۱۹ خواهد بود. حال اگر از جمع کننده دودویی استفاده نمائيم و حاصل آن بيش از 9 باشد بايد آن را اصلاح نمائيم. براى اصلاح آن بايد حاصل را با 6 جمع كرد.





تفریق BCD: برای تفریق دو رقم در کد BCD بهترین روش اینست که رقم اول با مکمل 10 رقم دوم جمع گردد. برای این حالت باید ابتدا مکمل 9 عدد دوم یعنی B را مجاسبه نمائیم و پس از آن 1 را به آن اضافه کنیم. بدین منظور دو راه تصحیح برای پیدا کردن مكمل 9 وجود دارد كه به صورت زير مىباشد:

١ عدد دودويي 1010 را به هر رقم متمم ميافزاييم و از رقم نقلي بعد از هر جمع صرف نظر مينمائيم.

۲_ عدد دودویی 0110 را به B می افزائیم و سپس حاصل را is complement می کنیم.

یادداشت:	
	•
	• • •





یادداشت:

برای انتخاب کوچکترین عدد مثبت مانتیس باید به صورت 0,10000 باشد، یعنی مانتیس باید نرمال باشد در غیر این صورت باید مانتیس را یک یا چند بیت به چپ شیفت دهیم از Exponent کم کنیم که با توجه به انتخاب کوچکترین مقدار exp مجاز به انجام این كار نمىباشيم.

نكات تكميلي

اجرای این 3 دستور محتوای A و B را با هم عوض می کند:

XOR A,B
XOR B,A
XOR A,B
$$\begin{cases}
A \ge B & (S \oplus V) = 0 \\
A < B & (S \oplus V) = 1
\end{cases}$$

- . در تفریق A-B در سیستم مکمل 2 ، در صورتی CF=1 می شود که $A\geq B$ باشد.
- √ در روش Booth تعداد Shiftها برابر تعداد بیتهای ضرب کننده میباشد تعداد جمع و تفریق نیز برابر تعداد تغییر بیت در آن
- اگر ضرب کننده Q_R باشد قرار میدهیم $Q_{n+1}=0$ حال در این x+1 رقم از چپ به راست حرکت می کنیم. هر تغییر از 1 hoبه 0 نمایانگر Sub ، هر تغییر از 0 به 1 نمایانگر Add می باشد و

 $t_{Sub} = t_{Add} + t_{Complement}$

- VF باعث Set باعث Set باعث Divide By Zero ✓
- √ در اعمال چهارعمل اصلی روی مانتیس اعداد ممیز شناور، فقط در عمل ضرب است که سرریز رخ نمیدهد.
- √ وقتی میخواهیم دو عدد را در سیستم 2's Complement ضرب کنیم، اگر ضرب کننده منفی بود آن را مثبت کرده و ضرب را با گسترش علامت انجام می دهیم و حاصل ضرب را در صورت لزوم تغییر علامت می دهیم.

در اولین سطح .a.b. داریم پس Delay + = Delay And، در آخرین سطح یک جمع کننده موازی K-1 بیتی داریم که از یک K-2, H.A تا F.A تشکیل شده . پس جمع اخیر عبارتست از:

 $Delay = T_{Gate} + (K-2) * T_{carry} + j * Max \{T_{carry}, T_{sum}\}$

حل: در هر سه روش عمل شیفت nتایی وجود دارد که یکسان است بنابراین در مقایسه شرکت نمیدهیم:

زمان (μs)	عمل انجام شده	روش
2*n+n/2 = 5n/2	n مقايسه و n/2 تفريق	مقايسه
1*n+1*n/2=3n/2	$rac{n}{2}$ تفریق و $rac{n}{2}$ جمع	ترميم
n/2*1+n/2*1=n	مقایسه به کمک تفریق پس n/2 تفریق و n/2 جمع	غيرترميم

 ✓ در جمع کننده BCD، تأخیر جمع کننده (sum) برابر 16t و تأخیر رقم نقلی t 10 است و اگر n تا جمع کننده BCD با هم سری شوند تأخير نهايي برابر است با:

n−1)10t+16t داشت:	•

ا در یک سیستم اعداد ممیز شناور 16 بیتی هستند. مقدار عددی یک عدد ممیز شناور با نمایش بیتی $b_{15}\cdots b_{1}$ برابر است با: (سال ۸۶)

$$\left(b_{15} - \frac{1}{4}\right) \times M \times 2^{s}$$

$$S = \sum_{i=10}^{14} b_{i} \left(-2\right)^{i-10} , \quad M = \sum_{i=0}^{9} b_{i} \left(-\frac{1}{2}\right)^{10-i}$$

کوچکترین و بزرگترین عدد قابل نمایش در این سیستم به ترتیب برابرند با:

$$\left(2^{18}+2^{16}+2^{14}+2^{12}+2^{10}\right)$$
 , $-\left(2^{17}+2^{15}+2^{13}+2^{11}\right)$ (1)

$$\left(2^{18}+2^{16}+2^{14}+2^{12}+2^{10}\right)$$
, $-3\left(2^{18}+2^{16}+2^{14}+2^{12}+2^{10}\right)$ (Y

$$3(2^{17}+2^{15}+2^{13}+2^{11})$$
 , $-(2^{17}+2^{15}+2^{13}+2^{11})$ (**

$$3(2^{17}+2^{15}+2^{13}+2^{11})$$
 , $-3(2^{18}+2^{16}+2^{14}+2^{12}+2^{10})$ (*

برابر است $b_{31}b_{30}...b_{1}b_{0}$ بیتی 32 بیتی ذخیره میشوند. مقدار عددی رشته 32 بیتی 32 برابر است 32 برابر است با:

$$2^{E-64} \times (2 \times b_{31} - 1) \times \sum_{i=0}^{23} (\overline{b}_i \times 2^{i-12})$$

$$E = \sum_{i=24}^{30} \left(2^{i-24} \times b_i \right)$$

مقدار عددی کوچکترین عدد مثبت و کوچکترین عدد منفی قابل نمایش چقدر است؟
$$-2^{63}$$
, 2^{-64} (۴ 2^{51} - 2^{75} , 2^{-76} (۳ -2^{75} , 2^{-76} (۲ -2^{51} , 2^{-64} (۱

E و امنتیس و S بیت علامت، M مانتیس و S بیت علامت، M مانتیس و M مانتیس و M مانتیس و M مانتیس و M مانتیس عدد را نشان میدهد. فرض کنید مانتیس عدد به صورت نرمال M < 2 است و عدد یک برای مانتیس تلویحی است و نمایش داده نمی شود و توان عدد به صورت M مانتیس داده می شود.

1	8	23		
S	Е	M		
	40	E49249 (۴	40F24924 (٣	00F24924 (Y


بادداشت؛	,

٣٣	امپيوتر	معماری ک
----	---------	----------

4 ـ دستورات یک کامپیوتر دو آدرسه یک بایتی و سه بایتی هستند. ماشین دارای 4 ثبات همه منظوره است و شیوه نشاندهی حافظه مستقیم (direct) است. تعداد دستورات سه بایتی 32 عدد است. طول ثبات MAR و تعداد دستورات یک بایتی به ترتیب می توانند برابر کدام باشند؟

۲) 16 یا
$$MAR=9$$
 و 8 = تعداد دستورات یک بایتی $MAR=8$ یا $MAR=8$ و 16 = تعداد دستورات یک بایتی

۵ _ مدار زیر مفروض است:



- د. n کلاک استفاده کرد. n از این مدار می توان بر جمع n عدد n بیتی در
- ۲) از این مدار می توان برای جمع n عدد 4 بیتی در 2n کلاک استفاده کرد.
- ") از این مدار می توان برای جمع n عدد n بیتی در n+3 کلاک استفاده کرد.
 - ۴) از این مدار می توان برای جمع n عدد 4 بیتی در (2n+3) استفاده کرد.

۷ ـ درطراحی بخش محاسبات کامپیوتر پایه 32 بیتی از الگوریتم ضرب بوث (Booth) استفاده شده است. در این الگوریتم حداکثر (سال ۸۷) تعداد جمع و حداکثر تعداد تفریق در هنگام ضرب دو عدد چقدر خواهد بود؟

(سال ۸۸)

است؟ مر ضرب $n \times nbits$ به روش Booth حداكثر تعداد عمل جمع یا تفریق برابر كدام است؟

$$\left\lfloor \frac{n}{2} \right\rfloor$$
 (f $\left\lceil \frac{n}{2} \right\rceil$ (f $\left\lceil \frac{n}{2}$

، داشت ؛	یاد
	••
	•••

ياسخها

۱_ گزینه ۴ درست است.

ها هر کدام می توانند مثبت یا منفی باشند. b_x

$$M = b_0 \left(-\frac{1}{2} \right)^{10} + b_1 \left(-\frac{1}{2} \right)^9 + b_2 \left(-\frac{1}{2} \right)^8 + \dots + b_9 \left(-\frac{1}{2} \right)^1$$

اگر بخواهیم |M| بزرگ شود یا باید b_i های فرد را یک و b_i زوج را صفر و یا برعکس انتخاب کنیم که مشخص است اگر فردها یک باشند بزرگتر می شود:

$$M = -\frac{1}{2} - \frac{1}{2^3} - \frac{1}{2^5} - \frac{1}{2^7} - \frac{1}{2^9}$$

و b₁₅ را برابریک در نظر می گیریم

$$S = b_{10} \left(-2\right)^0 + b_{11} \left(-2\right)^1 + b_{12} \left(-2\right)^2 + b_{13} \left(-2\right)^3 + b_{14} \left(-2\right)^4 \\ = b_{10} - 2b_{11} + 4b_{12} - 8b_{13} + 16b_{14} + b_{15} + 2b_{15} +$$

که برای این که عدد نهایی تا حد امکان بزرگ شود باید b_i ها با اندیس فرد صفر باشند:

$$= \frac{3}{4} \times 2^{21} \left(-1\right) \left(\frac{1}{2} + \frac{1}{2^3} + \dots + \frac{1}{2^9}\right) = -3 \times 2^{19}$$

و برای بزرگترین عدد مثبت کافی است M را با ضرایب با اندیس زوج بنویسیم.

۲_ گزینه ۴ درست است.

هر کلاک پردازنده باید حداقل 10ns باشد تا عمل جمع یا شیفت در یک کلاک انجام شود. مضروب فیه عدد 1011 میباشد که به تعداد بیتهای آن عمل شیفت و به تعداد بیتهای 1 آن به عمل جمع نیاز داریم. پس در کل به 70ns زمان نیاز داریم.

۳_ گزینه ۴ درست است.

 $(-1)^{S} \times o.m \times 2^{E}$:عدد به صورت مقابل می شود (بدون بایاس):

چون عدد مثبت است، بیت علامت صفر است.

عدد $\frac{1}{7}$ به باینری تبدیل میشود:

نکته: برای تبدیل یک عدد به باینری، آن را متوالیا تقسیم بر ۲ می کنیم و باقیمانده ها را به ترتیب معکوس مینویسیم.

مثال: عدد 10 در مبنای ۲ میشود:

شت:	,,,,,,

قسمت اعشار عدد را متوالیا ضرب در دو می کنیم، ببینیم چه زمان به یک (عدد صحیح) می رسیم. ابتدا ۷ را به باینری تبدیل می کنیم:



حال $\frac{1}{7}$ را باینری می کنیم:

$$\frac{1}{7} \times 2 = \frac{2}{7} < 1 \Longrightarrow 0$$


$$\frac{2}{7} \times 2 = \frac{4}{7} < 1 \Longrightarrow 0$$

$$\frac{4}{7} \times 2 = \frac{8}{7} > 1 \Rightarrow 1$$
 $\frac{8}{7} - 1 = \frac{1}{7}$ می ماند $\frac{1}{7}$ می ماند $\frac{1}{7} = (111.\overline{001})_2$ پس:

 $1/11\overline{001} \times 2^2$ اگر آن را نرمال کنیم، میشود

پس توان بایاس 127 میشود $(22-127-22) + (1000000)_2$ و $(1000000)_2 + (1100000)_2$ هم میشود $(1000000) + (1000000)_2$ پس توان بایاس 127 میشود $(1000000) + (1000000)_2$ و بدین بار تكرار مى شود تا 23 بيت پر شود.

نتیجه می شود:



* هر ۴ بیت در مبنای ۲ را با هم انتخاب می کنیم تا مبنای ۱۶ (هگزا دسیمال) آن به دست آید.

۴_ گزینه ۲ درست است.

ارتباط حافظه با محیط خارج به کمک دو سیگنال Read و Write و دو ثبات MAR و MBR است. اندازهی MBR یا Memory Buffer Register برابر «(تعداد كلمات حافظه) log₂ است و اندازه MAR یا Memory Address Register برابر تعداد بیتهای شامل در هر كلمه است.

۵_ گزینه ۳ درست است.

شکل سؤال، اعداد چهار بیتی را به صورت پایپلاین جمع می کند. طبق قانون پایپلاین، زمان برابر (n-1)+4 کلاک زمان صرف می شود. یعنی گزینه ۳ درست است.

دداشت:	یاد
	••

است.	، ست	۱د	ىنە	گ	_ 5
. —	<u></u>	, .	-	_	_ /

در الگوریتم Booth هرگاه 10 تفریق می کنیم و هرگاه 10 ببینیم جمع می کنیم. پس اگر عدد 77 بیتی به ترتیب $\underbrace{010101....10}_{32}$ باشد،

16 تا جمع و 16 تا تفریق خواهیم داشت.

۷ _ گزینه ۱ درست است.

در صورتی که به صورت $\underbrace{1010...101}_{n}$ باشد به ازای هر 10 یک عمل تفریق و به ازای هر $\underbrace{01}_{n}$ یک عمل جمع صورت میپذیرد. در ضمن

یک صفر یک در ابتدای رشتهٔ مذکور برای محاسبه اضافه میکنیم یعنی به تعداد n عدد جمع یا تفریق نیاز داریم. بنابراین گزینه ۱ درست است.

ادداشت:	یا
	•
	. .
	•

فصل پنجم

سازمان ورودی و خروجی (Input/Output)

واسط ورودی –خروجی: واسطهای است که روش تبادل اطلاعات و انقال دادهها بین حافظه و دستگاههای ورودی خروجی را فراهم مینماید.

گذرگاه I/O : برای انقال اطلاعات بین پردازنده و وسایل جانبی مورد استفاده قرار می گیرد، گذرگاه I/O از خطوط داده،آدرس و خطوط کنترل بوجود آمده است. به عبارت دیگر این مجموعه خطوط در کنار یکدیگر می توانند گذرگاه I/O تشکیل دهند. همزمان با وجود آدرس روی خطوط آدرس، پردازنده یک کد عملیات را روی خطوط کنترل قرار می دهد. و واسط این کدها را گرفته و به آنها پاسخ می دهد. این کدها فرمان I/O نامیده می شوند. انواع این فرمانها عبار تند از:

- ۱. فرمان کنترلی : برای فعال کردن دستگاه جانبی و اطلاع دادن به آن که چه کاری را باید انجام دهد مورد استفاده قرار می گیرد
 - ۲. فرمان وضعیت : برای بررسی حالتهای مختلف دستگاه جانبی، یا یک واسط مورد استفاده قرار می گیرد.
 - ۳. فرمان داده خروجی: سبب می شود تا مدار واسط آنچه را که روی I/O Bus است به یکی از ثباتهای خود انتقال دهد.
- ۴. فرمان داده ورودی : یک فرمان ورود داده عکس خروجی داده میباشد و باعث میشود که واسط دادهای را که در گذشته از
 دستگاه جانبی دریافت کرده با این توضیح که در ثبات آن موجود بوده است، بر روی خطوط داده از I/O Bus قرار دهد.

برای ارتباط گذرگاه I/O و گذرگاه حافظه سه روش موجود میباشد :
۱ــ از دو گذرگاه مجزا یکی برای I/O و دیگری برای حافظه استفاده شود.
۲ـ برای هر دو بخش حافظه و I/O از یک گذرگاه مشترک استفاده گردد و هر یک دارای خطوط کنترل مجزا باشند.
۳ـ برای I/O و حافظه از یک گذرگاه مشترک استفاده مینمائیم.
یادداشت:

شيوههاي انتقال داده

: Programmed I/O .\

در این روش تمام عملیات I/O لازم برای انتقال اطلاعات کاملا توسط CPU کنترل می گردد و دستگاه I/O ارتباط مستقیم با حافظه نخواهد داشت و برای انتقال داده از I/O به حافظه نباز به اجرای یک یا چند دستور CPU میباشد. CPU از طریق واسط ورودی ـ خروجی به I/O متصل گردیده و دادهها را از واسط گرفته و مینویسد.

: Interrupt Initiated I/O

در این روش I/O دسترسی مستقیم به حاقظه ندارد و برای انتقال از I/O به حافظه CPU باید چندین دستور، از جمله یک دستور ورودی برای انتقال داده از I/O به CPU و یک دستور ذخیره سازی برای انتقال داده از CPU به حافظه را اجرا نماید.

بدست آوردن آدرس I/O Service Routine به دو صورت امکان پذیر است:

الف) Non Vectored Interrupt : آدرس پرش هنگام وقوع وقفه در حافظه مكان ثابتي را دارا است.

ب) Vectored Interrupt : منبعي كه وقفه را مي دهد، اطلاعات مرتبط با محل پرش را تعيين مي كندكه اين اطلاعات باعث ايجاد Vectored Interrupt مے گردد.

آشنایی با Interruptها (وقفهها)

وقفه برنامهای است که از چند دستورالعمل تشکیل شده است که یک هدف را دنبال می نمایند. در واقع وقفهها برنامههایی حاضر و آماده میباشند که باید یک عمل خاصی را اجرا نمایند.

دو نوع وقفه وجود دارد:

- ۱. وقفههای سخت افزاری، برنامههایی هستند که توسط Cpu اجرا می گردند و اجرای آنها به دریافت سیگنال بوسیله Cpu بستگی دارد.
 - ۲. وقفههای نرم افزاری

نكته اینكه یالسهایی كه برای انجام وقفهها می باشند از مسیر IRQ به CPU انتقال می یابند.


تذکر؛ هر گاه وقفهای را از CPU تقاضا نمائیم اجرای برنامههای خود را متوقف نموده و دستورات درون وقفه را تا رسیدن به دستور IRET اجرا مینماید و پس از آن به درون دستورات در حال اجرا باز می گردد.

اولویت بندی وقفه: سه روش دارد که عبارتند از:

- a : Polling: این روش نرم افزاری میباشد و با آمدن هر وقفه به محل ثابتی در حافظه رفته و به ترتیب اولویت منابع وقفه را مورد بررسی قرار میدهد و با شناخت اینکه کدام مورد باعث وقفه گردیده است برنامه سرویس مرتبط با آن را اجرا مینماید.
- **Daisy chain** (b: این روش سخت افزاری میباشد و در آن دستگاههایی که امکان تقاضای وقفه دارند به طور متوالی به یکدیگر متصل می شوند. به گونهای که بر حسب اولویتها چیدمان می گردند و در نتیجه اولویتهای بالاتر در ابتدا و اولویتهای پایین تر در انتها قرار خواهند گرفت.

دداشت:	یا
	• •
	• •

Parallel (c: این روش از ثباتی استفاده مینماید که بیتهای آن بطور جداگانه توسط سیگنال وقفه هر وسیله صفر می گردد و اولویت آنها با توجه به محل قرار گرفتن بیتها در ثبات تعیین می شود.




: Direct Memory Access . "

نياز به قسمتي در سيستم احساس مي شود كه فارغ از CPU ارتباط حافظه و I/O را فراهم آورد . اين تكنيك DMA ناميده مي شود و قسمت كنترل كننده DMA controller نام دارد.

کنتر ل کننده DMA:

کنترل کننده DMA برای ارتباط با CPU و وسیله جانبی به مدارات معمول واسطه نیاز دارد. بعلاوه یک ثبات آدرس و یک ثبات Cycle stealing و یک مجموعه خطوط آدرس نیز مورد استفاده میباشد. ثبات آدرس و خطوط آدرس برای ارتباط مستقیم با حافظه مورد استفاده قرار می گیرند. ثبات شمارش کلمه نیز تعداد کلماتی را که باید انتقال یابند را مشخص مینماید. انتقال دادهها به طور مستقیم تحت نظارت DMA میان وسیله جانبی و حافظه صورت می پذیرد.

ت:	يادداش
	• • • • • •



انتقال DMA علاوه بر انتقال سریع اطلاعات بین دیسکها و حافظه، بهنگام کردن تصویر در پایانه محاورهای با استفاده از حافظه تصویری است. محتوای حافظه به طور دورهای به صفحه نمایش ارسال می شود و برای تغییر تصویر، حافظه تصویر تغییر می یابد.

یادداشت:
 •

تستها

(سال ۸۵) ۱ کدام گزینه در مورد روشهای I/O صحیح نیست؟ ۱) روش Programmed I/O پردازنده اصلی را در گیر عملیات ۱/O می کند. ۲) روش Interrupted I/O یر دازنده اصلی را در گیر عملیات I/O می کند. ۳) روش DMA I/O پردازنده اصلی را درگیر عملیات I/O می کند (در حین I/O). ۴) روش I/O با استفاده از هم پردازنده خاص I/O امکان نوشتن برنامههای مختلط از دستورات پردازنده اصلی و هم پردازنده خاص I/O را می دهد. ۲_ کدام یک از عبارات زیر صحیح می باشد؟ (سال ۷۸) ۱) یک سیستم کامپیوتر با توانایی وقفه از نوع فقط non- vectored نمی تواند توانایی DMA داشته باشد. ۲) یک سیستم کامپیوتر با توانایی وقفه از نوع فقط vectored مجبور است که در (Interrupt service ISR routine) خود قبل از شروع به ارائه سرویس ، دستگاه (device) اینتراپتدهنده را به کمک Io polling تشخیص بدهد. د) هیچکدام ج) هر دو ب) گزینه ۲ الف) گزینه ا ياسخها ۱_ گزینه ۳ درست است. DMA بر خلاف دو روش دیگر، CPU را درگیر عملیات I/O نمی کند، پس گزینه ۳ جواب سؤال میباشد. ۲ _ گزینه ۴ درست است. ىادداشت:

فصل ششم

سازمان حافظه (Memory)

سلسله مراتب حافظه:

سلسله مراتب حافظه به خاطر سرعت بخشیدن دسترسی به حافظه با حداقل هزینه بوجود آمده است و عبارت است از :

- Cache Memory .1
- Main Memory .7
- Auxilary Memory .**

حافظه اصلي:


واحد ذخیرهسازی مرکزی در یک سیستم کامپیوتری میباشد و نسبتاً سریع هستند که دو نوع هستند :

- ۱. RAM : این حافظه هم امکان Read دارد و هم امکان Write و به دو صورت Static و میباشد.
 - ۲. ROM : این حافظه دارای دسترسی تصادفی میباشد و فقط امکان Read را داراست.

اتصال حافظه به CPU:

- ۱. تراشههای RAM و ROM از طریق گذرگاه داده و آدرس به CPU متصل می شوند.
- ۲. بیتهای کمارزشتر در خطوط آدرس، بایت های درون یک تراشهٔ حافظه و بیت های با ارزش، بیشتر یک تراشه از چندین تراشهٔ
 حافظه را انتخاب می کنند.

بادداشت:




حافظههای جانبی:

- ۱. سازماندهی اطلاعات برروی نوارهای مغناطیسی
 - ۲. سازماندهی دیسکهای سخت افزاری

			یادداشت؛
 •••••	•••••	• • • • • • • • • • • • • • • • • • • •	

- ✓ دسترسی به این گونه حافظه ها بر اساس محتوای خود داده صورت می گیرد نه بر اساس آدرس آنها.
 - ✓ این گونه حافظه ها به حافظه های قابل آدرسدهی با محتوا (CAM) هم نامیده می شوند.
 - ✓ سازماندهی سختافزاری



عملكرد حافظة انجمنى:

- هرکلمه در ثبات CAM به طور موازی با محتویات ثبات Argument Register) مقایسه می شود.
 - .M[i]=1 آنگاه word[i]=A ،CAM اگر در
 - تمام کلماتی که در CAM مقدار M[i]=1 آن به صورت ترتیبی از CAM خوانده میشود.
 - از ثبات K برای ماسک کردن یک فیلد و یا کلید در ثبات A استفاده می شود.

امكانات يك حافظه انجمني:

ـ خواندن یک کلمه از حافظه	حافظه	:1	كلمه	ىک	خواندن	_
---------------------------	-------	----	------	----	--------	---

۲_ نوشتن یک کلمه در حافظه

۳_ پیدا نمودن کلمهای که دارای دادهای خاص است.

۴_ نوشتن در کلمهای که دارای دادهای خاص است.

یادداشت:
 •

حافظه نهان:

- طبق اصل مراجعات محلی به حافظه دسترسی به حافظه در بازههای زمانی معین متمایل به سلولهای مجاور حافظه است. این نواحی حافظه را به زیر مجموعهای تقسیم می کند که در طول زمان این زیر مجموعهها با زیر مجموعه های جدید معاوضه می-
 - محلی بودن مراجعات از دو جنبه قابل بررسی می باشد :
- ۱. محلی بودن موقت: طبق این اصل اطلاعاتی که در آیندهٔ نزدیک مورد استفاده قرار خواهند گرفت به احتمال زیاد هم اکنون مورد استفاده واقع شدهاند.
- ۲. محلی بودن فیزیکی: طبق این اصل اگر یک کلمه مورد دستیابی قرار گیرد،کلمه های مجاور با این کلمه در آیندهٔ نزدیک مورد دستیابی قرار خواهند گرفت.
- حافظههای نهان، حافظههای سریع و کم حجمی میباشند که وظیفه آنها ذخیره اطلاعاتی است که ممکن است به زودی مورد استفاده واقع شوند.

عملكرد حافظه نهان:

کلیه دسترسیها به حافظه در ابتدا به طرف حافظهٔ نهان ارسال می گردد، اگر کلمه مورد نظر در حافظه نهان یافت شود حافظه مورد دستیابی قرار می گیرد، در غیر اینصورت بلوکی که کلمه مورد نظر در آن قرار دارد از حافظه اصلی جایگزین یک بلوک در حافظهٔ نهان می گردد. به عبارت دیگر عملکرد حافظه نهان توسط معیار hit مشخص می گردد. اگر هنگام رجوع به حافظه نهان کلمه مورد نظر یافت شود hit انجام پذیرفته و در غیر این صورت Miss انجام می پذیرد. بنابراین خواهیم داشت:

$$t_a = t_c + (1-h)t_m$$

 $t_a = t_c + (1-h_1)t_{m_1} + (1-h_1)(1-h_2)t_{m_2}$

که در آنها hit درصدی از کل دسترسی های به حافظه است که از طریق حافظه نهان برآورده می شود، T_a زمان موثر دسترسی به یک کلمه از حافظه درسیستمی که ازحافظه نهان استفاده می کند میباشد و T_c زمان دسترسی به حافظهٔ نهان است و T_m نیز زمان دسترسى به حافظهٔ اصلى است.

نگاشت:

یادداشت:

انتقال داده ها از حافظه اصلی به حافظه نهان را نگاشت گویند که سه نوع میباشد :

- ۱. نگاشت انجمنی:
- ✓ هر بلوک از حافظهٔ نهان می تواند هر بلوک از حافظهٔ اصلی را ذخیره کند به عبارت دیگر دارای قابلیت انعطاف می باشد.
 - √ جدول نگاشت در حافظهٔ انجمنی به راحتی پیاده سازی میشود در نتیجه سریع و گران قیمت میباشد.
 - ✓ جدول نگاشت، آدرس کلمهٔ حافظه و محتویات موجود در آن را ذخیره مینماید.

		• •					••			••	••	••	• •	• •	•••			· • •	•	• • •					••	••	••	•••	• •	• • •				••	• •	 ••		••	••	• •				••	••	••		• •	• •	 			. 	
• •	•••	• •	• • •	••	••		••	••	••	• •	••	••	• •	• •	•••	••			•	• •	• •		••	••	••	••	••	• •	••	• • •		•••	••	••	• •	 ••	• •	••	• •	• •	• •	• •	••	••	••	• •		• •	• •	 ••	••	••	, 	
• •	•••	• •	• • •	••	• •	• • •	••	••	••	• •	••	• •	• •	• •	•••	••	••	•••	•	• •	• •	• •	• •	• •	••	••	••	• •	••	•••	• •	· • •	••	• •	• •	 ••	• •	• •	• •	• •	• •	• • •	• •	••	••	• •	• •	• •	• •	 ••	••	· • •	• •	

۲. نگاشت مستقیم:

- ✓ هر بلوک حافظه تنها در یک مکان از حافظهٔ نهان می تواند ذخیره گردد.
- یک آدرس n-بیتی حافظه اصلی دارای دو قسمت به صورت زیر می باشد.
 - ا بیت برای Index. ا
 - n-k بیت برای n-k ■
- √ از آدرس k بیتی برای دسترسی به حافظهٔ نهان و از آدرس n بیتی برای دسترسی به حافظهٔ اصلی میتوان استفاده نمود.
 - ۳. نگاشت انجمنی مجموعهای:

✓ هر کلمهای که در حافظهٔ اصلی وجود دارد دارای مجموعهای از مکانها در حافظهٔ نهان می باشد که می تواند در آنها قرار گیرد.

نوشتن در حافظه نهان:

- اگر کلمه ای که می نویسیم درون حافظهٔ نهان وجود داشت Hit آن کلمه را به صورت موازی در حافظهٔ نهان و حافظهٔ اصلی می نويسيم.
 - اگر کلمه ای که می نویسیم درون حافظهٔ نهان وجود نداشت Miss آن کلمه را فقط در حافظهٔ نهان مینویسیم.
 - اگر در هنگام خواندن یک Miss اتفاق افتاد بلوکی که درون cache قرار ندارد دوباره درون cache نوشته میشود. نوشتن در حافظه نهان به دو صورت زیر می باشد:
 - ۱. از طریق through-write که در این روش محتویات Cache همیشه برابر می باشد.
- ۲. از طریق back-write که در این روش تا زمانی که کلمه درحافظه نهان وجود داشته باشد در حافظه اصلی درج نمی گردد و زمانی که کلمه از حافظه نهان حذف گردید حافظه اصلی به روز می گردد.

فرمولهای زمان متوسط دسترسی:

$$t_a = t_c + (1-h)t_m$$

$$t_a = h.t_c + (1-h)t_m$$

$$t_a = t_{ci} + ht_{cr} + (1-h)t_m$$

اگر نوشتن مد نظر باشد و روش writ-through را مورد استفاده قرار دهیم داریم:

$$t_a = t_c + (1-h)t_m + \omega(t_m - t_c)$$

f) $t_a = t_c + (1-h)t_m + \omega_h (1-h)t_m$

$$\omega = \frac{ie^{i}}{2}$$
کل مراجعات

اگر سیاست نوشتن مد نظر باشد و روش write-back مورد استفاده قرار دهیم خواهیم داشت:

$$t_a = t_c + (1-h) * t_m * 2$$

در سياست write-back اگر احتمال تغيير داده در حافظه نهان وجود داشته باشد داريم:

$t_a = t_c + (1-n)t_m + \omega_b (1-n)t_m$	یادداشت؛

تستها

	انیه است. زمان دستیابی به یک حاه استفاده شود، درصد موفقیت (hit)		
(سال ۸۵)	اشد.	تفاده از cache مقرون به صرفه ب	حداقل بيشتر باشد تا اس
%88.5 (¢	%86.5 (r	%50.5 (Y	%49.5 (1
2 بایت میباشد. بلوکهای حافظه	14 از نوع نگاشت مستقیم دارای 14	$^{ m che}$ جم $^{ m 2^{20}}$ بایت است. حافظه	۲ _ حافظه اصلی دارای ح
از حافظه اصلی به چهل نانوثانیه	انیه طول م <i>ی</i> کشد و خواندن هر بلوک	اطلاعات از حافظه نهان یک نانوث	16 بایت است. خواندن
	شود و ابتدا حافظه نهان تهی است.	ی زیر توسط پردازنده خوانده می	نیاز دارد. رشته آدرسها
01000 _H ,01001 _H ,01002 _H ,590	000 _H ,5900 F _H ,01003 _H ,56780 _H ,5	5678F _H ,56790 _H ,56791 _H	
(سال ۸۷)	ثانیه است؟	به رشته آدرسهای فوق چند نانو	متوسط زمان دستيابي
40 (۴	21 (٣	11 (٢	1 (1
رای ساخت حافظه اصلی پردازنده	، و از بلوکهای حافظه به حجم $8 \mathrm{k}$ بر	دازنده	۳۔ خطوط آدرس یک پرہ
	de = 3) حافظه با فاصله آدرسی		
حافظه برگ برگ شده به صورت	، در این سازمان حافظه به سازمان	کثر نسبت پهنای باند دسترسی	خطوط $A_3 A_2 A_1$ ، حدا
(سال ۸۸)		?.	High-order چقدر است
8 (4	6 (٣	5.5 (٢	5.33 (1
(سال ۸۵)	ِ حافظه نهان صحيح نيست؟	زیر در مورد روشهای نگاشت در	۴ ۔ کدام یک از گزینههای
	Associati با روش Direct Associati		
	شت Associative _ Fully با روش Set		
ســرعت تشــخیص در روش نگاشــت	ور بلوک در حافظه نهان بیشتر از		
Associative Set	الکید حافظه نمایات میتید در		ssociative _ Fully
ار روس ۲۱۵۵۰۰۱۹۲۱۷۰ علیسر	بلوک در حافظه نهان از سرعت تشخیص ه		است اما قیمت آن نیز
ك كلمه 32 بيتي است. فرض كنيد	نظر بگیرید که هر بلو <i>ک</i> آن حاوی یک		
_	د. با فرض این که حافظه cache در ش		
(سال ۸۶)		؟ (هر دستور 32 بیت است)	
_		Direct Map استفاده کند.	_ I اگر cache از pping
	ت جایگزینی LRU باشد.	ت Fully Associative با سیاس	ــ II اگر cache به صور
0 (II , 0 (I (*	$\frac{42}{65}$ (II $_{9}$ $\frac{42}{65}$ (I ($^{\circ}$	0 (II . 42/65 (I (۲	42 (II) 0 و (I () 65 <u>65</u> یادداشت:
	•••••		

۶_ در یک حافظه نهان (Cache Memory) که نرخ دسترسی موفق در آن برابر h است، چنانچه اندازه بلوک در آن Bc و اندازه بلوک در حافظه اصلی Bm بایت باشد و نرخ انتقال اطلاعات از حافظه نهان به پردازنده و از حافظه اصلی به حافظه نهان / پردازنده به ترتیب Tc_transfer و Tm_transfer باشد و همچنین زمان اولین دسترسی به حافظه نهان و اصلی به ترتیب Tc access باشد، زمان متوسط انتقال Bc بایت اطلاعات درخواستی از سوی پردازنده چقدر خواهد بود؟(سال ۸۵)

h.(Tc access+Bc.Tc transfer)+(1-h).(Tc access+Tm access+Bm.Tm transfer) (1

h.(Tc access+Bc.Tc transfer)+(1-h).(Tc access+Tm access+(Bc+Bm).Tc transfer) (Y

h.(Tc access+Bc.Tc transfer)+(1-h).(Tm access+Bc.Tc Transfer+Tc access+Bm.Tm transfer) (

h(Tc-access+Bc.Tc-transfer)+(1-h).(Tc access+Tm access+Bm.Tm transfer+Bm/Bc.Tc Transfer) (*

٧ _ كدام عبارت در مورد سلسله مراتب حافظه صحیح است؟ (سال ۸۵)

۱) برای افزایش فضای آدرس دهی پردازنده از این روش استفاده میشود.

۲) برای کم کردن فاصلهای که بین سرعت پردازنده و سرعت حافظه وجود دارد از این روش استفاده می شود.

۳) وقتی باس داده 8 بیتی است برای دستیابی به کلماتی که بزرگتر از یک بایت است از این روش استفاده میشود.

۴) روش سلسله مراتب حافظه دیگر منسوخ شده است و هم اکنون از حافظه نهان (cache) استفاده می شود.

۸ _ یک سستم حافظه با دو سطح cache را در نظر بگیرید. اطلاعات مورد نیاز را در جدول زیر پیدا می کنید. متوسط زمان دسترسی به این سیستم حافظه چقدر است؟ (سال ۸۶)

 L_1 Hit Time = lcycle

 L_2 Miss Rate = 1%

 L_2 Hit Time = 4 cycle

 L_2 Miss Rate = 20%

 L_2 Miss Penalty = 150cycel

۴) هيچ کدام

2.61 (٣

2.45 (٢

1.34 ()

بادداشت:	!

پاسخها

۱_ گزینه ۴ درست است.

برای مقرون بهصرفه بودن باید زمان دسترسی به حافظه با کش کمتر از زمانی که کش وجود ندارد باشد. بدون کش فقط کلمه موردنظر خوانده می شود. در حالی که با کش ابتدا به کش رجوع می شود و در صورت عدم وجود یک بلاک حافظه که 8 بایت است با زمان 8×12.5 خوانده مى شود.

پس:

calci yl gege
$$2m < c$$
 calci yl gege $2m < c$ calci yl gege $2m < c$ calci yl $2.5 > 1 + (1 - h)(8 \times 12.5)$ $\rightarrow h > 1 - (11.5/100) \rightarrow h > 88.5\%$

Υ گزینه Υ درست است.

آدرس هر کلمه 20 بیتی که 14 تای آن index و 6 تای دیگر tag میباشد چون بلوکها 16 بایتی هستند. پس 4 بیت برای کلمههای هر بلوک استفاده می شود. اگر بلوک دو آدرس یکسان بود ولی tag آنها تفاوت داشت آن بلوک جایگزین بلوک قبلی می شود چون نگاشت مستقیم است.

6	14	
tag	index	
6	10	4
tag	block	word

tag	block	word	- miss
000000	0100000000	0000	hit
000000	0100000000	0001	hit
000000	0100000000	0010	miss
010110	0100000000	0000	hit
010110	0100000000	1111	miss
000000	0100000000	0011	miss
010101	1001111000	0000	hit
010101	1001111000	1111	miss
010101	1001111001	0000	111133

5 تا miss وجود دارد برای هر ارجاع، یک بار به cache مراجعه میشود و برای هر miss یک باربر به حافظه مراجعه میشود $t = 5 \times 40 + 10 = 210$

رمان =
$$\frac{210}{10}$$
 = 21

یادداشت:	

$$\frac{2^{24}}{2^{13}}$$
= 2^{11} = 2048: تعداد صفحه در حافظه مجازی: $\frac{2^{19}}{2^{13}}$ = 2^6 = 64: تعداد بلوک در حافظه اصلی

۴_ گزینه ۴ درست است.

۵_ گزینه ۲ درست است.

.
$$\frac{256}{4}$$
 = 64 بیت یعنی ۴ بایت.پس تعداد بلوکهای حافظه نهان برابر است با $\frac{256}{4}$

در روش Fully Associative به روش LRU، پس از آن جا که ۶۵ دستور و ۶۴ بلوک داریم، همواره miss رخ می دهد. یعنی پس از ۴۴ تا cache پر شد، دستور ۶۵ ام به جای دستور اول می نشیند، سپس دستور اول می خواهد اجرا شود که چون در miss تا cache به جای دستور دوم می نشیند و

در روش direct mapping، پس از smiss، پس از smiss اول، در دفعات بعد فقط ۲ تا miss داریم: وقتی دستور اول جایگزین دستور 65 م میشود، و وقتی دستور ۶۵ م جایگزین دستور اول میشود پس:

hit ratio =
$$\frac{0 + (65 - 2) + (65 - 2)}{3 \times 65} = \frac{42}{65}$$

۶_ گزینه ۱ درست است.

اگر hit صورت گیرد، به حافظه نهان دسترسی حاصل می شود و BC بایت به نرخ انتقال Tc_transfer انتقال می یابد، که می شود Tc-access + BC. Tc tranfer .

۷ _ گزینه ۲ درست است.

حافظه ایده آل حافظه ای است که گنجایش زیاد، قیمت ارزان و سرعت زیاد داشته باشد. از آن جا که این هرسه با هم در یک حافظه جمع نمی شود، از حافظه ی سلسله مراتبی استفاده می شود. مثلا سرعت رجیسترهای CPU زیاد است. سرعت حافظه ای اصلی خیلی کمتر است. پس از حافظه ی نهان (cache) بین این دو استفاده می شود.

۸ _ گزینه ۱ درست است.

دسترسی = L1 hit + L1 Miss(L2 hit + L2 Miss×penalty)
=
$$1 + \frac{1}{100} (4 + \frac{20}{100} \times 150) = 1.34$$

یادداشت
 •••••
 •••••