



تمرین سری پنجم

تحویل تا ساعت ۲۳:۵۵ روز سهشنبه مورخ ۱۴۰۰/۰۳/۲۵ از طریق سامانهی دروس

نکاتی در رابطه با نوع تمرین

هر سری از تمرینها، از چهار بخش تشکیل شده است:

- مرور و تثبیت مفاهیم: پرسشهای این بخش جهت مرور و یادآوری مفاهیم درسی آورده شده است و با مطالعه مفاهیم درسی گفته شده در کلاس درس و اسلایدهای درس خواهید توانست به آنها پاسخ دهید. پاسخ آنها مورد ارزیابی قرار نخواهد گرفت، لذا نیازی به ارسال پاسخ آنها نیست.
- تحلیل و طراحی مدار: پرسشهای این بخش جهت درک عمیق مفاهیم درسی و افزایش قدرت تحلیل و طراحی سیستمهای دیجیتال آورده شده است. پاسخ به آنها الزامی بوده و مورد ارزیابی قرار خواهد گرفت.
- توصیف و پیاده سازی: پرسشهای این بخش جهت افزایش مهارت شما در پیاده سازی مدارهای دیجیتال، بررسی درستی عملکرد آن و استفاده از ابزارهای طراحی آورده شده است. پاسخ به آنها الزامی بوده و مورد ارزیابی قرار خواهد گرفت.
- طراحی و پیاده سازی سامانه پیشرفته: پرسشهای این بخش ممکن است کمی پیچیده تر و دشوارتر از سایر بخشها باشد.
 الزامی یا اختیاری بودن آنها در صورت پرسش ذکر شده است.

نکاتی در رابطه با نحوهی ارسال تمرین

- ارسال تمرینات به صورت الکترونیکی و از طریق سامانه دروس خواهد بود. فایل ارسالی شما فایل zip با نام sid_hs.zip است که sid شماره دانشجویی و hs شماره سری تمرین است. یک قالب آماده در سامانه دروس قرار داده شده است تا پاسخ تمرین را در قالب تعیین شده بنویسید. پرسشهایی که پاسخ آنها ماهیت تشریحی و تحلیلی دارد را به صورت تایب شده یا دستی نوشته و به صورت یک فایل PDF ذخیره نمایید.
- زمان تحویل هر سری از تمرینات مشخص بوده و پاسخ تمرین پس از موعد مقررشده در سامانه دروس قرار داده خواهد شد لذا امکان تغییر آن وجود ندارد. در حل تمرینات، میتوانید بهصورت دوتایی یا چندتایی با یکدیگر همفکری و بحث نمایند ولی هر شخص میبایست درنهایت پاسخ و استدلال خود را بهصورت انفرادی بنویسد و در صورت شباهت پاسخ، تمامی افراد نمره تمرین را از دست خواهند داد.
- بازای هر روز ارسال زودهنگام تمرینها ۵ درصد نمره اضافی تا سقف ۲۰ درصد (در صورتی که نمره خام تمرین بالاتر از
 ۷۵ درصد شود) در نظر گرفته خواهد شد. بازای هر روز دیرکرد در ارسال تمرین ۱۵ درصد جریمه اعمال خواهد شد. ارسال دیرهنگام فقط تا ۲روز پس از زمان مقررشده امکانپذیر است و پس از آن نمره تمرین صفر در نظر گرفته خواهد شد.

چنانچه ابهامی در زمینه تمرینات دارید، می توانید اشکالات خود را از طریق پست الکترونیکی زیر با موضوع PDS.2021 رفع نمایید.

ali[dot]mohammadpour[at]aut[dot]ac[dot]ir

محمدپور

موفق و پیروز باشید!



طراحى سيستمهاى ديجيتال برنامه پذير نیمسال دوم ۱۴۰۰–۱۳۹۹



تمرین سری پنجم

تحویل تا ساعت ۲۳:۵۵ روز سهشنبه مورخ ۱۴۰۰/۰۳/۲۵ از طریق سامانهی دروس


پرسشهای مرور و تثبیت مفاهیم (نیازی به ارسال پاسخ این بخش نیست.)

الف) به سوالات زیر یاسخ دهید.


- روشهای کدگذاری حالات مختلف یک ماشین حالت را نام برده و مزایا و معایب هریک را بیان کنید.
- توضیح دهید در چه صورت سیگنالها و متغیرهای موجود در یک فرایند در حین سنتز به حافظه تبدیل میشوند؟
 - نقش و دلایل شبیهسازی قبل و بعد از سنتز را بیان کنید.
 - انواع wait را نام برده و بگویید هر کدام با یکدیگر چه تفاوتی دارند.
 - از کد ;wait (که زمانی نامحدود را منتظر میماند) در کجا می توان استفاده کرد؟
- چرا از اصطلاح چرخهی طراحی استفاده می کنیم؟ مراحل چرخهی طراحی را نام برده و هر یک را توضیح دهید.

ب) مدار تشخیص دهندهی دنبالهی ۱۰۰۱۰۰۱ و ۱۰۰۱۰۰۱ را به صورت همپوشان ۱ توصیف نمایید. این مدار دارای یک ورودی است که با هرکلاک، یک بیت را دریافت می کند و وقتی هر کدام از دنبالههای بالا را دریافت کرد، خروجی خود را یک کند. همپوشان بودن به معنی این است که مثلا اگر دنباله ۱۰۰۱۰۰۱۰۰۱ دریافت شد، خروجی در کلاک هفتم و کلاک سیزدهم یک می شود.

ج) مدار مربوط به ماشین حالت شکل ۵-۱ را توصیف نمایید. سپس در ابزار Vivado آن را به صورت One-Hot و Gray سنتز نمایید. میزان منابع مصرفی دو روش را با یکدیگر مقایسه کنید.



- د) یک کرونومتر با ورودیهای ساعت، بازنشانی، نگه داشتن (pause) و ادامه (resume) و یک خروجی از نوع عدد صحیح طراحی کنید. فرکانس کلاک ورودی را ۲۰ مگاهرتز در نظر بگیرید.
 - ه) ماژول تشخیص دهنده ی خطای CRC16-CCITT را به صورت سریالی (حساس به کلاک) طراحی نمایید.



شكل ۵-۱ ماژول تشخيص دهنده ي CRC16-CCITT

¹ Overlapped



طراحى سيستمهاى ديجيتال برنامه پذير

نيمسال دوم ١۴٠٠–١٣٩٩



تمرین سری پنجم

تحویل تا ساعت ۲۳:۵۵ روز سهشنبه مورخ ۱۴۰۰/۰۳/۲۵ از طریق سامانهی دروس

(ارسال پاسخ این بخش الزامی است.)

فرض کنید جهت طراحی یک شمارنده که ورودی فعال ساز همگام و بازنشانی ناهمگام دارد، از قطعه کد $\alpha-1$ استفاده

قطعه کد ۵-۱

```
-- type of signal 'count' is std_logic_vector(7 downto 0)
-- type of other signals is std_logic
    active_clock <= clock and enable;</pre>
    process (active_clock)
    begin
      if reset = '1' then
          count <= (others => '0')
      else
          if rising_edge(active_clock) then
            count <= count + '1';</pre>
          end if;
      end if;
end process
```

الف) در رابطه با نقش سیگنال Enable توضیح دهید. برای چه هدفی می توان از آن استفاده کرد؟ ب) در لیست حساسیت فرآیند^۲ فقط سیگنال کلاک (clock) را قرار داده و آن را طوری بازنویسی کنید که عملیات قطعه کد ۵-۱, اانجام دهد.

² Process



طراحى سيستمهاى ديجيتال برنامه پذير

نيمسال دوم ۱۴۰۰–۱۳۹۹




تمرین سری پنجم

تحویل تا ساعت ۲۳:۵۵ روز سهشنبه مورخ ۱۴۰۰/۰۳/۲۵ از طریق سامانهی دروس

يرسش ۵-۲

کد NRZI یا کد برگشتناپذیر به صفر معکوس برای انتقال دادههای سریال استفاده می شود. هنگام کدگذاری اگر مقدار ورودی در کلاک جاری یک باشد، خروجی برعکس می شود و اگر ورودی صفر باشد، خروجی حالت قبلی را حفظ می کند. در حالت اولیهی بیکار (idle)، خروجی برابر یک است و در مثال زیر، اولین خروجی معنادار صفر خواهد بود. به عبارتی دیگر، ورودیهای پیشین را برابر صفر در نظر بگیرید.



الف) كدگذار ^۴ NRZI را با استفاده از ماشين حالت به صورت سنتزيذير توصيف نماييد.

ب) آشکارساز ^۵ کد NRZI را با استفاده از ماشین حالت به صورت سنتزپذیر توصیف نمایید. آشکارساز به صورت معکوس عمل می کند یعنی اگر ورودی کد NRZI باشد، خروجی آن دنباله ورودی های اولی خواهد بود.

ج) یک فایل محیط آزمون تعریف نمایید و در آن یک کدگذار NRZI را به آشکارساز آن وصل نمایید. مدار را با بردار آزمون زیر شبیه سازی نمایید. بدیهی است که خروجی باید بردار آزمون باشد.

د) کد شبیه سازی و شکل موج آن را ارائه دهید. از رشته ی بیتی زیر به عنوان بردار آزمون استفاده کنید.

1110101001001000010010101010101001001

³ Non-return to-zero Invert

⁴ Encoder

⁵ Decoder





تمرین سری پنجم

تحویل تا ساعت ۲۳:۵۵ روز سهشنبه مورخ ۱۴۰۰/۰۳/۲۵ از طریق سامانهی دروس

پرسش ۵-۳

اطلاعات ژنهای انسان شامل * کاراکتر $\{A, C, T, G\}$ است. دو نمونه از رشتههایی که در ژنها یافت می شوند به صورت زیر هستند:

$$U = G^{5}A^{+}C[TC]^{3}$$

$$V = A\varepsilon^{*}A[GT]^{*}C$$

- علامت * به منزلهی تکرار صفر یا بیشتر عبارت درون [] است.
- علامت + به منزلهی حداقل یک بار (یک یا بیشتر) عبارت درون [] است.
- عدد بعد از یک کاراکتر (یا عبارت داخل کروشه) به منزلهی تکرار آن کاراکتر (یا عبارت داخل []) به آن تعداد است.
 - علامت \mathfrak{F} بهمنزلهی هر یک از کاراکترهای \mathfrak{F} ، \mathfrak{T} ، \mathfrak{T} ، \mathfrak{T} هیچ است.
 - برای یک حرف تنها [] لازم نیست.

مثالها

GGGGGACTCTCTC	GGGGGAAACTCTCTC	AAC	<i>AAGT C</i>
GGGGGAAAACTCTCTC	<i>ATGTAAGTGTC</i>	ATAC	<i>ACAGTC</i>

مربوط به U با رنگ قرمز نشان داده شدهاند و رشتههای مربوط به V با رنگ قرمز نشان داده شدهاند U

توجه: کاراکترهای ورودی با دو بیت به صورت زیر مشخص می شوند و در هر کلاک یک کاراکتر وارد سیستم می شود.

00	01	10	11
A	T	G	С

الف) یک ماشین حالت با استفاده از یک فرآیند توصیف نمایید که ساختارهای V و V را نشان دهد. خروجی سامانه یک سیگنال دو بیتی است که بیت صفر زمانی فعال می شود که ماشین حالت رشته ی V را تشخیص دهد. زمانی فعال می شود که ماشین حالت رشته ی V را تشخیص دهد.

 $oldsymbol{\psi}$ و یک و پک هرآیند برای تشخیص رشتهی را با استفاده از **دو فرآیند** توصیف نمایید. یک فرآیند برای تشخیص را با استفاده شود.

ج) یک فایل محیط آزمون طراحی کرده و هر دو قسمت «الف» و «ب» را شبیهسازی نمایید. کد شبیهسازی و شکل موج خروجی را ارسال نمایید. برای ورودی بردار آزمون دو رشتهی زیر را در نظر بگیرید.

ج) هر دو قسمت «الف» و «ب» را سنتز نمایید. گزارش منابع مصرفی را ارائه دهید. چه نتیجهای می گیرید؟





تمرین سری پنجم

تحویل تا ساعت ۲۳:۵۵ روز سهشنبه مورخ ۱۴۰۰/۰۳/۲۵ از طریق سامانهی دروس

پرسش ۵-۴


در این پرسش یک شمارنده ی تعداد تکرار اعداد \cdot الی \vee را طراحی خواهیم کرد. ورودی ها از طریق یک تولید کننده الگو وارد سیستم می شود. نتایج نیز در یک حافظه RAM نوشته می شود. نتایج تعداد شمارش در آدرس خانه ی همان عدد ذخیره می شود. به عنوان مثال تعداد تکرار عدد \wedge در آدرس \wedge حافظه RAM ذخیره می شود. مقدار اولیه همه ی خانه های RAM برابر صفر است. ابتدا داده توسط ماشین حالت تولید می شود. سپس محتوای خانه ی مربوطه از RAM خوانده می شود و یک واحد به آن اضافه می شود. در کلاک بعد، بار دیگر داده ی جدید از تولید کننده ی الگو خوانده و محتوای حافظه RAM به روز می شود.

الف) با استفاده از ماشین حالت، یک تولید کننده ی الگو طراحی نمایید که مطابق دنباله ی زیر، به ترتیب (از چپ به راست) اعداد را تولید نماید (این دنباله از ابتدا تا انتها مدام تکرار می شود). ورودی مدار کلاک و ریست است و خروجی آن یک عدد سه بیتی است. این مدار برای تولید ورودی مسأله است.

1,1,2,1,2,3,1,2,3,4,1,2,3,4,5,1,2,3,4,5,6,1,2,3,4,5,6,7,1,3,4,5,6,7,0

 \mathbf{v}) یک حافظه ی RAM (شکل $\mathbf{a}-\mathbf{v}$) با اندازه ی عرض بیتی ۱۶ به طول ۸ توصیف نمایید که دارای سیگنال ریست سنکرون (صفر کردن همه ی خانه ها) و سیگنال فعال ساز برای نوشتن داشته باشد. توجه داشته باشید که آدرس مجزایی برای نوشتن و خواندن وجود ندارد (خطوط آدرس برای نوشتن و خواندن، مشترک است).

ج) با استفاده از مدارهای قسمت «الف» و «ب» مدار شکل α - را طراحی نمایید. یک ماشین حالت برای کنترل بخشهای مختلف طراحی نمایید تا عملیات شمارش را به درستی انجام دهد.



- د) مدار نهایی را شبیهسازی کنید. شکل موج مربوط به حافظه RAM را برای شمارش ۲۰۰ ام و کد شبیهسازی را ارائه دهید.
- ه) مدار نهایی را سنتز نمایید. گزارش منابع مصرفی و شماتیک Elaborated Design قبل از سنتز را ارائه دهید. شماتیک یس از سنتز را نیز ارائه دهید.





تمرین سری پنجم


تحویل تا ساعت ۲۳:۵۵ روز سهشنبه مورخ ۱۴۰۰/۰۳/۲۵ از طریق سامانهی دروس

و) بخش اختیاری (نمره اضافی دارد.)

پیاده سازی قسمت «۱» یا «۲» و یا هر دو، نمره اضافی مجزایی دارد.

۱) در محیط Vivado بخش IP Catalog را انتخاب نمایید. هستهی پردازشی Block Memory Generator را انتخاب نموده و مطابق جدول زیر پیکربندی کنید. از آن به جای کدی که در قسمت «ب» نوشته اید استفاده کنید.

Basic	Mode	Stand Alone
	Memory Type	Single Port
Port (A) Options	Write Width	16
	Read Width	16
	Write Depth	3
	Read Depth	3





۲) مطابق قسمت «۱» یک حافظهی FIFO⁶ با مشخصات زیر با استفاده از هستهی پردازشی FIFO Generator پیکربندی
 کنید و بین واحد تولید کننده الگو و سایر بخشها قرار دهید.

برای یادآوری عملکرد FIFO، می توانید به لینک زیر مراجعه نمایید:

https://en.wikipedia.org/wiki/FIFO_(computing_and_electronics)

Basic	Interface Type	Native
	Fifo Implementation	Common Clock Distributed RAM
Native Ports	Write Width	3
	Read Width	3
	Write Depth	256
	Read Depth	256

۳) واحد کنترل را طوری تغییر دهید که ابتدا ۲۵۶ داده را در FIFO ذخیره کند. سپس با حافظهی بلوکی قسمت ۱ یا FIFO (و یا هر دو) کار کند. نیاز است تعدادی سیگنال کنترلی خروجی به واحد کنترلی اضافه کنید.

۴) مدار نهایی را شبیهسازی کنید. شکل موج مربوط به حافظه RAM را برای شمارش ۲۰۰ ام (پس از اتمام نوشتن در (FIFO) و کد شبیهسازی را ارائه دهید.

۵) مدار نهایی را سنتز نمایید. گزارش منابع مصرفی و شماتیک Elaborated Design قبل از سنتز را ارائه دهید. شماتیک پس از سنتز را ارائه دهید.

-

⁶ First-In-First-Out