

sbRIO

troslojna aplikacija


Šta ćemo raditi...

VI koji nadzire sistem
i zadaje parametre

VI za simulaciju i
testiranje FPGA
aplikacije

VI koji pokreće FPGA
aplikaciju i
komunicira sa PC
HMI VI-em

VI koji upravlja
diodama i očitava
stanje I/O





Procedura

1. Kreiranje Labview projekta
2. Kreiranje FPGA Main aplikacije
3. Kreiranje FPGA test aplikacije
4. Interaktivno testiranje i debugiranje FPGA aplikacije
5. Kompajliranje FPGA Main aplikacije u beatstream fajl
6. Kreiranje mrežnih deljenih promenljivih
7. Kreiranje RT Main aplikacije
8. Kreiranje PC Main aplikacije (HMI)
9. Podešavanje RT Main kao početne aplikacije


FPGA aplikacija

- Treptanje dve LE diode zadatom brzinom
- Treća dioda “Živ sam 😊” blinka sa 20% ciklusa




FPGA test aplikacija

- Simulacija na PC-u
- Izbegava se dugotrajno kompajliranje, u slučaju greške
- Nakon testiranja se FPGA VI kompajlira u beatstream fajl



RT Main aplikacija

- Startuje FPGA Main VI
- Povezuje fizičke instance sa mrežnim promenljivima



PC aplikacija

- Pregled stanja LE dioda
- Pauziranje
- Zadavanje periode
- Zaustavljanje obe aplikacije

Loop Time (ms)



Pause



stop



Paused



LEDa



LEDb

