# **VIRTUALIZATION**

# INTRODUCTION

וירטואליזציה הינה דימוי תשתיות חומרה אמיתיות באמצעות הקצאת משאבי חומרה מתוך תשתית חומרה רחבה יותר. חשוב לשים לב שוירטואליזציה יכולה להתבצע ברמת האפליקציה (JVM) וברמת מערכת ההפעלה (VMware, Hypervisor), אנו נתייחס לוירטואליזציה באזורי מערכת ההפעלה.

בסוף, וירטואליזציה מספקת שכבת אבסטרקציה בין החומרה לבין מערכת ההפעלה, ומאפשרת לעשות דברים די מגניבים:

- הרצת מכונות וירטואליות בבית לצורכי מחקר (VM).
- שרת ארגוני שמריץ המון מכונות על מנת לנצל את משאבי החומרה ולחסוך בעלות (ESX).
  - יכולת ניהול, גמישות, ושחזור של משאבים באופן פשוט ויעיל.
  - .(hypervisor) קבלת נוטיפיקציה על אירועי מערכת לבחירתנו
    - ! (VBS) אבטחה •

# HYPERVISOR/VMM

תכנה לניהול מכונות וירטואליות, אשר יוצרת הדמיה של משאבי החומרה למכונות (מעבד, זיכרון, פסיקות ١/٥).

## HYPERVISOR TYPES

נהוג לחלק את סוגי ה Hypervisors לשלוש משפחות עיקריות:

- . (ESX, MS Hyper-V) חוות שרתים VMs ומריץ מעליו המון bare-metal ... bare-metal ...
  - במחשב שלנו VM רצים מעל מערכת ההפעלה כמו כל תכנה אחרת, אך מספק שירות שמסוגל להריץ VM במחשב שלנו (VMware Workstation, KVM).
    - 3. host-only משתמשים ביכולות הוירטואליזציה על מנת להריץ את המערכת הקיימת כ VM, במטרה לקבל נוטיפיקציה על אירועים מאוד low-level-ים, למשל כמו גישה לאוגר רגיש \ אזור זיכרון. יכול לשמש גם למטרות פחות נחמדות (BluePill)

## POPEK AND GOLDBERG VIRTUALIZATION REQUIREMENTS

- אמינות ה guest חייב לרוץ בדיוק כפי שהיה רץ אילו היינו קונים מחשב שמריץ אותו ישירות על החומרה.
- ביצועים ניתן להבין שהרצת ה Guest תהיה איטית יותר, אך חשוב לזכור שבסוף אם זה איטי לא ישתמשו בזה.
  - שחרים כרצונו. quest או host א יוכל להשפיע על ה Guest א ארים כרצונו.

### IMPLEMENTATIONS METHODS

### **EMULATION**

נכתוב תכנית אימולצייה אשר מקבלת אסמבלי של ארכיטקטורה כלשהי, עוברת פקודה פקודה מתרגמת אותה לאכיטקטורה מעליה היא רצה ומבצעת אותה (תוך כדי עיבוד של פקודות מותרות\אסורות וכו'). היתרונות הן שיצרנו כאן תכנית מדהימה שמספקת אבסטרקציה ובעצם נותנת להריץ כל ארכיטקטורה X מעל ארכיטקטורה Y (במידה ונתמך), החיסרון הגדול הוא שזה פשוט איטי באופן בלתי סביל.

#### TRAP-AND-EMULATE

לאחר מכן, הבינו שאי אפשר לעבד כל opcode לפני שמריצים אותו, ולכן הגישה המבוקשת היא "תן לקוד לרוץ - מה כבר יקרה ?!". הבעיה היא שיש פקודות ASM שלא היינו רוצים לתת ל guest להריץ (מבעיות אבטחה, ארגון):

- Sensitive Instructions שליטה במשאבי החומרה.
- יוכל לבצע. ring 0 פקודות שהיינו רוצים שרק **Privileged Instructions** •

נניח שאנחנו מניחים שהפקודות הבעייתות לנו מבחינת וירטואליזציה הן אותן פקודות לעיל, ובנוסף בהנחה שהמעבד יודיע לי מספיק טוב שאני מריץ פקודה שלא הייתי אמור (general protection exception) - השיטה אומרת בואו ניתן לקוד פשוט לרוץ במצב unprivileged, ובמידה והרצנו פקודה בעייתית יקפוץ trap שה VMM יידע לטפל בו.

היתרונות הן שכל הפקודות הנורמטיביות ירוצו מעל החומרה באופן ישיר. החיסרון הוא שעדיין פקודות בעייתיות יהיו יותר איטיות מבאופן רגיל. כל זה טוב ויפה בארכטיקטורה דמיונית, אך כשמסתכלים פרקטית על x86 עולות בעיות:

- ווי אומדות ב Non-Privileged Sensitive Instructions .1 ישנן פקודות ב X6 שלא עומדות בהנחות העבודה שלנו:
- exception שירוצו כ noprivileged שירוצו כ interrupt flags פקודות שקשורות ל
  - b. ישנן פקודות unprivileged שמשתמשות בעקיפין במשאבי חומרה שה VMM היה רוצה לשנות. למשל LAR ניגש ל GDT, המעבד ייגש ל GDT של ה VMM במקום לשל ה guest OS.
- ,0 שמעתיקות את ה CPL, עלולות להוות בעיה כיוון שguest OS v שמעתיקות את ה cring שמעתיקות את ה אבל הוא בעצם יראה שם ring שהוא לא
  - .guest OS מקום את של ה VMM במקום את של ה di aguest OS מקום את של ה.

Group	Instructions
Access to interrupt flag	pushf, popf, iret
Visibility into segment descriptors	lar, verr, verw, lsl
Segment manipulation instructions	pop <seg>, push <seg>, mov <seg></seg></seg></seg>
Read-only access to privileged state	sgdt, sldt, sidt, smsw
Interrupt and gate instructions	fcall, longjump, retfar, str, int <n></n>

.2 מומר 2/3 ירוץ כ guest OS ירוץ כ ירוץ כ פשקבענו שה Ring Compression - כשקבענו שה 2 פשקבענו שה 2 ירוץ כ  $^{\circ}$  , וגם ב 2 אל ממבדיל בין  $^{\circ}$  , וגם ב 2  $^{\circ}$  , וגם ב 2  $^{\circ}$  , וגם ב 2 אל ממבדיל בין  $^{\circ}$  , וגם ב 2  $^{\circ}$  , וגם ב 2 איש מגבלות, לכן ה 2  $^{\circ}$ 

מבין guest OS - בסופו של דבר יש מבני נתונים שנשמרים עבור המעברים בין ה guest OS - בסופו של דבר יש מבני נתונים שנשמרים עבור המעברים בין ה Address Space - בסופו של ה VMM ולכן מבוזבז זיכרון ל guest OS (יתרה מכך, יש מימושים שה VMM נמצא ב guest OS של ה עלות אבטחה.
 בנוסף לכך, חשוב לוודא שה guest לא יכול לגשת לאזורים האלה בזיכרון, שכן אחרת זה מעלה בעיות אבטחה.

עם זאת, בגלל חשיבות הוירטואליזציה x86 שופר - לא באופן ש trap-and-emulate יעבוד, אך בשיטות עקיפות.

### **FULL VIRTUALIZATION**

גישה שבאה לפתור את הרצת הפקודות הבעייתיות בעזרת שיטת Binary Translation (BT) + Direct Execution (DE). מוצאת את הפקודות הבעייתיות באסמבלי (סטטית או דינמית) ומחליפה אותן בפקודות שקולות אך קצת שונות \ ב trap ל VMM אשר יאמלץ פקודה שקולה, את הפקודות הרגילות מריצה כמו שהן. סה"כ פותר את הבעיה, אך יש איטיות שעדיין קיימת בהעברת המושכות לאמלוץ של חלק מהפקודות הבעייתיות + האמלוץ עצמו.

? איך BT באמת מחליף את הפקודות הבעייתיות

- **סטטית** ממש מתרגם מראש בינארים להרצה לבינארים חדשים שניתן להריץ (עלול לפספס).
- דינמית שמירת ה Xranslation cache פקודות הבאות לביצוע ב Translation cache, והחלפתן בזמן ריצה לפני ביצוע.

### PARAVIRTUALIZATION (PV)

שיטה שאומרת שהרבה בעיות שנוצרות רק בגלל שמ"ה לא מודעת שהיא רצה מעל VMM, לכן היא מציעה API של פקודות בעייתיות להרצה ל VMM. כמובן שהיתרון שלה הוא מהירות - הכל רץ כמו שהוא והקריאות API מהירות מאוד. עם זאת, בעייתיות להרצה ל VMM. נהכי גרוע שצריך לשנות את ה guest OS יודעת שהיא רצה מעל ה VMM, והכי גרוע שצריך לשנות את ה guest OS שזה לא מובן מאליו ולא תמיד אפשרי.

## HARDWARE ASSISTED VIRTUALIZATION (HVM)

Intel ו AMD הבינו את הבעיה והצורך ובאזור 2006, הוציאו מעבדים Vintel-VT-x AMD-V אשר פותרים את שורש הבעיה. המעבדים החדשים בעצם תומכים בסט פקודות חדש שרק ה VMM יכול להריץ (כמו 1- ring), אשר תומכים חומרתית ביכולת של ה VMM לקבל את הריצה כאשר מורצת פקודה "בעייתית".


כיום, זו השיטה המקובלת לעשות וירטואליזציה, עם זאת משתמשים בשילובים עם טכניקות נוספות על מנת לעשות אופטימיזציות נוספות, אך טכנולוגיית intel-VT-x כלשעצמה מספקת כלים להתמודדות עם הבעיה.

# VMWARE WORKSTATION (X86) BEFORE HVM

נציג בגדול את הפתרונות של VMWare להרצת VM מעל ה Host OS, ללא יכולות וירטואליזציה חומרתיות.

## ARCHITECTURE

תהליך UM ראשי שמנהל את כל הויטואליזציה של ה VMs, תהליכי בן בשם vmx עבור כל VM שמריצים, וכמובן דרייבר קרנלי VMM שמטפל בחלקים ה Low-level-י של הוירטואליזציה.




VMWare Workstation Architecture

## HOST OS VS. VMM CONTEXT

בכל רגע נתון מ"ה יכולה להימצא ב context \ vorld switch \ host OS context \ VMM context יש את ה"עולם". (Virtual Address Space, IDT, Stack, etc.).

חשוב לשים לב שמבחינת מ"ה ה VMM driver הוא מודול קרנלי רגיל, אך בפועל הוא מממש את כל הפרדת העולמות הזאת.



נקצה cross-page ונשמור בו את הקוד שאחראי ל world-switch ואת מבני הנתונים שיש לשמור בין ה

```
: restore cr2
eax
[ebp-3Ch], eax
                                  ; save eflags
; clear interrupts
                                                                           eax, [ebp-20h]
                                                                                                  ; restore cr4
                                                               MOV
MOV
                                                                          eax, [ebp-38h]
dr0, eax
                                                                                                   ; restore dr0
                                                                                  [ebp-34h]
                                                                                  [ebp-30h]
                                                                                                   : restore dr2
                       ı], eax ; save dr0
                  dr1
                                                                                  [ebp-28h]
                                                                                  [ebp-24h]
                                                               mov
11dt
                                                                                                   : restore dr7
                                                               cmp
jnz
mov
lea
                       i], eax ; save dr3
                                  ; save dró
                                                                                                  ; switch 224 cases
                                                               cmp
ja
jmp
                                                                          loc_10002C91 ; jumptable 100026B5
ds:off_10002CC0[ecx*4] ; switch jump
            fword ptr [ebp-<mark>10h] ; save g</mark>
word ptr [ebp-<mark>2] ; save ldt</mark>r
```

cross-page context

לאחר מכן, כאשר נרצה לעבור מ context אחד לאחר, נקרא לקוד שב cross-page אשר שומר את כל הקונפיגורציה הנוכחית, cross-page לאחר מכן, כאשר נרצה לעבור מ context האחר, ונטען את ה context האחר כפי שהיה שמור ב cross-page.

#### **EXTERNAL INETRRUPTS**

כאשר device חיצוני יעלה Interrupt ב VMM context, רץ קוד interrupt handler של ה WMM שבעצם עושה world switch עושה otherrupt handler ולאחר מכן פשוט מריץ <int <vector בהתאמה שה host OS יטפל בו כפי שהוא יודע, כשהטיפול (שגורם להחלפת IDT) ולאחר מכן פשוט מריץ <int <vector בהתאמה שה OVM עודע, כשהטיפול מסתיים שהריצה חוזרת ל VMM driver והוא בתורו מחזיר את הריצה ל UM VMX process המתאים על מנת לאפשר scheduling.

## I/O REQUESTS

עבור Virtual I/O requests שה VMM מעוניין לבצע עבור VM ספציפי, ה VMM משתמש ב VMX סרמאים אבור VMX process שה VMM מעוניין לבצע עבור אוניין לבצע עבור אוניין לבצע עבור אחר אים על כל הבקשות. לאחר קבלת ה RPC, ה vmx בתורו יעשה threads בהתאמה.

# VMM

# VIRTUALIZATION METHOD

נקטו בסוג של גישת Full Virtualization (שהצגנו לעיל), בגדול משתמשים בשיטת DE על הרצת קוד UM ישירות ב 3 ring, ואילו בשיטת BT עבור קוד KM של ה guest שירוץ ב ring 1.

### VMM PROTECTION

נקטו בשיטה בה ה VMM נמצא בזיכרון הקרנלי של ה VM אותו מריצים (ב 4MB העליונים), מה שמשפר ביצועים אך מעלה בעיית אבטחה שבה ה VM יכול לגשת לזיכרון של ה VMM כרצונו. עבור הרצה של user-mode בשיטח לנו כבר בעיית אבטחה שבה ה VM יכול לגשת לזיכרון של ה User/Supervised flag. בשילוב עם ה BT, נוצרה בעיה שלא יוכלו לגשת לדפים קרנליים בעזרת ה VMM, משינינו את ה segment descriptor בכך שהקטינו את ששינינו קוד "בעייתי" לקוד שניגש לחלקים בזיכרון של ה VMM. לכן, שינו את ה segment gs שיצביע על תחילת ה VMM גודלם ב 4MB כך שיצביעו עד התחלת ה WMM (לא כולל). בנוסף לכך, שינו את מנת להחליף כל פקודה בעייתית לגישה ל VMM בעזרת gs, וכל גישה אחרת עם gs הוחלפה ב fs.


#### MEMORY VIRTUALIZATION

האתגר שעומד בפנינו הוא לגרום ל VM לחשוב שיש לו זיכרון משלו, ושפקודות כמו mov מזיכרון יעבדו אוטומטית. האתגר שעומד בפנינו הוא לגרום ל VM לחשוב שיש לו זיכרון משלו, ושפקודות כמו page table והעתק שלו ב VMM. האישה שנקטו בה היא page directory ב cr3 ומשנה את כל אזורי הזיכרון שלו ל read-only. לאחר מכן, כאשר ה guest ה VMM לוקח את כל ה toterrupt שה VMM יקבל רוצה להקצות זיכרון לדוגמא או כל דבר אחר, זה מתבטא בכתיבה ל guest page tables, מה שיגרור interrupt שהיה ויטפל בו. ה VMM כשלעצמו שומר "העתק" של ה guest page tables ומעדכן אותו בכל פעם שהוא מקבל guest page tables התיבה לאזור של ה guest page tables, בנוסף לכך הוא מקצה זיכרון אמיתי אצלו ומעדכן אצלו ואצל ה guest PA. החדש בין ה guest VA לבין ה Machine PA.

בסופו של דבר השיטה צורכת יותר זיכרון (shadow+), היא הופכת את העסק לאיטי יותר כיוון שהיא גורמת להמון page בסופו של דבר השיטה צורכת יותר זיכרון (shadow+), היא הופכת את העסק לאיטי יותר בין VMs. בין היתר בעיה זו היא faults שמתבטאים בסוף ב VMs והרצת קוד של ה VMM + איפוס ה SLAT\EPT).

### SEGMENTS DESCRIPTORS VIRTUALIZATION

הגישה שנקטו בה היא shadow segments descriptors, כאשר מחלקים את הסגמנטים לשלוש קבוצות שונות: רק את אלה הגישה שנקטו בה היא cached) fs, cs, gs, ... – vCPU, את אלה של ה VMD), כל השאר (cached) fs, cs, gs, ... – vCPU).



דואגים לכך שנקבל נוטיפיקציה על השינוי של ה segment descriptors, ונגרום לדברים הבאים לקרות:

- הקטנת הגודל של ה shadow, cached שלא יוכלו לגשת ל 4MB האחרונים של ה VMM.
- שינוי ה DPL של ה shadow, cached עם DPL ל 1, על מנת שנוכל להריץ קוד שנוצר מה BT
  - שינוי ה fs שיצביע על תחילת הקוד של ה VMM (כדי שרק לו יהיה גישה אליו).
- ה BT אחראי לדאוג שהפקודות לא יגרמו ל VMM segments ו fs להיטען, על מנת למנוע גישה ל VMM. למשל כל גישה ל fs ו למשל כל גישה ל fs תוחלף בגישה ל gs.


תמיכה חומרתית של אינטל בוירטואליזציה של המעבד Processor emulation, בין היתר היכולת להגדיר אירועים שיגרמו ל VMM לקבל את השליטה, לעצור את הריצה של ה guest לאחר זמן מוגדר, פתרונות לוירטואליזציה של זיכרון וכו'... לאינטל יש פתרונות גם ל Network\PCl emulation שלא נכנס אליהם.

# VM EXTENSION (VMX) OPCODES

פקודות חדשות שהמעבד תומך בהן שמקלות משמעותית את החיים בוירטואליזציה (ניתן להריץ את הפקודות רק כשרצים ב VMX operation בשני מצבים: ovmalid opcode exception). כאשר רצים ב

- ריק, יכולות של 0 rivileged + פקודות וירטואליזציה VMX root operation (כמו 1- γing). VMX root operation (כמו 1- γing).
  - .non-privileged רץ, בעל יכולת להריץ פקודות וירטואליזציה VMX non-root operation ●

המעבר בין שני המצבים הללו נעשה באמצעות VMX transition, שמורכב מפעולות VM Entry ו מאחורי הקלעים.



## VMCS-MAINTENANCE INSTRUCTIONS

VMX OPCODE	PURPOSE
VMXON	Enter VMX root operation, using memory-operand
VMPTRLD	Load source operand to current VMCS
VMPTRST	Store current VMCS into destination operand
VMCLEAR	Clear the current VMCS
VMREAD	Read current VMCS component to destination operand
VMWRITE	Write current VMCS component from source operand
VMLAUNCH	Launch a VM managed by the current VMCS
VMRESUME	Resume a VM managed by the current VMCS
VMOFF	Processor leave VMX operation

## **GUEST INSTRUCTIONS**

VMX OPCODE	PURPOSE				
VMCALL	Call the VMM for service (VM-Exit)				
VMFUNC	Invoke VM function in VMM (No VM-Exit)				


	VMX-SPECIFIC TLB MANAGEMENT INSTRUCTIONS
VMX OPCODE	PURPOSE
INVEPT	Invalidate cached EPT mappings in the processor
INVVPID	Invalidate cached based on the Virtual Processor ID

## MEMORY VIRTUALIZATION


## EXTENDED PAGE TABLES (EPT\SLAT)

כפי שראינו בעבר, התמודדנו עם בעיית ה memory virtualization בעזרת shadow page tables שמסבכים את החיים וגורמים ל overhead די גדול, לכן הוסיפו את התמיכה החומרתית על מנת להתמודד עם הבעיה באופן היעיל והנוח ביותר Second Level Address Translation.

בסופו של דבר כל מה שעשו זה להוסיף תמיכה חומרתית בשכבה נוספת של paging. כלומר ה guest OS ינהל את ה paging בסופו של דבר כל מה שעשו זה להוסיף תמיכה חומרתית בשכבה נוספת של gPA->mPA בעזרת אתחול gPA->mPA שימפה gPA->mPA בעזרת אתחול שלו כפי שהוא יודע וימפה gVA->gPA בעזרת fon-root operation הוא יבצע תרגום בעזרת cr3 ולאחר מכן תרגום נוסף ע"י non-root operation.



בעזרת התמיכה החומרתית נפתרה הבעיה שאנחנו לא עושים VM Exit בכל שינוי של ה paging ולא מתחזקים shadow בעזרת התמיכה החומרתית נפתרה הבעיה שאנחנו לא עושים TLB שלב תרגום הכתובות ארוך פי כמה וכמה (תרגום של CR3, ובנוסף page table, ובנוסף אנחנו עדיין עושים TLB ל TLB כאשר אנו מחליפים VA->PA בעצמו), ובנוסף אנחנו עדיין עושים Flush ל SM.



כתוצאה מכך, הרחיבו את ה TLB עם עוד רשומה שנקראת Virtual Processor ID (VPID), כאשר לכל VCPU של VCPU של OPID יש OI עם עוד רשומה שנקראת VITLB[VPID, VA], כאשר לכל VAD קיים ובמידה ולא נבצע את מיוחד לו (VPID). כעת, כאשר נרצה לתרגם VA בעזרת EPT ראשית נבדוק האם (VPID). כעת, כאשר אנו ב VMX transition אין סיבה לעשות flush והתקורה נחסכת מאיתנו מה שמשפר את ההליך ה paging. בכך, כאשר אנו ב INVVPID מאפסת את כל ה TLB, בעוד ש INVVPID מאפסת רשומות של ה VCPU הרלוונטי).

## MEMORY TYPE RANGE REGISTER (MTRR)

כידוע, לא כל ה RAM במלואו משמש כזיכרון פיזי קלאסי, אלא ה BIOS מקצה חלקים נבחרים ממנו לטובת MMIO.

```
U kb)
        emory ranges (8)
[0000000000001000 -
[00000000000100000 -
                               000000000000A0000]
0000000000353000]
000000000BAF4000]
                                                         636 kb)
2380 kb)
187496 kb)
        000000000003DA000 -
        0000000000BB12000
                                000000000CFA9000
                                                           21084 kb)
4)
5)
6)
7)
        000000000CFB2000
                                000000000CFC5000
                                                                  kb)
        64 kh
       [000000000CFE0000 - 00000000DEF9000]
[0000000DF89000 - 000000080000000]
```

השאלה שנשאלת היא איך המעבד מודע ל RAM Regions, ומה המאפיינים של כל אזור זיכרון (start, end, cache policy) ? התשובה היא, כמובן, MTRR ! אוסף אוגרים ייעודים שמטרתם להגדיר ע"י ה OS & BIOS את האזורים הללו. (WinDbg !mtrr

cache policy types

על מנת לגשת לאוגרים האלה יש לבדוק שהם supported & enabled ע"י Supported & enabled על מנת לגשת לאוגרים האלה יש לבדוק שהם cache policy עבור Page Attributes Tables (PAT) בנוסף לכך, ניתן לדרוס את ה

למה זה מעניין אותנו ? כיוון שבעזרת ה EPT ניתן למפות gPA->hPA, ועל מנת ליצור ולהקצות מיפוי שכזה יש להבין מהן ldentity הכתובות הפיזיות הקיימות שממופות ומה ה cache policy שלהן. נניח עבור hypervisor type 3, נרצה לעשות gPA הכתובות הפיזיות הקיימות שכל gPA פשוט ימופה לעצמו או במילים אחרות gPA=hPA.

### **VMXON REGION**

אזור זיכרון שמפתח ה VMM אחראי לאלקץ עבור כל מעבד אמיתי ולהעביר את הכתובת הפיזית לפקודה VMXON כפרמטר. האזור זיכרון מיועד לניהול ה VMX operations בין ה VMXOFF ל VMXOFF. רק המעבד רשאי לגשת לאזור זה ואין לגשת אליו (גישה אליו תוביל להתנהגות לא מוגדרת). עקרונית, אין לנו כל כך סיבה להתעסק איתו יותר מדי מה גם שלטענתם הוא משתנה מאוד בין גרסה לגרסה של VT-x (המבנה הכללי שלו דומה ל VMCS, ה data

### Format of the VMXON Region

Byte Offset	Contents					
0	Bits 31:0 VMCS revision identifier					
4	VMXON data (implementation-specific format)					

## VM CONTROL STRUCTURE (VMCS)

מבנה נתונים (4KB aligned) שנשמר בזיכרון עבור כל VM (ליתר דיוק עבור כל virtual CPU) ומנוהל ע"י ה VMM. נוצר על מנת לשמר מצב בין החלופת VM-ים, כאשר יש transition ה VMCS הנוכחי מכיל את כל המידע הדרוש על מנת לבצע אותו - VMCS הנוכחי מכיל את כל המידע הדרוש על מנת לבצע אותו - VMCS של ה VMM, של ה VMM וכו' (בכל רגע נתון המעבד עובד עם ה VMCS הנוכחי והיחיד, ניתן לשנות אותו ע"י הפקודות VMCLEAR או VMPTRLD אך יש לשים לב שהמעבד מצפה לקבל את הכתובת הפיזית של המבנה). זה מבנה הקסם של כל הוירטואליזציה שלנו ! פה נוכל לאתחל ולקנפג את כל הפיצ'רים המגניבים של Intel ל VM שלנו.

#### **VMCS PARTS**

## ה VMCS מחולק לשישה חלקים עיקריים:

- .VM Entry מצב המעבד של ה guest , נשמר ב Guest State Area − Guest registers, EPT control, segment descriptors, rflags, etc. ○
- .VM Exit מצב המעבד של ה host, נשמר ב Host State Area מצב המעבד של ה
  - Registers, segment descriptors, MSRs, etc. o
- VM Exit שדות שליטה על מעבד ה VM קובע מה יגרור VM Exit שדות שליטה על מעבד -
  - MSRs, Exception bitmasks, registers, RPTP, VPID, APIC, etc. o
    - .VM Exit שדות שליטה על ה VM Exit שדות שליטה על ה
      - Debug controls, MSRs, etc. o
    - .VM Entry שדות שליטה על ה **VM Entry Control Fields** •
    - pretty same as VM exit control fields + event injection o
- .VM Exit שדות מידע לקריאה בלבד על מנת לקבל מידע על סיבת ה **VM Exit היבע** על סיבת ה **VM Exit** שדות מידע לקריאה בלבד של היבע אל סיבת ה
  - Exit reason, error codes, opcode execution exits, etc. o

## MODEL SPECIFIC REGISTERS (MSRS)

אוגרים אשר משמשים כקונפיגורציה של מ"ה אל מול החומרה (בדומה ל control registers). ניתן לחשוב על זה כמערך של אוגרים פנימיים (פשוט בלי שמות מוחצנים) אשר ניתן לגשת אליו לאינדקס מסוים בעזרת הפקודות rdmsr, wrmsr מ ring 0. ניתו מוחצנים) אשר ניתן לגשת אליו לאינדקס מסוים בעזרת הפקודות rdtsc. בנוסף, תחת תנאים מסוימים ניתן לגשת ל MSRs שהם mon-privileged גם מ fing 3 למשל בעזרת OMSRs. בין היתר הם מעניינים אותנו כיוון שיש MSRs שלמשל מסמנים על פיצ'רים דלוקים, ובנוסף MSRs ספציפיים של VMXON. לדוגמה, הפקודה VMXON מושפעת משלושת הביטים הראשונים של IA32\_FEATURE\_CONTROL MSR. נהוג לסמן כל אוגר כזה בתור האינדקס שלו ועם שם מוצמד שמתחיל ב \*\_IA32.

### VMCS BITS

פירוט של כל ביט במבנה. ניתן לשנות∖לקרוא את המבנה כאשר הוא טעון בעזרתה VMREAD ,∨MWRITE.

# **Virtual Machine Control Structure**

		G	UEST	STATE ARE	Α					
CR0	CR3						CR4			
DR7										
RSP	RIP RFLAGS									
CS	Selector			ase Address	Seg	Segment Limit Access Ri				
SS	Selector		Base Address			ment L	imit	Access Rig		
DS	Selector		Ba	Segment Limit			Access Rig	ght		
ES	Selector		Ba	ase Address	Seg	ment L	imit	Access Rig	ght	
FS	Selector		Ba	ase Address	Seg	ment L	imit	Access Rig	ght	
GS	Selector		Ba	ase Address	Seg	ment L	imit	Access Rig	ght	
LDTR	Selector		Ba	ase Address	Seg	ment L	imit	Access Rig	ght	
TR	Selector		Ba	ase Address	Seg	ment L	imit	Access Rig	ght	
GDTR	Selector		Ba	se Address	Seg	ment L	imit	Access Rig	ght	
IDTR	Selector		Ba	ase Address		ment L	imit	Access Rig	ght	
IA32_DEBUGCTL	IA32_SY		CS_	IA32_SYSEN		•		SYSENTER_EIP		
IA32_PERF_GLOBAL_CT	RL IA3	2_PAT		IA32_E	FER		IA32	2_BNDCFGS		
Activity state				SMBASE Interruptil	hility stat	te .				
Activity State			Pending	debug exceptions						
				S link pointer						
				mption timer valu						
Page-directory-pointe	r-table entries		PDPTE0	PDPT	E1		PDPTE2	PDPT	E3	
				interrupt status PML index						
		F		STATE ARE	Α					
CRO				CR3				CR4		
	RSP						RIP			
CS				Sele	ctor					
SS				Sele	ctor					
DS				Sele	ctor					
ES				Sele	ctor					
FS	Selector				Ba	se Addr	ess			
GS	Selector Ba					ise Address				
TR	Selector Base Address									
GDTR	Base Address									
IDTR	Base Address									
IA32_SYSENTE				SYSENTER_ESP				SENTER_EIP		
IA32_PERF_GLOB	AL_CTRL		]	IA32_PAT			IA32	2_EFER		

CONTROL FIELDS									
Pin-Based VM-	External-interrupt exiting NMI				11 exiting Virtual NMIs				
<b>Execution Controls</b>	Activate VMX-preemption timer				Process posted interrupts				
	Interrupt	-window ex	kiting			Use TSC offsetting			
Primary processor-	HLT exiting	II.	INVLPG exiting			MWAIT exiting			PMC exiting
based	RDTSC exiting	CF	CR3-load exiting			CR3-store exiting			-load exiting
VM-execution	CR8-store exiting	Us	se TPR sh	adow	NMI	NMI-window exiting			V-DR exiting
controls	Unconditional I/O exit	ing Us	ng Use I/O bitmaps			Monitor trap flag			MSR bitmaps
	MONITOR ex	iting		PAU:				te secon	dary controls
	Virtualize APIC access	es	Enable E	PT	Descr	iptor-table	exiting	Ena	ble RDTSCP
Secondary	Virtualize x2APIC mo	de	Enable VPID		W	BINVD exit	ing	Unre	stricted guest
processor-based	APIC-register virtu	alization	1	Virtual-int	errupt de	livery	P.A	AUSE-loo	p exiting
VM-execution	RDRAND exiting	Er	nable INV	/PCID	Enat	ole VM fun	ctions		S shadowing
controls	Enable ENCLS exitin	g R	DSEED ex	kiting		Enable PM	IL	EPT-	violation #VE
CONTROLS	Conceal VMX non-re						le XSAVES		RS
	Mode-based ex	xecute cont	rol for EP	PΤ			Use TSC so	aling	
	ion Bitmap	-, -		Addresses	5		TSC-	offset	
Guest/Host Masks f		st Masks for			Shadows 1	for CR0	Rea	d Shado	ws for CR4
CR3-target value 0			3-target v			-target val	ue 3	CR3-	target count
	APIC-access a			Virtual-	APIC add			TPR thr	eshold
APIC Virtualization	EOI-exit bitmap	I-exit bit				exit bitmap 2 EOI-exit bitmap 3			
	Posted-inter					Posted-int		criptor a	ddress
Read bitmap for lov						ow MSRs			or low MSRs
	VMCS Pointer			-Table Poi	_	Vii			
PLE_Gap	PLE_Window	VM-	function	controls	VM	IREAD bitm		VMW	RITE bitmap
	ENCLS-exiting bitmap					PMI	_ address		
Virtualization-except	ion information address			P index			XSS-e	xiting bi	tmap
	\	/M-EXI	T CON	ITROL	FIELD	S			
	Save debug co		trols Host addre			ress space size Load IA32_PERF_GLOBAL_CTR			
VM-Exit Controls	Acknowledge interrup					Load IA32_PAT Save IA32_EFER Load IA3			
	Save VMX preemption	n timer valu	ıe	Clear IA	32_BNDC	FGS	Conceal	VM exit	s from Intel PT
VM-Exit Controls	VM-exit MSR-store co	unt			VM-exit	MSR-store	address		
for MSRs	VM-exit MSR-load co	unt			VM-exit	t MSR-load	address		
VM-EXIT INFORMATION FIELDS									
Basic VM-Exit	E	xit reason					Exit qualifi	cation	
Information	Guest	Guest-linear address			Guest-physical address				
VM Exits Due to				tion infor		VI			error code
VM Exits That Occur	During Event Delivery		IDT-vectoring informat			ation IDT-vectoring error co			
VM Exits Due to Instruction Execution		VM-exit instruction leng			ŭ .			nformation	
VIVI EXILO DUE LO II	7 -	I/O RCX I/O			/O RSI I/O RDI I/O RIP				
		VM-	-instructio	on error fi	eld				

- Natural-Width fields.
- 16-bits fields.
- 32-bits fields. 64-bits fields.

CopyLeft 2017, @Noteworthy (Intel Manuel of July 2017)

## **COOL FEATURES**

על המעבד. whypervisor בשדות ה intel ,VMCS מספקים לנו יכולות רבות בתור hypervisor שמריץ את ה VM על המעבד.

- EPTP כפי שכבר ראינו, ניתן להשתמש (לא חייב) בשכבה נוספת של תרגום כתובות על מנת להתמודד מיפוי הכתובות הפיזיות של ה bost. על הדרך מספק המון יכולות אבטחה ודברים מגניבים שניתן לעשות בעזרת משחק עם ה page table כפי שנראה בתרגילים.
- VMCALL יכולת של ה VM ליזום VM-Exit עם פרמטרים כלשהם, בעצם בקשת service מה VMM ב .root mode ב
  - CR Access יכולת של קבלת נוטיפיקציה דרך VM-Exit כאשר ניגשים ל control registers, יכול מאוד לעזור גם CR Access בהקשרי אבטחה למשל אם מישהו משחק עם CR4.
    - MSR bitmap היכולת להגדיר עבור אילו אוגרי MSR יגרר VM-Exit כאשר ניגשים אליהם ב VM לקריאה או כחיבה עריבה עבור אילו אוגרי
      - Nypervisor למשל VM ל interrupts + exceptions להזריק hypervisor למשל 5 to terrupts + exceptions למשל 5 to to to to to day. •
      - .VM-Exit יקפוץ vectored events (just exceptions) יקפוץ ביכולת להגדיר עבור אילו **Exception Bitmap**
  - את השליטה עלקבל את השליטה אולאחר מכן לקבל את השליטה אולאחר מכן לקבל את השליטה אולאחר מכן לקבל את השליטה אוליו בעזרת VM-Exit כמובן.
    - וכו' וכו' את השאר תקראו ב manual !

.Definitions Of Primary\Secondary Processor-Based VM-Execution Controls התחלה טובה תהיה להסתכל על

# VIRTUALIZATION BASED SECURITY (VBS)

כפי שראינו בפרק הוירטואליזציה, intel הוסיפו תמיכה חומרתית בוירטואליזציה שבין היתר מספקת תמיכה חומרתית בהמון פיצ'רים מאוד מגניבים כמו SLAT/opcodes notification/registers notification/memory isolation. כאשר מוסיפים תמיכות חומרתיות זה פותח דלתות לכוח שלא היה בעבר - Microsoft לקחו את הלימונים (VT-x) ועשו מהם לימונדה (עוד אבטחה!).

אבטחה מבוססת וירטואליזציה משתמשת ב Hyper-V של windows על מנת ליצור אזורים מבודדים של זיכרון ממערכת ההפעלה הסטנדרטית. בכך, גם אם נמצאה חולשה במ"ה הפתרונות האבטחתיים החדשים מקשים משמעותית על השמשתן: הרצת קוד malware בקרנל, גישה למשאבים רגישים (user credentials) וכו'

### MS HYPER-V ARCHITECTURE

Hyper-V הוא Hypervisor type-1, כלומר שאנו מתקינים אותו אנחנו לא באמת מתקינים אותו ב Host OS, אלה הוא רץ מעל החומרה וה host OS מעליו (ועוד כמה מ"ה). כמובן שה Hypervisor אחראי לשליטה ול scheduling בין המכונות השונות.


# VIRTUAL SECURE MODE (VSM)

פיצ'ר אבטחתי המשתמש ב SLAT + Hyper-V על מנת ליצור אוסף Virtual Trust Levels - VTLs מבודדים אחד מהשני, כלומר מצ'ר אבטחתי המשתמש ב SLAT + Hyper-V על מנת ליצור אוסף Hyper-V מאפשר זאת בדרך כלשהי) ללא תלות ב CTL כאשר רצים ב VTL כלשהו לא יהיה ניתן לגשת ל VTL אחר (אלא אם כן שלהם במטרה להגן מתוכנות זדוניות קרנליות. ring הנוכחי. בדרך זו ניתן יהיה לבודד את התהליכים הקריטיים והזיכרון שלהם במטרה להגן מתוכנות זדוניות קרנליות. הקבלה נחמדה תהיה לחשוב על ציר ה CPL של rings כציר מאונך לציר ה ה VTLs (לא תלויים אחד בשני).

כפי שנראה בהמשך, כל VTL הוא בעצם מכונה נוספת מעל Hyper-V, כאשר יש בידוד בגישות לזיכרון בין VTLs. כעת נממש את כל הפעולות הרגישות במכונה המבודדת שלנו:

- Local Security Authority (LSA)
- Kernel Mode Code Integrity (KMCI)
  - Hypervisor Code Integrity (HVCI) •

השאלה שנשאלת היא - אם אי אפשר לגשת מ VTL אחד לשני, איך נוכל לתמוך בפונקציונליות הנדרשת ? התשובה היא שמ"ה יממשו מנגנון תקשורתי לשאילתות הכרחיות בהסכמת ה Hyper-V, בכך בעצם נקטין משמעותית את הסיכוי שקוד זדוני בקרנל יוכל לגנוב מידע רגיש כמו password hash למשל (מהסיבה הפשוטה שהוא מאוחסן ב VTL הרגיש).



## **DEVICE GUARD**

אוסף מנגנונים שמטרתן למנוע הרצת קוד של malwares על ידי יכולת לאפשר רק לקוד שמוכר כלגיטימי לרוץ.

## CONFIGURABLE CODE INTEGRITY (CCI)

מבטיח שרק קוד מהימן ירוץ מה boot loader והלאה, למשתמש יש את היכולת להגדיר Policy להרצת אפליקציות מורשות בלבד. המנגנון שאחראי על הבדיקות בקרנל הוא KMCI, ומהצד ה UM הוא IUMC.

## VSM PROTECTED CODE INTEGRITY

ממקסם את ההגנה על מנגנוני ה KMCl וה HVCl מ host OS ring 0 בכך שמעביר את המימוש שלהם ל VTLO.

#### PLATFORM AND UEFI SECURE BOOT

מבטיח שכל הבינארים הראשונים שעולים לפני המנגנונים הקודמים (boot loader + UEFI firmware) חתומים ולגיטימים. שימו לב שיש דרישה ל UEFI firmware ולתמיכה ב Secure Boot option.

### **CREDENTIAL GUARD**

כידוע, Isass הינו התהליך אשר מנהל את כל אכיפת מדיניות האבטחה בווינדוס, בין היתר אחראי על אימות משתמש, שינוי lsass סיסמא, תיעוד אירועי אבטחה וכו'. בתכלס אחראי על כל עניין ה credentials ולכן הוא תהליך מעניין בעיני תוקפים. כחלק מ VSM מטרת Credential Guard היא לבודד ולהגן על מידע רגיש של המשתמש והמערכת בהנחה שקוד זדוני כבר רץ במערכת, ובכך ממזער את הרלוונטיות של התקפות כמו Mimikatz ,Pass The Hash על סיסמאות מפתחות ועוד...

על מנת לפתור את הבעיה הוחלט לבודד את Isass ולהעביר אותו ל VTL0 על מנת להגן מגישה לזיכרון רגיש גם ב ning 0. אך על מנת לשמור על legacy & backwards compatibility (איך לא ?), הוחלט להשאיר את Isass ב host OS כך שקריאות ל LSA עדיין יעבדו ומאחורי הקלעים פשוט ישמשו כ proxy לתקשורת עם VTL0.

מהצד של VTL0 ממומש trustlet ייעודי trustlet שתפקידו לשמור ולממש את הלוגיקה האמיתית של Isass.