

УНИВЕРСИТЕТ ИТМО

Курс «Системы на кристалле»


Лабораторная работа №1 «Крупноблочное проектирование микропроцессорной СнК»

Быковский С.В
e-mail: sergei_bykovskii@itmo.ru

Санкт-Петербург

План лабораторных работ

* **Лабораторная 1**. Крупно-блочное проектирование микропроцессорной СнК
* **Лабораторная 2**. Проектирование верификационного окружения для СнК
* **Лабораторная 3**. Использование средств высокоуровневого синтеза при проектировании СнК
* **Лабораторная 4**. Проектирование гетерогенной СнК



План лабораторных работ по занятиям

1. **Занятия 1 и 2.** Лабораторная 1: Теория и объяснение задания, задание для разминки
2. **Занятия 3 и 4.** Лабораторная 1: Выполнение и сдача
3. **Занятия 5 и 6.** Лабораторная 2: Теория и объяснение задания, задание для разминки
4. **Занятия 7 и 8.** Лабораторная 2: Выполнение и сдача
5. **Занятия 9 и 10.** Лабораторная 3: Теория и объяснение задания, задание для разминки
6. **Занятия 11 и 12.** Лабораторная 3: Выполнение и сдача
7. **Занятия 13 и 14.** Лабораторная 4: Теория и объяснение задания, задание для разминки
8. **Занятия 15 и 16.** Лабораторная 4: Выполнение и сдача

Начисление баллов за лабораторные

1. **Задание для разминки (вариант 0):** 2 балла
2. **Демонстрация задания по вариантам:** 3 балла
3. **Защита:** 5 баллов
4. **Отчет:** 5 баллов

- При сдаче не в срок снимается 5 баллов от оценки
- При сдаче после окончания всех лабораторных работ можно получить только 6 баллов максимум
- Форма для загрузки отчетов по всем лабораторным: https://forms.yandex.ru/u/6ae25a8a95add5e94c0bff30

Лабораторная работа №1

Цель работы

Получить базовые навыки создания микропроцессорной СнК на базе сложно-функциональных блоков (IP-ядер).


Команда: максимум 3 человека

Инструментальные средства

Лабораторная работа выполняется в САПР Xilinx Vivado Design Suite 2019.1 и Xilinx SDK 2019.1. В качестве целевой платформы используется Nexys 4 DDR (новое название Nexys A7).


Используемая отладочная плата


Nexys 4 DDR (Nexys A7)




- ПЛИС **XC7A100T-1CSG324C**
- 16 светодиодов
- 16 движковых переключателей
- UART
- VGA
- Ethernet
- GPIO PMOD x4
- 128 MiB DDR2
- ADC
- 8 семисегментных индикаторов
- Температурный датчик
- USB to PS/2 для подключения мыши и клавиатуры
- Digital Audio

Используемая периферия Nexys 4 DDR








Микросхемы ПЛИС

- **ПЛИС** – программируемая логическая интегральная схема, которая может быть запрограммирована на уровне логических вентилей и триггеров.
- Английские аббревиатуры:
  - **FPGA** – field programmable gate array
  - **CPLD** – complex programmable logic device
- **Основные производители**: Intel (бывшая Altera), AMD (бывшая Xilinx), Lattice, Microsemi

Островная архитектура ПЛИС




CLB – Configurable Logic Block


CB – Connection Box

SB – Switch Box

Иерархическая архитектура ПЛИС




Пример структуры CLB




LUT – look up table (просмотровая таблица)

FF – flip-flop (здесь D-триггер с синхронизацией по фронту)


Устройство LUT






i1	i2	y
0	0	0
0	1	1
1	0	1
1	1	0


LUT с 4-мя входами



Структура современных ПЛИС



Структура проектируемой микропроцессорной СнК




Состав СнК:

1. Блок управления тактовым сигналом
2. Блок распределения сигнала сброса
3. Шинная матрица AXI
4. Soft-процессорное ядро Microblaze
5. Память данных и команд Microblaze
6. Контроллер портов ввода/вывода


Soft-ядро Microblaze

- Проприетарное закрытое процессорное ядро от Xilinx
- RISC DLX архитектура
- 32-битная архитектура
- На ПЛИС занимает около 2000 конфигурируемых ячеек (< 1% ПЛИС среднего ценового диапазона)

Структура процессора Microblaze



Шинная матрица AXI



УНИВЕРСИТЕТ ИТМО

Спасибо за внимание!

sergei_bykovskii@itmo.ru
142291@itmo.ru

Санкт-Петербург