


УНИВЕРСИТЕТ ИТМО

«Вводная лекция»

Весна, 2023




- ✓ Диод электронный компонент, который пропускает электрический ток только в одну сторону;



MOS Транзистор. Структура






(a) nMOS

(b) pMOS

MOS Транзистор. Пример






Транзистор. Абстракция




 Транзистор — контроллируемый «ключ», который может замыкаться/размыкаться в зависимости от прикладываемого напряжения.




MOS-логика






CMOS-логика






CMOS INVERTER



CMOS NAND




CMOS NOR


MOS vs CMOS



- ✓ Ток протекает от источника питания в «землю», когда транзистор «открыт»;
- Повышенное энергопотребление;
- Побочные эффекты на различных уровнях.



V_G	T_{I}	V_{out}
0	off	1
1	on	0




V_{in}	T_1	T_2	V_{out}
0	off	on	1
1	on	off	0

CMOS-Инвертор




Α	Q
0	1
1	0



CMOS NAND




Α	В	Out
0	0	1
0	1	1
1	0	1
1	1	0



Проектируемая схема. Абстракция



- Входные порты;
- ✓ Выходные порты;
- Функциональная спецификация;
- Временная спецификация



Функциональная спецификация





 ✓ Функциональная спецификация — функция выходных значений от входных.

Проектируемая схема. Типы логики



- Комбинационная логика:
 - Не содержит запоминающих элементов;
 - ✓ Выходные сигналы функция от текущих входных сигналов.
- ✓ Последовательностная логика:
 - Содержит запоминающие элементы;
 - У Выходные сигналы функция от текущих и предыдущих входных сигналов.






Комбинационная логика




- Любой составной элемент комбинационный;
- Каждый входной контакт может иметь не более одного источника;
- Не имеет циклических путей.



Комбинационная логика. Запрещенное состояние ****** университет итмо




- ✓ Состояние конкурирования на вход одновременно подаётся «1» и «0»;
- Реальное значение попадает в неопределенную область;
- Высокое энергопотребление.



Комбинационная логика. Временная спецификация ****** Университет итмо

- ✓ Задержка распространения (t_{pd}) максимальная задержка;
- ✓ Задержка реакции (t_{cd}) минимальная задержка.



Комбинационная логика. Описание




- Оператор «assign»;
- ✓ Процедурный блок «always» и блокирующие присваивания.

```
always @(*) begin
                       assign result = condition ? A : B;
                                                            case (data in)
                                                           8'b0000 0001: data out=3'd0;
assign result = A & B;
                       always @(condition, A, B) begin
                                                           8'b0000 0010: data out=3'd1;
                                                           8'b0000 0100: data out=3'd2;
                       if (condition)
                                                              8'b0000 1000: data out=3'd3;
always @(A, B) begin
                       result = A;
                                                           8'b0001 0000: data out=3'd4;
result = A & B;
                       - else
                                                           8'b0010 0000: data out=3'd5;
end
                       result = B;
                                                           8'b0100 0000: data out=3'd6;
                                                           8'b1000 0000: data out=3'd7;
                       end
                                                            endcase
                                                           end
  Логическое «И»
                                Мультиплексор
                                                                       Шифратор
```

Последовательностная логика




- У Выходы схемы зависят от текущих и от предыдущих входных значений;
- ✓ Схемы с «памятью»;
- Предыдущие значения схемы формируют текущее «состояние» схемы;
- ✓ Текущее «состояние» схемы влияет на её будущее состояние;
- Последовательность входных сигналов имеет значение;






Moore FSM




Mealy FSM



Последовательностная логика. Тактовый сигнал



- Поступает во все запоминающие элементы;
- ✓ Периодичен имеет собственный тактовый период и тактовую частоту;



Последовательностная логика. Временная спецификация




- Триггер принимает значение по фронту тактового сигнала;
- ✓ Значение не должно меняться в момент «фиксации»;
- Значение не должно меняться в некоторой окрестности от фронта тактового сигнала;
- ▶ В противном случае, записываемое в триггер значение может быть не определено.

Последовательностная логика. Временная спецификация




- ▶ Время предустановки период перед фронтом;
- ✓ Время удержания период после фронта;
- Сигнал должен быть стабилен.



Последовательностная логика. Временная спецификация




- У Задержка распространения (t_{рсq})— от фронта до конца изменений;
- У Задержка реакции (t_{ссq})— от фронта до начала изменений;
- Считать от фронта тактового сигнала!




Последовательностная логика. Ограничение по времени предустановки



Максимальная задержка прохождения сигнала от регистра R1 через комбинаторику к регистру R2;





Последовательностная логика. Описание



✓ Always-блок. Реакция на фронт/спад тактового сигнала

```
always @(posedge clk) begin
begin
cop1_ff <= op1_next;
cop2_ff <= op2_next;
end</pre>
```

```
always @(posedge clk) begin
begin
oif (enable) begin
op1_ff <= op1_next;
op2_ff <= op2_next;
end
end</pre>
```

```
always @(posedge clk) begin
    if (~rst_n) begin
    op1_ff <= 8b'000000000;
    op2_ff <= 8b'000000000;
    end else if (enable) begin
    op1_ff <= op1_next;
    op2_ff <= op2_next;
    end
end</pre>
```

Good coding style



 Не смешивать описания комбинационной и последовательностной логики в одном always-блоке;

```
always @(posedge clk) begin
   op1_ff <= A + B;
   op2_ff <= condition ? A : ~A + 1;
end</pre>
```

```
wire op1_next;
wire op2_next;

assign op1_next = A + B;
assign op2_next = condition ? A : - A + 1;

always @(posedge clk) begin
    op1_ff <= op1_next;
    op2_ff <= op2_next;
end</pre>
```

Некорректно

Good coding style



- Блокирующие присваивания для комбинационной логики;
- Неблокирующие присваивания для последовательностной логики.

```
always @(posedge clk) begin
                                         always @(posedge clk) begin
op1 ff = op1 next;
                                         op1 ff <= op1 next;
op2 ff = op2 next;
                                         op2 ff <= op2 next;
end
                                         end
always @(condition, A, B) begin
                                         always @(condition, A, B) begin
if (condition)
                                         if (condition)
·· result <= A;
                                         result = A;
-- else
                                         -- else
result <= B;
                                         result = B;
end
                                         end
    Некорректно
                                                   Корректно
```

Good coding style



 Не смешивать блокирующие и неблокирующие присваивания в рамках одного блока.

```
always @(posedge clk) begin
  op_new_ff = opnew_next;
  op_old_ff <= op_new_ff;
end</pre>
```

```
always @(posedge clk) begin
  op_new_ff <= opnew_next;
  op_old_ff <= op_new_ff;
end</pre>
```

Некорректно

Корректно

Основной план



- Всего около 9 практических занятий;
- Всего 4 лабораторных работы;
- У каждой лабораторной работы есть срок;
- Сдача в срок гарантирует максимальные личностные качества;
- Сдача после истечения срока (без уважительной причины) минимальный балл за работу в любом случае;
- ✓ Отчёт в электронной форме должен быть на почте перед защитой.
- Сроки:
 - Срок Л.Р №1 20.02.23;
 - Срок Л.Р №2 20.03.23;
 - Срок Л.Р №3 17.04.23;
 - Срок Л.Р №4 15.05.23 (возможно 29.05.23).

Лабораторная работа №1



- ▼ Построить КМОП-элемент логического базиса на транзисторах;
- ✓ На основе построенного элемента построить БОЭ;
- Рассчитать задержки;
- Рассчитать максимальную частоту работы вашего БОЭ;
- Провести эксперимент на максимальной частоте и на частоте превышающей максимальную. Объяснить результаты;

- ✓ Описать аналогичную схему в САПР Vivado на языке Verilog;
- ✓ Верифицировать блок и объяснить результаты.



- ✓ Построить схему полусумматора оперирующего двумя одноразрядными операндами на базисе И-ИЛИ-НЕ;
- Два однобитных входа А и В;
- ✓ Один выход S;
- S = A + B.