

Hardversko-softverska obrada signala

Projektni zadatak - Druga faza

Hardverska realizacija

Magdalena Savić, 2022/0351

Sažetak—U ovom izvještaju je opisana protočna hardverska realizacija CORDIC algoritma u jeziku VHDL, sa parametrima određenim u prvoj fazi projekta. Jezgro radi u rotacionom modu i koristi se kao kompleksni mješač sa numerički kontrolisanim oscilatorom. Realizacija je verifikovana poređenjem sa tačnim referentnim modelom, a zatim je simuliran rad mješača koji ulazni signal translira na centralnu učestanost od 196.16 MHz. Postignut je odnos signal-najveći neželjeni spektralni proizvod od 68.9 dB uz kašnjenje od 16 taktova i propusnost od jednog odbirka po taktu.

I. PARAMETRI REALIZACIJE

Parametri jezgra su preuzeti iz prve faze projekta i dati su u Tabeli I. Rezolucija digitalno analognog konvertora je 10 bita, pa je usvojeno 10 CORDIC iteracija, budući da se tačnost povećava za jedan bit po iteraciji.

Tabela I
PARAMETRI PROTOČNOG CORDIC JEZGRA.

Parametar	Vrijednost
Broj iteracija n	10
Širina ulazne/izlazne riječi	10 bita
Zaštitni bitovi	4
Rezerva za rast amplitude	1 bit
Interna širina puta x, y	15 bita
Širina akumulatora ugla z	16 bita
Širina faznog akumulatora L	30 bita
Kašnjenje	16 taktova
Propusnost	1 odbirak/takt

A. Širina internog puta podataka

Kod kompleksnog mješača izlaz je rotirani ulazni vektor, pa amplituda pojedinačne komponente može dostići $|I + jQ| \leq \sqrt{2}FS$. Uz 10-bitne ulaze i 4 zaštitna bita, najgori slučaj iznosi $512\sqrt{2} \cdot 2^4 = 11585$, što prelazi opseg 14-bitne riječi (± 8191). Zbog toga je uveden jedan dodatni bit rezerve, pa interni put ima 15 bita.

B. Kompenzacija faktora K

Multiplikativni faktor iznosi $K(10) = 0.607253$, odnosno pojačanje $K^{-1} = 1.6468$. Umjesto kompenzacije na izlazu, ulazni odbirci se unaprijed množe konstantom

$$K_{fix} = \text{round}(K(10) \cdot 2^{15}) = 19898, \quad (1)$$

čime izlaz dobija jedinično pojačanje i može se direktno odsjeći na 10 bita. Množenje konstantom zauzima dva DSP bloka.

Univerzitet u Beogradu, Elektrotehnički fakultet. Predmet: Hardversko-softverska obrada signala (13E04HSOS).

C. Predrotacija kvadranta

CORDIC u rotacionom modu konvergira samo za

$$|z_0| \leq \theta_{max} = \sum_{i=0}^9 \arctan 2^{-i} = 1.7413 \text{ rad } (99.77^\circ), \quad (2)$$

dok faza NCO pokriva pun opseg $[0, 2\pi)$. Zbog toga se dva najviša bita faze koriste za određivanje kvadranta, a ostatak faze leži u opsegu $[0, \pi/2)$, što je unutar oblasti konvergencije. Predrotacija se svodi na zamjenu i promjenu znaka komponenti i ne zahtijeva množenje.

D. Optimizacija širine akumulatora ugla


Fazni akumulator mora imati 30 bita da bi rezolucija bila ispod 1 Hz. Međutim, z -putanja unutar CORDIC-a nosi samo ostatak faze poslije izdvajanja kvadranta, pa može biti kraća. Analizom je utvrđeno da se tačnost ne mijenja sve do 16 bita, dok ispod te vrijednosti raste greška (Tabela II). Usvojeno je 16 bita, čime se najduži sabirač u jezgru skraćuje sa 30 na 16 bita, što direktno smanjuje kritičnu putanju.

Tabela II
UTICAJ ŠIRINE z -PUTANJE NA TAČNOST.


Širina z [bita]	max greška [LSB]	RMS [LSB]	SFDR [dB]
30	1.79	0.73	68.54
20	1.79	0.73	68.58
16	1.79	0.73	68.64
14	2.18	0.76	65.59
12	3.27	1.04	64.61

II. ARHITEKTURA

Blok šema realizacije prikazana je na Slici 1 na Slici 2. Jezgro se sastoji od faznog akumulatora, stepena za skaliranje faktorom K , predrotacije kvadranta, deset identičnih CORDIC stepena i izlaznog stepena za zaokruživanje i saturaciju.



Slika 1. Blok šema jednog stepena protočnog CORDIC kompleksnog mješača.



Slika 2. Blok šema protočnog CORDIC kompleksnog mješača.

Svaki protočni stepen realizuje jednu iteraciju

$$x_{i+1} = x_i - \sigma_i (y_i \gg i), \quad (3)$$

$$y_{i+1} = y_i + \sigma_i (x_i \gg i), \quad (4)$$

$$z_{i+1} = z_i - \sigma_i \theta[i], \quad (5)$$

gdje je $\sigma_i = \text{sgn}(z_i)$, odnosno u hardveru prosto invertovani najviši bit akumulatora ugla. Pomijeranja su fiksna i realizuju se povezivanjem, pa ne troše resurse. Svi izlazi stepena su registrovani, čime se dobija jedan takt kašnjenja po stepenu i kratka kritična putanja koja sadrži samo jedan sabirač i multiplexer.

III. VERIFIKACIJA


Ispravnost realizacije provjerena je poređenjem sa referentnim modelom napisanim u Pythonu. Samoprovjeravajući testbenč propušta 16384 odbirka interpoliranog test signala kroz jezgro i poredi svaki izlazni odbirak sa referencom, a svako neslaganje prekida simulaciju.

Simulacija je pokazala potpuno poklapanje na svim provjerenim odbircima. Da bi se potvrdilo da provjera zaista može da otkrije grešku, u referentni niz je namjerno unesena greška od 3 LSB, nakon čega je testbenč prijavio neslaganje i prekinuo simulaciju.

IV. REZULTATI SIMULACIJE

A. Čistoća spektra oscilatora

Sa konstantnim ulazom $I = 511$, $Q = 0$ jezgro se ponaša kao numerički kontrolisani oscilator. Uz koherentno odabiranje (3269 perioda u 16384 odbirka) dobija se spektar prikazan na Slici 3. Postignuti odnos signal-najveći neželjeni proizvod iznosi SFDR = 68.9 dB, što je iznad teorijskog odnosa signal-šum kvantizacije za 10 bita (61.96 dB).




Slika 3. Spektar izlaza CORDIC NCO pri konstantnom ulazu.

B. Rad u modu kompleksnog mješača

Kontrolna riječ za centralnu učestanost $f_0 = 196.16$ MHz pri $f_{clk} = 983.04$ MHz iznosi

$$W = \text{round} \left(2^{30} \frac{f_0}{f_{clk}} \right) = 214259029, \quad (6)$$

čime se dobija $f_0 = 196.160000$ MHz uz grešku manju od 1 Hz. Na ulaz jezgra doveden je interpolirani test signal iz prve faze, kvantizovan na 10 bita. Spektri ulaznog i izlaznog signala prikazani su na Slici 4. Signal koji je u osnovnom opsegu zauzimao ± 25 MHz preslikan je u opseg oko 196.16 MHz, a težišna učestanost izlaznog spektra potvrđuje pomjeraj od 196.15 MHz.



Slika 4. Spektri ulaznog (gore) i izlaznog (dole) signala kompleksnog mješača.

V. IMPLEMENTACIJA NA PYNQ-Z2

Zauzeće resursa na kolu XC7Z020, dobijeno sintezom u alatu Vivado, dato je u Tabeli III. Jezgro je vrlo malo, pa je raspoloživo dovoljno resursa za višestruku paralelizaciju.

Tabela III
ZAUZEĆE RESURSA POSLIJE SINTEZE (XC7Z020).

Resurs	Utrošeno	Raspoloživo	Iskorišćenost
LUT	517	53200	1.0 %
FF	535	106400	0.5 %
Slice	180	13300	1.4 %
DSP	2	220	0.9 %

Optimizacija radne učestanosti sprovedena je u dva koraka, na osnovu izvještaja o vremenskim ograničenjima.

U prvom koraku je uočeno da se najkritičnija putanja ne nalazi između CORDIC stepena, već na izlazu jezgra, gdje su zaokruživanje i saturacija bili realizovani u jednom taktu (šest nivoa logike). Ta operacija je razdvojena u dva protočna stepena, a saturacija je realizovana provjerom bitova iznad znaka umjesto poređenjem sa punom skalom.

U drugom koraku kritična putanja se pomjerila na predrotaciju kvadranta, koja je bila smještena poslije skaliranja faktorom K , pa se negacija izvodila nad 15-bitnim riječima.

Zamjenom redoslijeda – predrotacija se sada izvodi nad ulaznim 10-bitnim odbircima, a tek zatim slijedi skaliranje – prenosni lanac negacije skraćen je sa 15 na 11 bita. Kako su obje operacije linearne, redoslijed ne mijenja rezultat osim u zaokruživanju, što je potvrđeno ponovnim poređenjem sa referentnim modelom.

Kašnjenje jezgra time raste sa 13 na 16 taktova, dok propusnost ostaje nepromijenjena – jedan odbirak po taktu.

Poslije opisanih izmjena implementacija ispunjava sva zadata vremenska ograničenja pri periodu takta od 3.150 ns, što odgovara radnoj učestanosti od 317.5 MHz. Worst Negative Slack iznosi +0.281 ns, Worst Hold Slack +0.021 ns, a Worst Pulse Width Slack +0.595 ns, bez ijedne neispunjene tačke. Najkritičnija putanja se nalazi unutar CORDIC jezgra, između dva susjedna stepena, i polazi od najvišeg bita akumulatora ugla. Taj bit je upravo znak σ_i , koji upravlja svim sabiračima narednog stepena – za x , y i z zajedno 46 tačaka, sa izmjerenim grananjem (fanout) od 41. Radnu učestanost, dakle, ne ograničava dužina sabirača nego grananje upravljačkog signala. Time je optimizacija dovedena do granice koju postavlja sama struktura, a ne pomoćna logika.

Pri određivanju radne učestanosti korišćen je najkraći period pri kojem implementacija u cjelini prolazi, a ne vrijednost dobijena iz izraza $1/(T - WNS)$. Razlog je u tome što se dužina kritične putanje mijenja od prolaza do prolaza usljed razlika u razmještanju i ožičenju; u ovom radu je izmjereno rasipanje od 0.24 ns, pa bi ekstrapolacija bila nepouzdana.

Pri analizi vremenskih ograničenja bitno je iz analize isključiti putanje ka fizičkim priključcima kola. Ukoliko se to ne uradi, najkritičnija putanja postaje izlazni bafer (kašnjenje oko 3.3 ns), pa dobijeni rezultat opisuje ulazno-izlazne bafere, a ne logiku CORDIC jezgra, koje je predviđeno za upotrebu kao blok unutar većeg sistema.

Sistemska učestanost odabiranja od 983.04 MHz je znatno iznad mogućnosti programabilne logike kola Zynq-7020 brzinske klase –1, a ostvarena radna učestanost jezgra iznosi 317.5 MHz. Puna propusnost se zato postiže paralelizacijom: pošto je

$$\left\lceil \frac{983.04 \text{ MHz}}{317.5 \text{ MHz}} \right\rceil = 4, \quad (7)$$

potrebna su četiri paralelna CORDIC jezgra koja obrađuju uzastopne odbirke, uz odgovarajuće pomjerene fazne akumulatora ($W_k = kW$, početna faza kW). Uz zauzeće od svega 1 % logike po jezgru, četiri kanala i dalje zauzimaju manje od 5 % kola.