
到610岁的可引到610岁以6可沙许战明 实验名称\_级言逻辑电路设计

| 姓名 | 许晓明 | 同组人 |  |
|----|-----|-----|--|
| 日期 | 年_  | 月   |  |

- 一、安结名称, 组合逻辑电路设计
- 二、实验要数
  - 小用件LSOO与74LS86实现全加器
  - (2) 展 74LS15] 实现全加器
- 三. 安选设备

(1) 74 LS 00 集成芯片及其管脚排析图、逻辑功能表、




1A 1B 1U 2A 2B 2U GMO 74 LS ov 管脚排布图

| 報 | ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ |     |
|---|--|-----|
| A | В                                      | 瓶.Q |
| 0 | 0                                      | l   |
| U | 1                                      | l   |
| 1 | 0                                      | 1   |
| 1 | -1.                                    | 0   |

でLJの遅転功然を

(2) 74LS 86集成芯片及其管附排布图、逻辑功况表



| 新 | $\lambda$ | 精生 |
|---|-----------|----|
| A | В         | Q  |
| J | 0         | 0  |
| 0 | 1         |    |
| 1 | O         | 1  |
| 1 | . 1       | 0  |

74LS&逻辑功能表

(3) 74 LS163 集成总片及其护脚排布园逻辑的能表

| 实验名 | 班纟<br>6称                             | H          | _                  |          |  |  | 同组<br>年  |                            |
|-----|--------------------------------------|------------|--------------------|----------|--|--|--|----------------------------|
| 13  | L 23 A. 20<br>A. 103 1D.<br>LS 153管队 | ] ], ] D., | L GAD              |          | A.   x   0   0   1   1   1   1   1   1   1   1 | A ST<br>x 1<br>0 0<br>1 0<br>0 0<br>1 0<br>1 0 | 続点<br>ソ<br>O<br>P-<br>P <sub>1</sub><br>P <sub>2</sub><br>P <sub>3</sub> |                            |
|     | 安益生壤                                 |            |                    |          |  |  |  |                            |
| (l  |                                      |            | LS & 安现·<br>7名 功别表 |          |  |  |  |                            |
|     |                                      | 输入         |                    |          |  | 输出   |  |                            |
|     | J'                                   |            | В                  | A        |  |  | J  |                            |
|     | 0                                    |            | 0                  | 0        | 2  |  | 0  |                            |
|     |                                      | <u> </u>   | v                  |          |  |  | 0  |                            |
|     | <u>0</u>                             |            | -                  | 0        | 0  |  | 1  | and the second second      |
|     | 1                                    |            | 0                  | ð        |  |  | 0  | A TO A LA                  |
|     | eta dan bada                         |            | 0                  | 1        | Ů  |  |  |                            |
|     |                                      |            | 1                  | J        | Ú  |  | Land B   | المراضية فاسترست والمواصدة |
|     |                                      |            |                    | <u> </u> | F= 101 == 611 E                                |  |  |                            |
|     | 2、由逻辑                                | 计对抗表       | 3岁是时               | ₹^;      | 生物器研究表   |  |  |                            |
| F.  | BA J'                                | 0          | l l                | J        | : PA   | 0  |  |                            |
|     | 00                                   |            |                    | ,        | 00   |  |  |                            |
|     | 01                                   | 1          | ,                  |          | 01   |  | (1)  |                            |
|     | 1.                                   |            |                    |          | 11   |  | M  |                            |
|     | 11                                   |            | 1                  | -        | And the state of the second of                 | '  |  |                            |
|     | 10                                   | 1          | i bearing          |          | 10   |  | V  |                            |
|     | F=                                   | J'BA+J     | BĀ+ J'BĀ+          | -1'BA O  | j  | = J'A+;  | j'B + BA (   |                            |

#### 实 验 报

| £ | Ŧ | 绀 |  |
|---|---|---|--|
|   |   |   |  |

实验名称

3 由表达式列号与集成芯片功能一致的。起式

$$F = \overline{J}'\overline{B}A + \overline{J}'B\overline{A} + J'\overline{B}A + \overline{J}'BA$$

$$J = \overline{J}'A + \overline{J}'B + BA$$

 $= \overline{J}'(B \theta A) + J'(B O A)$ 

= J' (BA)+ J' BOA

= J' & B & A


2 BA+J'BA+J'BA.

= BA+ J'( B⊕A)

= BA + J'(B &A)

= BA. J(BOA)

4. 报逻辑表达式完成安装全加紧,逻辑图如,安装连线手多冗实兹结果



- (2) 用74以153实现钞器
  - 1、列号目标全加装订纸表,如是一
  - 2 由门能表,全A.A.2BA. 列号数据,选择签关系

| \1     | ,                                     | - 536-1                                 |                        |
|--------|---------------------------------------|---|------------------------|
| F. BAY | \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ |   | ] Do= J'               |
| 20     |                                       | - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 | Di= Ti                 |
| 11     |                                       |   | D3 = J'                |
| 10     | 1                                     |   | $D_2 = \overline{f}_i$ |

| 7. | BA J' | 0          |   |            |
|----|-------|------------|---|------------|
| 1. | 00    | 67- 38". " |   | T P. = 0   |
|    | 31    |            | 1 | $D_i = J'$ |
|    | ii l  | 1          | T | D3 =1      |
|    | 10    | , ,        | 1 | D2 = 1/    |

3. 被走过划完成灾楚全加器,逻辑图如下,定装连线示意。图公灾程结果

| 组组   | 姓名           | Įi             | 司组人        |     |
|--|--------------|----------------|------------|-----|
| 2.1175   | 日期           | 年              | 月          | H   |
| B = 1 c c 3 mux  |              |                |            |     |
| D 1 113  |              |                |            |     |
| D <sub>1</sub> D <sub>2</sub>  | :            |                |            |     |
| 7'   |              |                |            |     |
| <b>ν ν γ</b>   |              |                |            |     |
| $D_1$ $D_2$ $D_2$  |              |                |            |     |
| $1 - \frac{\lambda_1}{\lambda_2}$  |              |                |            |     |
| 四、安结结果   |              |                |            |     |
| 小用74LS 00、74LS 81、安现全加器连线示意图。  |              |                |            |     |
| 742345   | 74/500       | <del>-</del> π | r          |     |
| J + 1A Vu   18 48  | iA Va        |                | F          | 7   |
| B + 10 4A 40   |              |                | 7          |     |
| A + 212 3A   | 2B 3B        |                | 4-1-4-0    |     |
| I GAN 30   | GID 30       |                | i fil<br>L |     |
|  |              |                |            |     |
| (2) 用74LS15] 实现全加岩连线主意图  | 1            |                |            |     |
| 15 Vu  | -            |                | - f        |     |
| 1  |              | 1              | <b>-</b> J |     |
| ρ iρ, ≥ρ.  | <del> </del> |                |            |     |
| 10. 2p, 10. 2p | 1            |                |            | 1   |
| = GW 20  | 3            |                |            | T I |
|  |              |                |            |     |

| 姓名同组人       |
|-------------|
| 日期年月        |
| [ ] [ ] [ ] |
|             |

### 五、安拉心得与体会

第一次数字逻辑电路实验,让我了解到更多知识,加深了对数电的理解, 堂根了一定的实验方法.

- 1、做实施前、将课本上的相应内容逐练考据。这是实验的基础、本职实验的困难之处,对在于前期对电路的设计、而这个话话是比较基础是打的一个过程。在课本知识的学推程度不够,会大大增加这一过程中所能为的工作量、
- 2. 胆太心细,遇问题冷静分析、不再直接将导线全部拆除,这样起的时间很多,效果却不定明显,而应分析错误的原因,必实经线路原理不正确、实验电路在提出错,导线芯片损坏等等, 自且地全部拆除导线、再重连一遍不一定能达成目标,而且无法银炼自己,
- 3. 端正实验忘度, 在实验中相至学习, 学习优秀问学的方法与长处, 虚心的指导老师请教, 当然, 这应当建立在独立思考的基础上.