

实 验 报 告

2161040701 9161040701 许晓明

姓名 许晓明 同组人

实验名称 组合逻辑电路设计

日期 年 月 日

一、实验名称：组合逻辑电路设计


二、实验要求：

(1) 用 74LS00 与 74LS86 实现全加器

(2) 用 74LS153 实现全加器

三、实验设备

(1) 74LS00 集成芯片及其管脚排列图、逻辑功能表。




1A 1B 1Y 2A 2B 2Y GND

74LS00 管脚排列图

输入		输出
A	B	Q
0	0	1
0	1	1
1	0	1
1	1	0

74LS00 逻辑功能表

(2) 74LS86 集成芯片及其管脚排列图、逻辑功能表



1A 1B 1Y 2A 2B 2Y GND

74LS86 管脚排列图

输入		输出
A	B	Q
0	0	0
0	1	1
1	0	1
1	1	0


74LS86 逻辑功能表

(3) 74LS153 集成芯片及其管脚排列图、逻辑功能表

实验报告

班 组
实验名称

姓名 同组人
日期 年 月 日



74LS153 管脚排列图

输入			输出
A ₁	A ₀	$\overline{S_T}$	Y
x	x	1	0
0	0	0	D ₀
0	1	0	D ₁
1	0	0	D ₂
1	1	0	D ₃

74LS153 逻辑功能表

四、实验步骤

- 用 74LS00 与 74LS86 实现全加器
- 列写目标全加器功能表:

输入			输出	
J'	B	A	F	J
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

表一: 全加器功能表

- 由逻辑功能表, 写出表达式

F:

BA	J'	0	1
00			1
01		1	
11			1
10		1	

$$F = \overline{J}'BA + \overline{J}'B\overline{A} + J'\overline{B}A + J'\overline{B}\overline{A} \quad ①$$

J:

BA	J'	0	1
00			
01			1
11		1	1
10			1

$$J = J'A + J'B + BA \quad ②$$

实 验 报 告

班 _____ 组 _____
实验名称 _____


姓名 _____ 同组人 _____
日期 _____ 年 _____ 月 _____ 日

3. 由表达式列写与集成芯片功能一致的表达式

$$\begin{aligned} F &= \bar{J}\bar{B}A + \bar{J}BA + J'\bar{B}A + J'BA \\ &= \bar{J}'(B \oplus A) + J'(B \oplus A) \\ &= \bar{J}'(B \oplus A) + J' \overline{B \oplus A} \\ &= J' \oplus B \oplus A \end{aligned}$$

$$\begin{aligned} J &= J'A + J'B + BA \\ &= BA + J'\bar{B}A + J'BA \\ &= BA + J'(B \oplus A) \\ &= \overline{BA \cdot J'(B \oplus A)} \end{aligned}$$

4. 据逻辑表达式完成安装全加器，逻辑图如下，安装连线示意图见实验结果



(2) 用 74LS153 实现全加器

1. 列写目标全加器功能表，如表一

2. 由功能表，令 $A_1A_0 = BA$ ，列写数据选择器关系

J'	0	1	
BA			
00		1	$D_0 = J'$
01	1		$D_1 = \bar{J}'$
11		1	$D_3 = J'$
10	1		$D_2 = \bar{J}'$


J'	0	1	
BA			
00			$D_0 = 0$
01		1	$D_1 = J'$
11	1	1	$D_3 = 1$
10		1	$D_2 = J'$

3. 据表达式完成安装全加器，逻辑图如下，安装连线示意图见实验结果

实 验 报 告


班 组
实验名称

姓名 同组人
日期 年 月 日




四、实验结果

(1) 用 74LS00、74LS86 实现全加器连线示意图：



(2) 用 74LS153 实现全加器连线示意图



实 验 报 告

班____组____
实验名称_____

姓名____同组人____
日期____年____月____日

五、实验心得与体会

第一次数字逻辑电路实验,让我了解到更多知识,加深了对数电的理解,掌握了一定的实验方法。

1. 做实验前,将课本上的相应内容熟练掌握,这是实验的基础。本次实验的困难之处,对在于前期对电路的设计,而这又恰恰是比较费时费力的一个过程,对课本知识的掌握程度不够,会大大增加这一过程中所花费的工作量。

2. 胆大心细,遇问题冷静分析,不再直接将导线全部拆除,这样花费的时间很多,效果却不一定明显,而应分析错误的原因,如实验线路原理不正确、实验电路连接出错、导线芯片损坏等等,盲目地全部拆除导线再重连一遍不一定能达到目标,而且无法锻炼自己。

3. 端正实验态度,在实验中相互学习,学习优秀同学的方法与长处,虚心向指导老师请教,当然,这应当建立在独立思考的基础上。