

**电子线路课程设计**

**­——DDS直接频率合成器**

|  |  |  |  |
| --- | --- | --- | --- |
| **作 者:** | 施尘玥 | **学 号：** | 9151040G0507 |
| **学 院:** | 电光学院 | | |
| **专 业:** | 通信工程 | | |
| **题 目:** | 电子线路课程设计 | | |
|  | ——DDS直接频率合成器 | | |

**指导者：** 蒋立平

2017 年 12 月

摘要

直接数字频率合成技术是一项基于全数字技术，从相位概念出发直接合成所需波形的一种新型的频率合成技术。它很容易实现频率、相位和幅度的数控调制，广泛应用于通讯领域。

本报告分析了 DDS 设计要求说明，整体电路工作原理的方案论证，还说明了各子模块设计原理以及后期工作中的调试、仿真、编程下载的过程。利用FPGA中的ROM模块，成功输出显示正弦波形，在此基础上双路输出两路正余弦波形，并能改变频率键字、相位键字得到所需的输出波形，能在数码管上显示当前频率以供和示波器测得的频率比较。另外，该系统还能生成三角波、矩形脉冲、方波等特殊波形。利用波形对称性特点，能明显节省ROM空间，提高波形精度。设计过程中，充分使用VHDL语言灵活、简便的特点，大多数模块均使用VHDL语言设计，大大降低了电路设计的工作量，提高了模块的准确性。

**关键字**：频率合成器 QUARTUSⅡ VHDL FPGA

**Abstract**

Direct digital frequency synthesis technology is a new frequency synthesis technology based on the whole digital technology, which directly synthesizes the desired waveform from the phase concept. It is easy to realize the frequency, phase and amplitude of numerical control modulation, widely used in the communication field.

This report analyzed the DDS design requirements, the overall working principle of the circuit scheme comparison, also illustrates the principle of each module design and simulation, programming and debugging work of the late download process. Use a ROM module in FPGA, successful output sine wave, on the basis of the double output two road is the cosine wave, and can change the frequency of key words to get the desired output waveform, phase key word, can display the current frequency on digital tube for and oscilloscope measured frequency comparison. In addition, the system can generate special waveforms such as triangular wave, rectangular pulse and square wave. Using the characteristic of waveform symmetry, it can obviously save ROM space and improve the waveform precision. In the design process, the full use of VHDL language is flexible and convenient. Most modules are designed with VHDL language, which greatly reduces the workload of the circuit design and improves the accuracy of the module.

**Key words**: frequency synthesizer QUARTUSⅡ VHDL FPGA

**目录**

[一、 实验内容及设计要求 5](#_Toc502197796)

[1.实验内容简介 5](#_Toc502197797)

[2.设计要求 5](#_Toc502197798)

[二、 方案论证 5](#_Toc502197799)

[1. DDS基本概念 5](#_Toc502197800)

[2. DDS的组成及工作原理 6](#_Toc502197801)

[三、 子模块设计原理 8](#_Toc502197802)

[1. 脉冲发生电路 8](#_Toc502197803)

[1.1 分频实现原理 8](#_Toc502197804)

[1.2 VHDL代码 8](#_Toc502197805)

[1.3 封装与仿真波形 10](#_Toc502197806)

[2.频率预置电路 10](#_Toc502197807)

[2.1 电路原理 10](#_Toc502197808)

[2.2 VHDL代码 10](#_Toc502197809)

[2.3 封装与仿真波形 11](#_Toc502197810)

[3.BCD转二进制电路 12](#_Toc502197811)

[3.1 电路原理 12](#_Toc502197812)

[3.2 VHDL代码 12](#_Toc502197813)

[3.3 封装 12](#_Toc502197814)

[4.累加器 13](#_Toc502197815)

[4.1 累加器的原理 13](#_Toc502197816)

[4.2 VHDL代码 13](#_Toc502197817)

[4.3 累加器的封装图 14](#_Toc502197818)

[5.相位调节模块 14](#_Toc502197819)

[5.1 相位调节原理 14](#_Toc502197820)

[5.2 相位调节电路图 15](#_Toc502197821)

[6.波形选择电路 15](#_Toc502197822)

[6.1正弦波存储器（ROM）的原理 15](#_Toc502197823)

[6.2 由量化公式生成mif文件 16](#_Toc502197824)

[6.3波形选择电路的封装图 17](#_Toc502197825)

[7.测频电路 18](#_Toc502197826)

[7.1 电路原理 18](#_Toc502197827)

[7.2 测频电路原理图 19](#_Toc502197828)

[7.3 封装图 19](#_Toc502197829)

[8.译码显示电路 19](#_Toc502197830)

[8.1 模8模块 20](#_Toc502197831)

[8.2 八选一模块 20](#_Toc502197832)

[8.3三八译码器模块 22](#_Toc502197833)

[8.4七段译码器模块模块 23](#_Toc502197834)

[9.基础部分总电路图 25](#_Toc502197835)

[四、 提高部分设计 26](#_Toc502197836)

[1.通用寄存器设计 26](#_Toc502197837)

[2. 节省ROM 27](#_Toc502197838)

[3. AM调制电路 29](#_Toc502197839)

[4.消颤电路 30](#_Toc502197840)

[5.显示复用电路 30](#_Toc502197841)

[6.多种波形显示 31](#_Toc502197842)

[五、 总电路图 33](#_Toc502197843)

[六、 调试仿真和编程下载 34](#_Toc502197844)

[七、 结论 35](#_Toc502197845)

[1.实验结果 35](#_Toc502197846)

[2.实验感悟 37](#_Toc502197847)

[八、 参考文献 39](#_Toc502197848)

# 实验内容及设计要求

## 1.实验内容简介

设计一个频率及相位均可控制的具有正弦输出的直接数字频率合成器（DDS）；基于直接数字频率合成器完成一些相关电路设计。

## 2.设计要求

（1）设计双路输出、两路相位差可调正弦信号发生器；

（2）设计测频电路，验证信号发生器输出信号的正确性；（带显示）

（3）结合高频电子线路课程，设计数字式振幅调制电路（AM）

（4）结合高频电子线路课程，设计数字式频率调制电路（FM）

# 方案论证

## 1. DDS基本概念

* **频率合成技术**

利用频率合成的方法，使某一（或多个）基准频率，通过一定的变换与处理后，形成一系列等间隔的离散频率。

* **频率合成技术应用**

短波通信：要求通信机能在2--30MHz频段内，提供以100Hz 为间隔的28万个频率点；

移动通信：要求通信机能在150、400、900、1800MHz频率附近提供上百个频率点；

其他各种电子应用领域，如：电子对抗、现代电子测量仪器等。

* **频率合成常用的方法**
* 直接式频率合成器

利用单个或多个不同频率的晶体振荡器作为基准信号源，经过倍频、分频、混频等途径直接产生许多离散频率的输出信号。

* 间接式频率合成器（锁相频率合成器）

将相位反馈理论和锁相技术应用于频率合成领域。指合成器的输出信号不是直接从参考源经过变换而得，而是由锁相环的压控振荡器间接产生所需要的频率输出。

* 直接数字频率合成器（DDS）

它是目前最为典型、应用最广泛的一种频率合成技术。

* **直接数字频率合成技术**
* 概念

直接数字频率合成器（Direct Digital Synthesizer）是从相位概念出发直接合成所需波形的一种频率合成技术。

* 组成

基于全数字技术。由参考时钟、相位累加器、只读存储器、数模转换器和滤波器组成的频率合成器，输出频率高达几百MHz。

* 特点

工作频率范围很宽；极高的频率分辨力；极短的频率转换时间；任意波形输出能力；数字调制性能好。

## 2. DDS的组成及工作原理

DDS的组成如下图所示：




图 1 DDS的组成结构

* **频率预置与调节电路**

DDS方程：**：**

为输出频率，为时钟频率。当K=1时，DDS输出最低频率（也即频率分辨率）为，而DDS的最大输出频率由Nyquist采样定理决定，即/2，也就是说K的最大值为2N-1。因此，只要N足够大，DDS可以得到很细的频率间隔。要改变DDS的输出频率，只要改变频率控制字K即可。

* **累加器**



图 2 累加器框图

相位累加器由N位加法器与N位寄存器级联构成。每来一个时钟脉冲*fC*，加法器将频率控制字K与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。寄存器将加法器在上一个时钟作用后所产生的相位数据反馈到加法器的输入端；以使加法器在下一个时钟作用下继续与频率控制字进行相加。这样，相位累加器在时钟的作用下，进行相位累加，当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作，这个周期应为

* **波形存储器**



图 3 波性存储器框图

用相位累加器输出的数据作为波形存储器的地址，进行波形的相位—幅值转换，即可在给定的时间上确定输出的波形的幅值。N位的寻址ROM相当于把周期的波形信号离散成具有2N个样值的序列，若波形ROM有D位数据位，则2N个样值的幅值以D位二进制数值存在ROM中，按照地址的不同可以输出相应相位的波形信号的幅值。

* **D/A转换器**

D/A转换器的作用是把已经合成的周期波的数字量转换成模拟量。波形幅度量化序列S（n）经D/A转换后变成了包络为周期波的阶梯波S(t), S(t)的周期为。需要注意的是，频率合成器对D/A转换器的分辨率有一定的要求，D/A转换器的分辨率越高，合成的周期波台阶数就越多，输出的波形的精度也就越高。

* **滤波器**

滤波器的作用是将阶梯的模拟波形中的高频分量滤除，得到连续的有用波形。

# 子模块设计原理

## 1. 脉冲发生电路

分频的基本设计思想是将实验箱提供的48MHz的高频信号通过分频器变成所需的1Hz、0.5Hz、2Hz和1KHz的信号，0.5Hz用于测频电路，1Hz用于计数，2Hz用于消颤，1KHz用于译码显示电路。

### 1.1 分频实现原理

对时钟信号进行上升沿检测，并记录检测的数（从 0 开始计数）。如果是 *N* 分频，每当计数到时将信号翻转一次，将信号输出。

### 1.2 VHDL代码


|  |
| --- |
| **LIBRARY** IEEE**;**  **USE** IEEE**.**STD\_LOGIC\_1164**.ALL;**  **ENTITY** fenpin **IS**  **PORT(**clk**:IN** STD\_LOGIC**;**  hz**:buffer** STD\_LOGIC**;**  hz2**:buffer** STD\_LOGIC**;**  hz5**:buffer** STD\_LOGIC**;**  khz**:buffer** STD\_LOGIC**);**  **END** fenpin**;**  **ARCHITECTURE** beh **OF** fenpin **IS**  **SIGNAL** count**:**integer **range** 0 **to** 24000000**;**  **SIGNAL** count1**:**integer **range** 0 **to** 48000000**;**  **SIGNAL** count2**:**integer **range** 0 **to** 24000000**;**  **SIGNAL** count3**:**integer **range** 0 **to** 24000000**;**  **BEGIN**  **PROCESS(**clk**)**  **BEGIN**  **IF(**clk**=**'1'**)THEN**  count**<=**count**+**1**;**  count1**<=**count1**+**1**;**  count2**<=**count2**+**1**;**  count3**<=**count3**+**1**;**  **IF(**count**=**23999999**)THEN**  count**<=**0**;**  hz**<=**NOT hz**;**  **END** **IF;**  **IF(**count1**=**47999999**)THEN**  count1**<=**0**;**  hz5**<=**NOT hz5**;**  **END** **IF;**  **IF(**count2**=**23999**)THEN**  count2**<=**0**;**  khz**<=**NOT khz**;**  **END** **IF;**  **IF(**count3**=**11999999**)THEN**  count3**<=**0**;**  hz2**<=**NOT hz2**;**  **END** **IF;**  **END** **IF;**  **END** **PROCESS;**  **END** beh**;** |

### 1.3 封装与仿真波形

将分频模块封装成如下所示：



分频模块仿真波形如下所示：



## 2.频率预置电路

### 2.1 电路原理

频率预置与调节电路的主要作用是实现频率控制量的输入，不变量K被称为相位增量，也叫频率控制字。DDS的输出频率表达式为。当时，输出最低频率为；而DDS的最高输出频率由Nyquist采样定理决定，即，即，此时为最大值。我设计频率控制字范围为0-64。

### 2.2 VHDL代码


|  |
| --- |
| **library** ieee**;**  **use** ieee**.**std\_logic\_1164**.all;**  **use** ieee**.**std\_logic\_unsigned**.all;**  **ENTITY** mo64 **IS**  **PORT**  **(** en **:IN** std\_logic**;**  clear**:IN** std\_logic**;**  clk **:IN** std\_logic**;**  cout **:out** std\_logic**;**  qh **:buffer** std\_logic\_vector**(**3 **downto** 0**);**  ql **:buffer** std\_logic\_vector**(**3 **downto** 0**)**  **);**  **END** mo64**;**  **ARCHITECTURE** behave **OF** mo64 **IS**  **BEGIN**  cout**<=**'1'**when(**qh**=**"0110"and ql**=**"0011"and en**=**'1'**)else**'0'**;**  **PROCESS(**clk**,**clear**)**  **BEGIN**  **IF(**clear**=**'0'**)THEN**  qh**<=**"0000"**;**  ql**<=**"0000"**;**  **ELSIF(**clk'**EVENT** AND clk**=**'1'**)THEN**  **if(**en**=**'1'**)then**  **if((**ql**=**3 and qh**=**6**)** or ql**=**9**)** **then**  ql**<=**"0000"**;**  **if(**qh**=**6**)then**  qh**<=**"0000"**;**  **else**  qh**<=**qh**+**1**;**  **end** **if;**  **else**  ql**<=**ql**+**1**;**  **end** **if;**  **end** **if;**  **END** **IF;**  **END** **PROCESS;**  **END** behave**;** |

### 2.3 封装与仿真波形

将频率预置模块封装成如下所示：



频率预置模块仿真波形如下所示：



## 3.BCD转二进制电路

### 3.1 电路原理

由于BCD码无法用乘法器或加法器进行运算，因此需设计BCD转二进制电路，使频率预置得出的BCD码转换为二进制。

### 3.2 VHDL代码

|  |
| --- |
| **entity** bcd\_to\_bin **is**  **port(**d0**,**d1**:in** integer **range** 0 **to** 9**;**  binary**:out** integer **range** 0 **to** 128**);**  **end** bcd\_to\_bin**;**  **architecture** re1 **of** bcd\_to\_bin **is**  **begin**  binary**<=**d0**+**10**\***d1**;**  **end** re1**;** |

### 3.3 封装


将BCD转二进制电路封装成如下所示：



## 4.累加器

### 4.1 累加器的原理

累加器由N位加法器N位寄存器构成，如下图所示。



其作用是，每来一个时钟*clk*，加法器就将频率控制字与累加寄存器输出的累加相位数据相加，相加的结果又反馈送至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。

### 4.2 VHDL代码


|  |
| --- |
| **LIBRARY** IEEE**;**  **USE** IEEE**.**STD\_LOGIC\_1164**.ALL;**  **USE** IEEE**.**STD\_LOGIC\_UNSIGNED**.ALL;**  **ENTITY** LEIJIA **IS**  **PORT(**K**:IN** STD\_LOGIC\_VECTOR**(**7 **DOWNTO** 0**);**  CLK**:IN** STD\_LOGIC**;**  EN**:IN** STD\_LOGIC**;**  RESET**:IN** STD\_LOGIC**;**  OUT1**:OUT** STD\_LOGIC\_VECTOR**(**11 **DOWNTO** 0**));**  **END** **ENTITY** LEIJIA**;**  **ARCHITECTURE** ART **OF** LEIJIA **IS**  **SIGNAL** TEMP**:**STD\_LOGIC\_VECTOR**(**11 **DOWNTO** 0**);**  **BEGIN**  **PROCESS(**CLK**,**EN**,**RESET**,**TEMP**)IS**  **BEGIN**  **IF** RESET**=**'0'**THEN**  TEMP**<=**"000000000000"**;**  **ELSE**  **IF** CLK'**EVENT** AND CLK**=**'1'**THEN**  **IF** EN**=**'1'**THEN**  TEMP**<=**TEMP**+**K**;**  **END** **IF;**  **END** **IF;**  **END** **IF;**  OUT1**<=**TEMP**;**  **END** **PROCESS;**  **END** **ARCHITECTURE** ART**;** |

### 4.3 累加器的封装图

累加器模块封装成如下所示：



累加器模块仿真波形如下所示：




## 5.相位调节模块

### 5.1 相位调节原理

相位控制模块实际上是用一个12位的加法器将之前累加器的输出结果与相位控制字相加，从而构成相位控制模块。我设计的相位控制字范围是0-64，其中清零与保持端分别由开关控制，以便得到所需相位。设计使相位控制字高八位与累加器结果相加，使相位变化更明显。

### 5.2 相位调节电路图



## 6.波形选择电路

波形存储器（ROM）的原理图如下图所示：



波形存储器（ROM）的相位取样地址来自于相位累加器输出的数据这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。同时，波形存储器中还可存放不同类种波形的地址，例如正弦波、余弦波、方波、矩形波、锯齿波、三角波等，这些波均可通过后面的D/A转换器及低通滤波器将数字信号转化为模拟信号从而进行连续信号的输出与恢复。

### 6.1正弦波存储器（ROM）的原理

正弦波形存储器，N（12）位的寻址ROM相当于把的正弦信号离散成具有个样值的序列，波形ROM有D（10）位数据位，所以设置个样值的值以D位二进制数值固化在ROM中，这里设置D=10，所以ROM中的数据范围应该从0到1023，但是正弦值只从-1到1，所以要对其进行量化，公式如下所示：



其中，为存储地址，范围是从0到4095。

### 6.2 由量化公式生成mif文件

在6.1中我们已经求出了各种波所对应的量化公式，但光有量化公式还不行，我们还要把根据量化公式计算出的存储数值放到存储地址当中去，这个地址文件就是mif文件，进而再根据mif文件生成波形存储器封装图。我这以正弦波为例，来说明其操作步骤。

我们利用Matlab产生sin的采样数据，相关的Matlab程序如下所示：

|  |
| --- |
| clear all**;**  close all**;**  clc**;**  index**=**linspace**(**0**,**2**\***pi**,**2**^**12**+**1**);**  cos\_val**=**fix**((**2**^**9**-**1**)\***sin**(**index**)+**0.5**);**  fid**=**fopen**(**'C:\Users\ThinkPad\Desktop\DDS\sin1.mif'**,**'w'**);**  fprintf**(**fid**,**'WIDTH=10;\n'**);**  fprintf**(**fid**,**'DEPTH=4096;\n'**);** fprintf**(**fid**,**'ADDRESS\_RADIX=UNS;\n'**);** fprintf**(**fid**,**'DATA\_RADIX=DEC;\n'**);**  fprintf**(**fid**,**'CONTENT?BEGIN\n'**);**  **for** j**=**1**:**4096  i**=**j**-**1**;**  fprintf**(**fid**,**'%3d'**,**i**);**  fprintf**(**fid**,**':'**);**  fprintf**(**fid**,**'%3d'**,**cos\_val**(**j**));**  fprintf**(**fid**,**';\n'**);**  **end**  fprintf**(**fid**,**'END;\n'**);** |


此时，matlab将自动生成mif文件。

将每个波形的波形数据存储到\*.mif文件中后需要建立其对应的ROM封装电路，以正弦波为例，具体步骤如下所示：首先要新建Block Diagram/Schematic File文件，双击空白区，在name条中填写lpm\_rom，点击OK；接着在输出文件类型中选择VHDL，同时填写对应ROM文件的文件名，分别设置为10bit和4096words，勾选，在File name中选择对应\*.mif文件路径，点击Next，结束创建，可得正弦波ROM封装如下图：



### 6.3波形选择电路的封装图

以相同的方式可以建立余弦、锯齿波、方波的ROM封装，并通过选择器构成波形选择电路，电路图如下：



波形选择电路封装图如下所示：



## 


## 7.测频电路

### 7.1 电路原理

测频就是计算1秒钟内脉冲的个数。我们利用计数器和锁存器实现这一功能。由于累加器以频率控制字K为间隔，从0到4096计数，当累加满量时就会产生一次溢出，完成一次周期性的动作，这个周期也就是DDS信号的一个频率周期，故将的累加器的最高位a [11]作为测频电路计数器的脉冲。

将1HZ的时钟信号二分频，得到0.5Hz。将0.5Hz脉冲送入锁存器的时钟端，0.5Hz反相延时后的脉冲送入计数器的清零端。这样就使计数器在2s的脉冲周期内，1s内清零，1s内计数。由于锁存器的脉冲和计数器的脉冲是反相的，且有一定的延时，所以当锁存器有效脉冲来到时，计数器是清零状态，锁存器就锁存前1s内计数器的计数信号。这样就完成了1s内的脉冲计数，再将锁存器的输出送入译码显示电路，就可以在数码管上显示波形频率了。

### 7.2 测频电路原理图




### 7.3 封装图



## 8.译码显示电路


在数码管上的显示为动态扫描，每一个时间只能有一个数码管有效。当扫描的频率比较大时，就可以认为所有的数码管都是亮的。为了美观，使不需要的数码管显示为‘—’。显示模块由模8模块、八选一模块、七段译码器模块、三八译码器模块组成。总原理图如下图所示：



### 8.1 模8模块

模8计数器是为了只让一个数码管有效，且作为八选一选择器的输入端，选择输出的数字是多少。

模8的原理和代码与计时电路中模7的原理类似，在此不进行赘述，仅给出封装图：



### 8.2 八选一模块

**8.2.1 实现原理**

八选一模块用来选择当前有效的数码管应该显示时钟的什么数字，星期、短横线、时十位、时个位、分十位、分个位、十位、秒个位，这八种状态。其中短横线为1111来代替，在后面的七段译码器模块中，将1111译为在数码管中只有 g 段亮，即为短横线。

**8.2.2 八选一模块VHDL代码**

|  |
| --- |
| **library** ieee**;**  **use** ieee**.**std\_logic\_1164**.all;**  **use** ieee**.**std\_logic\_unsigned**.all;**  **entity** xuanze8\_1 **is**  **port(**wl**,**hh**,**hl**,**fh**,**fl**,**mh**,**ml**:in** std\_logic\_vector**(**3 **downto** 0**);**  sel**:in** std\_logic\_vector**(**2 **downto** 0**);**  q**:out** std\_logic\_vector**(**3 **downto** 0**));**  **end** xuanze8\_1**;**  **architecture** xuanze **of** xuanze8\_1 **is**  **begin**  **process(**sel**,**wl**,**hh**,**hl**,**fh**,**fl**,**mh**,**ml**)**  **begin**  **case** sel **is**  **when**"000"**=>**q**<=**wl**;**  **when**"001"**=>**q**<=**"1111"**;**  **when**"010"**=>**q**<=**hh**;**  **when**"011"**=>**q**<=**hl**;**  **when**"100"**=>**q**<=**fh**;**  **when**"101"**=>**q**<=**fl**;**  **when**"110"**=>**q**<=**mh**;**  **when**"111"**=>**q**<=**ml**;**  **when** **others=>**q**<=**"0000"**;**  **end** **case;**  **end** **process;**  **end** xuanze**;** |

可得八选一模块封装图如下：



### 8.3三八译码器模块

**8.3.1 实现原理**

该译码器将计数器输出的三位数据译码成八位数据，作为数据分配器使用，控制数码管 的是否有效。

**8.3.2 三八译码器模块VHDL代码**

|  |
| --- |
| **library** ieee**;**  **use** ieee**.**std\_logic\_1164**.all;**  **use** ieee**.**std\_logic\_unsigned**.all;**  **entity** yima3\_8 **is**  **port(**d**:in** std\_logic\_vector**(**2 **downto** 0**);**  y**:out** std\_logic\_vector**(**7 **downto** 0**));**  **end** yima3\_8**;**  **architecture** yima **of** yima3\_8 **is**  **begin**  **process(**d**)**  **begin**  **case** d **is**  **when**"000"**=>**y**<=**"01111111"**;**  **when**"001"**=>**y**<=**"10111111"**;**  **when**"010"**=>**y**<=**"11011111"**;**  **when**"011"**=>**y**<=**"11101111"**;**  **when**"100"**=>**y**<=**"11110111"**;**  **when**"101"**=>**y**<=**"11111011"**;**  **when**"110"**=>**y**<=**"11111101"**;**  **when**"111"**=>**y**<=**"11111110"**;**  **when** **others=>**y**<=**"11111111"**;**  **end** **case;**  **end** **process;**  **end** yima**;** |

可得三八译码器模块封装如下：



8.4七段译码器模块模块

**8.4.1 实现原理**

该译码器用于将二进制的数字译码为数码管中 a、b、c、d、e、f、g 段的显示情况，能直观地显示出数字来。我们所用的数码管为共阳。

|  |  |
| --- | --- |
| 显示字型 | g,f,e,d,c,b,a |
| 0 | 1 0 0 0 0 0 0 |
| 1 | 1 1 1 1 0 0 1 |
| 2 | 0 1 0 0 1 0 0 |
| 3 | 0 1 1 0 0 0 0 |
| 4 | 0 0 1 0 0 1 0 |
| 5 | 0 0 1 0 0 1 0 |
| 6 | 0 0 0 0 0 1 0 |
| 7 | 1 1 1 1 0 0 0 |
| 8 | 0 0 0 0 0 0 0 |
| 9 | 0 0 1 0 0 0 0 |

**8.4.2七段译码器模块VHDL代码**


|  |
| --- |
| **library** ieee**;**  **use** ieee**.**std\_logic\_1164**.all;**  **use** ieee**.**std\_logic\_unsigned**.all;**  **entity** yimaqi **is**  **port(**d**:in** std\_logic\_vector**(**3 **downto** 0**);**  y**:out** std\_logic\_vector**(**6 **downto** 0**));**  **end** yimaqi**;**  **architecture** yima **of** yimaqi **is**  **begin**  **process(**d**)**  **begin**  **case** d **is**  **when**"0000"**=>**y**<=**"1000000"**;**  **when**"0001"**=>**y**<=**"1111001"**;**  **when**"0010"**=>**y**<=**"0100100"**;**  **when**"0011"**=>**y**<=**"0110000"**;**  **when**"0100"**=>**y**<=**"0011001"**;**  **when**"0101"**=>**y**<=**"0010010"**;**  **when**"0110"**=>**y**<=**"0000010"**;**  **when**"0111"**=>**y**<=**"1111000"**;**  **when**"1000"**=>**y**<=**"0000000"**;**  **when**"1001"**=>**y**<=**"0010000"**;**  **when**"1111"**=>**y**<=**"0111111"**;**  **when** **others=>**y**<=**"1111111"**;**  **end** **case;**  **end** **process;**  **end** yima**;** |

可得三八译码器模块封装如下：



## 9.基础部分总电路图

基础电路部分总电路图如下：



# 提高部分设计

## 1.通用寄存器设计

累加器电路后，还需一个12位的寄存器，时钟上升沿来到时更新寄存器当中的数据。为了便于拓展，我用VHDL语言设计了一个任意位通用寄存器，代码如下：

|  |
| --- |
| **library** ieee**;**  **use** ieee**.**std\_logic\_1164**.all;**  **use** ieee**.**std\_logic\_arith**.all;**  **use** ieee**.**std\_logic\_unsigned**.all;**  **entity** jicunqi **is**  **generic(** n**:**positive**:=**8**);**  **port(** data**:in** std\_logic\_vector**(**n**-**1 **downto** 0**);**  clk**,**en**:** **in** std\_logic**;**  qout**:out** std\_logic\_vector**(**n**-**1 **downto** 0**));**  **end** jicunqi**;**  **architecture** r **of** jicunqi **is**  **signal** temp**:**std\_logic\_vector**(**n**-**1 **downto** 0**);**  **begin**  **process(**clk**,**en**,**temp**)**  **begin**  **if** en**=**'1' **then**  **if** **rising\_edge(**clk**)** **then**  temp**<=**data**;**  **else** temp**<=**temp**;**  **end** **if;**  **end** **if;**  **end** **process;**  qout**<=**temp**;**  **end** r**;** |


封装如下：



## 2. 节省ROM

ROM模块是本系统的核心部分之一，该模块中储存了所需要的函数信息，用Matlab生成储存函数信息的. mif 文件,再用Quartus II 中的LPM ROM模块便能轻松产生对应的ROM模块，该系统所用的ROM有12位的地址线和10位的数据线，ROM中共有4096个数值。

但是我们仔细观察会发现正弦函数具有对称性，用1/4个周期的波形就能完整地表现出完整周期的波形：第二个1/4周期与第一个1/4周期波形是相位相反的关系，第三个1/4周期与第一个1/4周期波形是函数值相反的关系，第四个1/4周期与第一个1/4周期波形则是相位、函数值同时反相的关系。其关系可以用图3-8-1来描述。

****

取反电路：



地址取反：



输出取反：




地址输出取反：



节省ROM电路:


（为避免输出波形有毛刺，所以设计了两个寄存器来消除毛刺）



封装后，如下图：




## 3. AM调制电路



通信理论中将信号调制定义为调制信号对载波的幅度、频率和相位进行变换。AM即标准调制信号，除了来自消息的基带信号外，还包含了直流信号，它是调制后输出信号既含载波分量又含边带分量的标准调幅信号。

AM调制电路如下：



封装图为：



## 4.消颤电路

消颤电路图



消颤开关组



封装如下：



## 5.显示复用电路


为了使通道一和通道二可以分别调节，使通道一和通道二的频率和相位调节字可以分别控制，并可通过开关显示在数码管上，因此，设计显示复用电路，使数码管可以显示“AM调节字-通道一相位控制字-通道一频率控制字”，“AM调节字-通道二相位控制字-通道二频率控制字”，以及测频电路所测出的两个通道的频率四种显示。为此设计了两个显示复用模块。

两个复用模块封装如下：




## 6.多种波形显示

建立正弦波ROM后，以相同的方式可以建立余弦、锯齿波、方波的ROM封装，并通过选择器构成波形选择电路，电路图如下：



波形选择电路封装图如下所示：



# 总电路图





# 调试仿真和编程下载

在EDA实验中，电路设计是第一步也是最为关键的一步，电路设计完成后，还要对已完成的电路图保存后进行编译，检查有无出错的地方，比如线路定义出错，引脚未定义等软件能检查出来的错误，这是最基本的检查，只能检查出一些语法运用的错误。然后还要对其进行波形仿真验证，来检查电路设计的正确与否，直至调试的仿真图完全正确为止，仿真得到的波形图在各个模块的论证时已经给出。

波形仿真完成后，就要下载到实验箱上进行验收。下载方法比较繁琐，通常要设置一些程序的初始值、使能端等，但这是必须的一步，否则可能烧坏实验箱

上的某些原件，造成较大的损失。将程序下载至FPGA芯片之前，还要进行管脚的分配，管脚分配图如下：










# 结论

## 1.实验结果


1. 在默认情况下，用示波器检测，示波器显示为两条直线；
2. 拨动使能开关K1，改变通道一频率字，出现正弦波；
3. 拨动清零开关K2，通道一输出清零，通道一显示为一条直线；
4. 拨动K3，可由调节频率控制字转换为调节相位控制字。
5. 拨动K4，可转换通道一和通道二，K4=1为通道二，此时可使用K1、K2、K3对通道二进行频率控制字和相位控制字的调节。并且数码管的显示也随着K4的拨动而转变为显示通道二的频率控制字和相位控制字。见下图：12为AM控制字，02为相位控制字，03为频率控制字。





1. 拨动波形选择开关K5、K6，当K5K6对应的二进制码为00时，为正弦输出，为01时，为余弦输出；为10时，为方波输出；为11时，为锯齿波输出；


  

1. K7为显示复用开关，K1=1时，数码管由显示“AM控制字-频率控制字-相位控制字”转换为测频电路测出的频率，并可通过拨动K4分别测得通道一和通道二各自的频率。



1. K8为AM控制开关，K8等于1时，示波器通道二显示AM调制后的波形，并可通过K1、K2、K3控制AM控制字的调节。也可通过K5、K6对不同波形进行调制。



1. 测频电路能准确、稳定工作，当调整频率控制字稳定后，数码管能显示当前波形的频率，与示波器上所测得的频率基本一致，只有很小的误差。
2. 用改进型（提高精度）的正弦函数ROM模块替换原ROM模块后，示波器上能检测到准确的正弦函数波形，放大波形比较发现，相比较之前的ROM，改进后的ROM精度更高，在显示上不容易出现锯齿或阶梯形状的波形。

## 2.实验感悟

在前一周完成了多功能数字钟的设计实验之后，这一周再参加这个直接数字频率合成器设计的实验明显感觉到熟悉了很多，整个设计过程中自己也不再像上一周那样那么的迷茫和紧张，而正得益于前一周的实验，自己对整个设计流程、方法都很熟悉，对VHDL语言也使用的得心应手，整个系统中，用VHDL语言设计的电路模块超过了70%，这不仅大大降低了设计的工作量，也使得系统的便于拓展修改，便于理解。

该电路系统圆满完成了要求的基本功能，在此基础上也实现了更大范围的频率控制字、数码管上显示波形频率、双路输出正余弦波形、节省ROM电路模块以及输出三角波、方波、锯齿波等多种波形等拓展功能的设计。但是，实验中还是有一点问题，在设计测频电路的时候，我原本是想用VHDL语言进行设计，但设计的过程并不顺利并且因此浪费了很多时间，最后只能选择电路图的方法，希望在空闲的时候我能把他研究出来。设计节省ROM电路模块的时候，还发现正弦输出有毛刺的问题，在更改了示波器CLK接口后得到了解决。

在DDS实验设计中，我采用了分模块设计的思路，对于频率控制电路、相位累加器、寄存器、相位控制字电路、测频电路分别设计，最后将各模块连接起来。由于自己有一定的VHDL基础，我编写了一个通用寄存器的模块，这个模块功能十分强大，让我能够根据需求改变N值使用，大大方便了设计过程。

这次设计实验也更让我学习到，在原理图搭建好之后分配管脚，重新编译，下载到试验箱的过程中出现问题时，要逐个对各个模块进行检查、调试，分配管脚时要看清楚，不能填错，要和电路对应好。检查时要耐心，尤其是输入输出较多的电路图，更要看清每一部分。

最后，我要感谢学长，和善的态度和认真的教导，让我受益匪浅。

# 参考文献

[1]蒋立平，姜萍，数字逻辑电路与系统设计，北京：电子工业出版社，2008

[2]南京理工大学电子技术中心，EDA设计实验指导书

[3]侯伯亨，VHDL硬件描述语言与数字逻辑电路设计