
# Caminho de dados – Datapath



RegDst MemRead **4** <del>≠</del> 32 Branch target MemtoReg Instruction[31-26] ALUOp MemWrite ALUStc RegWrite Instruction[20-16] Instruction Address [31-0] Registers Write Address Instruction Write ALU Operation 16 Sign Instruction[15-0] ALU

# Introdução

- O desempenho de uma máquina pode ser determinado por três fatores:
  - número de instruções executadas
  - período do clock (ou frequência)
  - Número de ciclos por instrução (CPI)
- O compilador e a ISA (Instruction Set Arquitecture) determinam a quantidade de instruções a serem executadas por certo programa




- Este capitulo aborda a implementação de um subconjunto das instruções do MIPS
- O interrelacionamento entre ISA e a implementação é exemplificado em dois projetos alternativos da parte operativa do processador
  - PO uniciclo
  - PO multiciclo

5



■ Estrutura básica de um processador





# **Unidade Operativa**

- Também chamada "Parte Operativa", "Via de Dados" ou, em inglês, "Datapath"
- É construída a partir dos seguintes componentes:
  - elementos de armazenamento (registradores, ffs)
  - operadores lógico-aritméticos
  - recursos de interconexão (barramentos, mux)




# Unidade Operativa MIPS

- Será projetada para implementar o seguinte subconjunto de instruções do MIPS:
  - Instruções de referência a memória:
    - load word (lw) e store word (sw)
  - Instruções Aritméticas e lógicas:
    - add, sub, and, or e slt
  - Instruções de desvio de fluxo:
    - equal(beq), jump(j)



# **Componentes Combinacionais**

 Componentes combinacionais definem o valor de suas saídas apenas em função dos valores presentes nas suas entradas



Write Enable

Data In

Address

9




# Componentes Sequenciais

- Componentes seqüenciais tem um *estado*, que define seu valor em um dado instante de tempo
- Registrador:
  - Um conjunto de flip-flops tipo D (Registrador)
    - Com n bits de entrada e saída
    - entrada de habilitação de escrita (write enable)
  - Habilitação de escrita (write enable):



 verdade (1): o dado de entrada será carregado (saída = entrada)



10

# **Memória**

■ Memória (idealizada)

■ Um barramento de entrada: *Data In* 

■ Um barramento de saída: *Data Out* 

- Uma palavra é selecionada por:
  - Um endereço seleciona a palavra para ser colocada na saída (*Data out*)
  - Write Enable = 1: Permite que a palavra selecionada seja escrita com a informação na entrada (Data in)
- Entrada de Clock (CLK)
  - Sincroniza os processos de acesso à memória
  - Geralmente, os processos s\u00e3o sincronizados pela borda de subida ou de descida do clock



# Estratégia de Temporização

- Uma metodologia de temporização define quando os sinais podem ser lidos e quando eles podem ser escritos
- É necessário evitar situações de conflito, por exemplo, querer ler uma palavra e escrevê-la simultaneamente
- Será adotada uma metodologia de temporização sensível às transições do sinal do clock
- Nesta metodologia, qualquer valor armazenado nos elementos de estado só pode ser atualizado durante a transição do sinal de relógio (clk)

# Elemento de Estado Um ciclo, escrita no clock Elemento de Estado Lógica Combinacional Lógica Combinacional Elemento de Estado Lógica Combinacional Multiplos ciclos, com sinal de escrita Write

4


# Criando a Unidade Operativa

- Uma maneira de se começar o projeto de uma unidade operativa (data path) é examinar cada um dos componentes necessários para a execução de cada uma das classes de instruções do MIPS
- Elementos necessários:
  - um lugar para armazenar as instruções (*memória de instruções*)
  - Um registrador para armazenar o endereço de instrução (*Program Counter PC*)
  - Um contador para incrementar o PC, para compor o endereço da próxima instrução (soma 4 para endereçar próxima instrução)

13

14


# Criando a Unidade Operativa ...






# Criando a Unidade Operativa ...

■ Elementos Básicos







Instruções Lógico-Aritméticas

■ Formato de uma instrução tipo R no MIPS:

ор	rs	rt	rd	shamt	funct
6 bits	5 bits	5 bits	5 bits	5 bits	6 bits

- Semântica:
  - \$rd <- op(\$rs, \$rt)</p>
- Estrutura de suporte: banco de registradores


17

19

# 4


# Banco de Registradores

- Dupla porta: leitura de dois registradores ao mesmo tempo
- Sinal de controle para escrita leitura não necessita controle




# \*

# Banco de Registradores





# Banco de Registradores






# Projeto da ULA

- A ULA foi desenvolvida no capítulo anterior
- 3 bits de controle indicam a operação a ser realizada


ULAop	Função
000	and
001	or
010	add
110	sub
111	slt



22



# Instruções Tipo R - unid. operativa





# Instruções de Acesso a Memória

■ Formato da instrução tipo I (lw/sw):

ор	rs	rt	endereço
6 bits	5 bits	5 bits	16 bits

- Ex:
  - lw \$8, 32(\$19)
  - = end = \$19 + 32


35	19	8	32	

23



# Memória

- Memória com um barramento de entrada independente do de saída
- Controle de escrita (*write*) e leitura (*read*)
- Barramento de endereços
- Um acesso de cada vez




25

# 4

# Extensão de Sinal do Deslocamento

- Deslocamento na instrução deve ser estendido de 16 para 32 bits, mantendo-se o sinal
  - se for negativo, 16 bits superiores = 1
  - se for positivo, 16 bits superiores = 0



26




# Acesso a Memória

- lw lê um dado da memória e escreve em um registrador
  - conexão entre a saída da memória e a entrada do banco de registradores
- sw lê um dado de um registrador e escreve na memória
  - ligação entre saída do banco de registradores e entrada de dados da memória
- endereço calculado através da ULA
  - saída da ULA ligada ao barramento de endereços da memória


# 4

# Unidade Operativa lw/sw





# Instruções Lóg/Arit e lw/sw




# Combinando as Unidades Operação ULA End Reg 1 End Reg 2 End Dest Entrada Dado Entrada

30

# 4

# Acrescentando a Busca



# 4

# Instruções de Desvio


- beq \$1, \$2, desloc
  - compara dois registradores
  - soma desloc a PC+4 se \$1 = \$2
    - PC + 4 e o endereço da próxima instrução
  - no montador utiliza-se uma versão simplificada, com o rótulo do destino
    - beq \$1, \$2, Rótulo
    - neste caso, o montador calcula o deslocamento
  - desloc é um deslocamento de palavras, ou seja, cada unidade de desloc corresponde a 4 bytes



# Instruções de Desvio


- A comparação entre os registradores é feita subtraindo-os na ULA e verificando se o resultado é zero
- O PC deve ser carregado com PC + 4 ou PC + 4 + desloc\*4, de acordo com o resultado do teste
- A multiplicação de desloc por 4 é feita deslocando-se de 2 bits o seu valor

Cálculo do Endereço de Desvio



34







33

35

# Observações


- Para realizar a comparação dos dois operandos precisamos usar o banco de registradores (os dois operandos estão lá)
- O cálculo do endereço de desvio foi incluído no circuito (já estudado)
- Na instrução não é preciso escrever no banco de registradores
- A comparação será feita pela ULA, subtraindose os registradores e utilizando a saída <u>zero</u> para verificar a igualdade



# **MIPS** Uniciclo


- Foi desenvolvido, na verdade, três tipos de unidades operativas:
  - uma para instruções no formato R (add, sub, etc.)
  - uma para instruções de no formato I ( *load* e *store*)
  - uma para *instruções condicionais (formato I)*
- Na fase de projeto as vezes precisamos replicar recursos
- A via de dados mais simples deve-se propor executar as instruções num único período do clock
- Isto quer dizer que nenhum dos recursos pode ser usado mais de uma vez por instrução

Final



37

# MIPS Uniciclo






# **Controle do MIPS**

- Cada operação requer a utilização adequada dos recursos do MIPS
- Ex: add \$t2, \$s1, \$s2
  - é necessário que os endereços dos operandos \$s1 e \$s2 sejam enviados ao <u>banco de registradores</u>
  - Da mesma maneira, o endereço do registrador destino (\$t2) deverá ser informando ao banco de registradores
  - Uma vez que o banco de registradores disponibilize os valores de \$s1 e \$s2, estes deverão ser encaminhados à ULA
  - Posteriormente, o resultado deverá ser escrito no banco de registradores (registrador \$t1)




# Controle da ULA

 Lógica da unidade de controle encarregada de gerar os bits que determinam a operação da ULA



41

# Lógica de Controle da ULA



Classes de instruções - tipo-R, load, store e branch)

Field	0	rs	rt	rd	shamt	funct
Bit positions	31-26	25-21	20-16	15-11	10-6	5-0
a. R-type instruction	on					
Field	35 or 43	rs	rt	or disease	address	
Bit positions	31-26	25-21	20-16	e sector Sur Spi	15-0	The second
Load or store in	struction					
	The State of the S	III detacibe di			728 ph 1 35 pc	
Field	4	rs	rt		address	
Bit positions	31-26	25-21	20-16	15-0		


Classes de instruções - tipo-R, load, store e branch)

Field	0	rs	rt	rd	shamt	funct	
Bit positions	31-26	25-21	20-16	15-11	10-6	5-0	
R-type instruction	on	the sheet					
Field	35 or 43	rs	rt		address	A	
Bit positions	31-26	25-21	20-16	15-0			
Load or store in	nstruction						
Field	4	rs	rt		address		
Bit positions	31-26	25-21	20-16	A A Inc. Section	15-0		



# **Unidade de Controle Uniciclo**

 A unidade de controle deve, a partir do código da instrução, fornecer os sinais que realizam as instruções na unidade operativa



45

# Controle do Add


- Por exemplo, a execução da instrução
  - add \$t1, \$s0, \$s2

requer as seguintes tarefas:

- encaminhar para a ULA o conteúdo dos registradores \$s0 e \$s2
- indicar para a ULA que vai ser realizada uma operação da adição
- Encaminhar o resultado para o registrado \$t1

46

### Classes de instruções - tipo-R, load, store e branch)





# Entrada da Unidade de Controle

- as informações necessárias a execução de uma instrução são retiradas da própria instrução
  - O opcode (código de operação) sempre está nos bits [31-26]
  - Os 2 registradores a serem lidos (rs e rt) sempre estão nas posições [25-21] e [20-16] (para todos os formatos!!!)
  - O registrador base (rs) para as instruções lw e sw sempre está especificado nas posições [25-21]
  - Os 16 bits de deslocamento para as instruções beq, lw e sw estão sempre nas posições [15-0]
  - O registrador destino está em uma das duas posições
  - [20-16] para lw (registrador rt)
  - [15-11] para instruções aritméticas/lógicas (registrador rd)



# Sinais de Controle

- A unidade de controle de prover:
  - sinais para os multiplexadores
  - sinais de leitura e escrita para as memórias
  - seleção da operação da ULA
  - controle do novo endereço a ser carregado no PC, para instruções de salto

Sinais de controle

Desl. SelPC

End Reg 1 Dado lido SelULA

Endereço Instruçãos

End Dest Dado lido MUX

Entrada

EscReg

16 Extensão 32

Controle VILA ULAop

Controle VILA ULAop

4



# Instruções de Desvio


- A instrução de desvio condicional coloca:
  - PC+Desl ou (salto)
  - PC + 4 (instrução seguinte)

no contador de programa PC

- É necessário selecionar SelPC em função:
  - do código da instrução (beq, bne)
  - do resultado da comparação (sinal zero da ULA)

# 4

# **Controle de Desvio**






# Sinais de Controle

- LerMEM: dado da memória no endereço especificado é lido e colocado na saída
- EscMEM: conteúdo da memória endereçado recebe o dado
- SelULA:
  - 0 operando é a segunda saída do banco de registradores
  - 1 operando é o deslocamento extendido
- RegDST:
  - 0 índice do registrador destino é o campo rt da instrução
  - 1 índice do registrador destino é o campo rd da intrução
- EscREG: escreve dado no registrador indexado
- SelPC:
  - 0 PC recebe próximo endereço (PC+4)
  - 1 PC recebe endereço de desvio
- SelREG:
  - 0 registrador recebe saída da ULA
  - 1 registrador recebe saída da memória

53





54



# Exercício

- Estender a organização do MIPS para dar suporte a execução de JUMP, desvio incondicional
- O endereço de desvio é obtido por:
  - PC[31 28] # Instrução[25 0] # 00
  - onde # indica concatenação de bits



# Problemas com MIPS Uniciclo

- Período do relógio determinado pelo caminho mais longo
  - instrução lw:
    - leitura da instrução
    - leitura do registrador de base, extensão de sinal
    - cálculo do endereço
    - leitura do dado da memória
    - escrita em registrador
- TODAS as instruções levam o mesmo tempo para executar



- Supondo os seguintes tempos de execução das unidades do MIPS:
  - Acesso a memória: 10 ns
  - ULA e somadores: 10 ns
  - Acesso ao banco de registradores: 5 ns
  - outros: 0 ns
  - Quais os tempos de execução das instruções supondo uma implementação uniciclo e outra com ciclo variável, ou seja, duração do ciclo igual a duração da instrução?

Acesso a memória: 10 ns

■ ULA e somadores: 10 ns

Acesso ao banco de registradores: 5 ns

outros: 0 ns

• Quais os tempos de execução das instruções supondo uma implementação uniciclo e outra com ciclo variável, ou seja, duração do ciclo igual a duração da instrução? Determinar o tempo de execução de cada instrução

lw =

sw =

tipo-R =

beg =

j =

57

58

# Acesso a memória: 10 ns

- ULA e somadores: 10 ns
- Acesso ao banco de registradores: 5 ns
- outros: 0 ns
- Quais os tempos de execução das instruções supondo uma implementação uniciclo e outra com ciclo variável, ou seja, duração do ciclo igual a duração da instrução?

Determinar o tempo de execução de cada instrução

tipo-R = 
$$10 + 5 + 10 + 5 = 30$$



# Exemplo ...

- Considerando a distribuição de instruções do benchmark gcc, a diferença de velocidade entre as implementações seria:
  - GCC: 22% lw, 11% sw, 49% tipo-R, 16% beq, 2% jump
  - Período uniciclo: 40 ns
  - Período ciclo variável:

$$40*0.22 + 35*0.11 + 30*0.49 + 25*0.16 + 10*0.2 = 31.6 \text{ ns}$$

■ Ganho: 40/31.6 = 1,27



# **MIPS Multiciclo**

- Idéia: cada fase de execução de uma instrução dura um ciclo de relógio
- Instruções podem ser executadas em um número diferente de ciclos
  - Iw leva 5 ciclos
  - jump leva 1 ciclo
  - add leva 4 ciclos




# **MIPS Multiciclo**

- Ciclo dimensionado de acordo com a fase mais demorada
- Unidades funcionais podem ser utilizadas para realizar mais de uma operação durante a execução de uma instrução
- A organização da parte operativa pode ser reestruturada em função destas características

1

62


# Multiciclo





# **PO Multiciclo x PO Uniciclo**

- Apenas uma memória, com instruções e dados
- Incremento do PC, cálculo do endereço de desvio, operações lógico-aritméticas realizadas todas pela mesma unidade funcional
- Introdução e ampliação dos multiplexadores nas entradas da ULA
- Introdução do registrador de Instruções (RI), para armazenar a instrução lida



PCESC (IDD CONTROL | LARONEB | 2 | LARONEB |



# **Controle Multiciclo**

- 1. Busca da Instrução
  - 1. RI = Memoria[PC]
  - 2. PC = PC + 4
- 2. Decodificação e busca de operandos
  - 2.1 A = Reg[RI[25-21]]
  - 2.2 B = Reg[RI[20-16]]
  - 2.3 Rdesvio = PC + (ext-sinal(IR[15-0])) << 2
  - Rdesvio armazena o endereço de desvio pré-calculado de forma a liberar a ULA para outras operações
  - a utilização destes valores depende do tipo de instrução



# Controle Multiciclo ...

- 3. Execução
  - 3.1 sULA = A + ext-sinal(IR[15-0]) (acesso a memória)
  - 3.2 sULA = A op B (tipo R)
  - 3.3 if (A == B) PC = Rdesvio (desvio condicional)
- 4. Acesso à memória ou escrita de registador
  - 4.1 Acesso à memória:

saídaMem = Memória[saiULA] ou (load)

 $Mem\'{o}ria[saiULA] = B$  (store)

 $4.2 \text{ Reg}[IR[15-11]] = \text{saiULA}; \qquad \qquad (R-\text{type})$ 



# Controle Multiciclo ...

5. Escrita da Memória

Reg[IR[20-16]] = saidaMemória;

# Atualização do PC:

• saída da ULA: endereçamento sequencial

• Rdesvio: qdo um salto condicional é realizado

• Jump: concatenação do PC com bits do RI


• multiplexador na entrada do PC para selecionar uma destas entradas 69


• Resumo da execução


Nome do passo	Instrução tipo R	Instrução lw Instrução sw		Instrução de desvio condicional	Instrução de desvio Incondicional		
Busca da instrução							
Decodificação da instrução & leitura dos registradores Rs e Rt & cálculo do endereço de desvio (cond.)	A = Reg [RI[25-21]] B = Reg [RI[20-16]] ULASaída = PC + (extensão de sinal(RI[15-0]) <<2)						
Execução, cálculo do endereço de acesso à memória, término de uma instrução branch/jump	ULAOp = A op B		extensão de sinal 15-0])	Se (A == B) então PC = ULASaída	PC = PC[31-28]    (RI[25-0] <<2)		
Término de uma instrução store word ou de tipo R	Reg [RI[15-11]] = ULASaída	RDM = Mem [ULASaída]	Mem (ULASaída) = B				
Término de uma instrução load word		Reg[RI[20-16]] = RDM					
Número de passos	4	5	4	3	3		


70


# MIPS Multiciclo















# Fare 4: Acesso Memória/Registrador



Fase 5: Escrita Registrador (Iw)

Controle

Controle


Rdesvio

Rde



# **Controle com MEF**


- estrutura típica de uma máquina de estados:
  - lógica de saída
  - lógica de transição
  - registrador de estado
  - entradas externas (código da instrução)



4


**MEF: Diagrama de Estados** 

- Cada nó do diagrama representa um estado
- A transição entre estados é indicada por arcos
- As condições de disparo de uma transição são associadas aos arcos
- Cada estado corresponde a um ciclo de relógio



77


• Controle com máquina de estados:




81

# • Resumo da Execução


Nome do passo	Instrução tipo R	Instrução lw	Instrução sw	Instrução beq	Instrução j		
Busca da instrução	RI = Mem[PC] PC = PC + 4						
Decodificação da instrução & leitura dos registradores Rs e Rt & cálculo do endereço de desvio (cond.)	A = Reg [Rl[25-21]] B = Reg [Rl[20-16]] ULASaída = PC + (extensão de sinal(Rl[15-0]) <<2)						
Execução, cálculo do endereço de acesso à memória, término de uma instrução branch/jump	ULAOp = A op	ULASaída = A + (RI[	extensão de <b>2</b> 15-0])	Se (A == B) 8 PC = ULASaida	PC = PC[19]   (RI[25-0]92)		
Término de uma instrução store word ou de tipo R	Reg [RI[15-11] 7	RDM = Men [ULASaída]	Mem [ULASa = B				
Término de uma instrução load word		Reg[RI[20-14					
Número de passos	4	5	4	3	3		




# • Busca e decodificação



• Instruções *lw* e *sw* 




• Instruções tipo R




86

• Instrução beq



• Instrução *j* 



# • Resumo da Execução

Nome do passo	Instrução tipo R	Instrução Iw	Instrução sw	Instrução beq	Instrução j		
Busca da instrução	RI = Mem[PC] PC = PC + 4						
Decodificação da instrução & leitura dos registradores Rs e Rt & cálculo do endereço de desvio (cond.)	A = Reg [Ri[25-21]] B = Reg [Ri[20-16]] ULASaída = PC + (extensão de sinal(Ri[15-0]) <<2)						
Execução, cálculo do endereço de acesso à memória, término de uma instrução branch/jump	ULAOp = A op	ULASaída = A + (RI[	15-0])	Se (A == B) (8 PC = ULASaida	PC = PC[19]   (RI[25-0] 2)		
Término de uma instrução store word ou de tipo R	Reg [RI[15-11] 7	RDM = Men [ULASaída]	Mem [ULASa = B				
Término de uma instrução load word		Reg[RI[20-14					
Número de passos	4	5	4	3	3		


# Revisão rápida sobre Microcontroladores (PIC visto no laboratório)

90


## Arquitetura básica de um Microprocessador ou Microcontrolador

89


91





# **Arquitetura Von Neumann**





### **Arquitetura Harvard**











A Microchip divide os PICs em famílias, às quais chama Cores.

- Core de 12 bits
- Core de 14 bits
- Core de 16 bits
- Core de 16 bit avançado

O número de bits não se refere ao barramento.

O barramento é sempre de 8 bits, que é o número de bits que uma posição de memória pode armazenar.


Refere-se, sim, ao tamanho da memória de programa, onde cada instrução pode ter 14 ou 16 bits de tamanho.

- Core de 12 bits PIC12x
- Core de 14 bits PIC16x
- Core de 16 bits PIC17x


97

• Core de 16 bit avançado - PIC18x

24 bits 16 bit MCU dsPIC 16 bits PIC18 **Data Memory Program Memory** Width Width 14 bits PIC18 8 bit MCU PIC12F 12 bits PIC16C5X PIC12C5XX



### Microcontrolador da família 12Fxxx com core de 12 bits




Podem endereçar 1Kbyte de memória de programa, e disponibilizam um máximo de 128 bytes de RAM. Este tipo de arquitetura suporta 35 instruções de programa, além de, também, estarem disponíveis em encapsulamentos de 8 pinos.

A maioria das famílias de 12 bits foi apresentada com memória OTP e EPROM apagável por UV.

OTP - One Time Programable
EPROM - Erasable Programable Read Only Memory
UV - Ultra Violeta
Flash Erasable Programmable Read-Only Memory - EPROM Flash

10

### Microcontrolador da família 16F6xxA com core de 14 bits



Podem endereçar 8Kbyte de memória de programa, e disponibilizam até 368 bytes de RAM. Suportam as mesmas instruções que a família de 12 bits, mas algumas instruções podem endereçar mais memória.

Estão disponíveis em encapsulamentos de 14, 18, 28 e 44 pinos, bem como em diversas versões de montagem em superfície.

102

### Microcontrolador da família 17C4xA com core de 16 bits

A quase inexistência de suporte, os preços elevados, e o aparecimento de novas famílias mais poderosas, fez com que esta família dos PIC17 se tornasse uma família pouco popular e cada vez mais em desuso.

Podem endereçar 32Kbyte de memória de programa, e disponibilizam até 902 bytes de RAM. A lista de instruções sofre alguns aumentos, e é partilhada com as famílias anteriores.

Só existem encapsulamentos disponíveis acima de 40 pinos, e apenas 8 chips diferentes nesta família.

### Microcontrolador da família 18Fxx2 com core de 16 bits melhorado

MCLR//pp → □	1	$\cup$	40	■ ←→ RB7/PGD
RAØANO ←→ [	2		39	] ←→ RB6/PGC
RA1/AN1 ←→ [	3		38	☐ ←→ RB5/PGM
RA2/AN2/\REF- ←→ [	4		37	] ←→ RB4
RA3/AN3NREF+ ←→ [	5		36	] ←→ RB3/CCP2*
RA4/TOCKI ←→ [	6		35	→ RB2/INT2
RA5/AN4/SS/LVDIN ←→ [	7 .		34	D ←→ RB1/INT1
REO/RD/AN5 ←→	9 10	52	33	☐ ←→ RBOANTO
RE1/WR/AN6 ←→	9 7	8F4	32	] <b>←</b> — \fao
RE2/CS/AN7 →→	10 0	8	31	] <del>←</del> √55
Vao <b></b> □	11 2	2 5	30	D ← → RD7/PSP7
Vss	12	; ;	29	D ←→ RD6/PSP6
OSC1/CLKI →	13	. ш	28	→ RD5/PSP5
OSC2/CLKO/RA6 ←	14		27	→ RD4/PSP4
RC0/T10S0/T1CKI ←→ [	15		26	RC7/RX/DT
RC1/T10SVCCP2* ←→	16		25	D ← RC6/TX/CK
RC2/CCP1 ←→ [	17		24	RCS/SDO
RC3/SCK/SCL ←→ [	18		23	→ RC4/SDVSD
RD0/PSP0 ←→ [	19		22	→ RD3/PSP3
RD1/DSD1 F	20		21	מספורחם ב בר

A pequena quantidade de memória de cada PIC, e a curta *Stack*, fez com que o uso de compiladores *C* se tornasse difícil.

As famílias de 12 e 14 bits têm uma *Stack* com 8 níveis, enquanto que as de 16 bits já possuem *Stack* de 16 níveis.

A falta de instruções para manipular a Pilha de memória *Stack*, leva o utilizador a implementar a *Stack* em software, aliada à falta de RAM, que tornava o processo muito difícil, e a performance diminuída.

A família de 16 bits avançada, implementa uma arquitetura pouco diferente, focada no uso de compiladores, podendo suportar 64Kbytes de memória de programa e 3Kbytes de RAM. O número de instruções já ascende a um total de 75, e estão disponíveis em diversos encapsulamentos acima dos 18 pinos.


A disponibilidade de compiladores, a melhor lista de instruções e o seu baixo custo, fez com que esta família se popularizasse depressa.

A unidade central de processamento dispõe de duas memórias distintas, uma contendo o código de programa, carregado previamente no microcontrolador, e uma segunda memória de uso específico onde estão contidos os registos internos, necessários ao funcionamento do microcontrolador, e também uma área reservada ao uso genérico do programa que está a correr (RAM).

A família PIC16 tem 8bits de tamanho para toda a informação que circula internamente no barramento de dados. O barramento de enderecamento da memória de programa tem um tamanho de 14hits

A família PIC16 tem a memória de programa organizada em páginas e a memória de dados organizada em bancos.

Cada página de memória tem 2k words de tamanho. O tamanho de cada banco de memória RAM varia entre dispositivos. Na família PIC16 só é possível endereçar um máximo de 128 bytes, pelo que o uso de bancos, torna possível a utilização de uma quantidade de RAM maior.



Memória de INDF Cada instrução de programa tem um determinado código (OPCODE). O microcontrolador utiliza uma WORD para codificar as instruções.

Dos 14 bits, os 8 bits de menor peso servem para guardar informação de utilização direta (Literal Instructions). Os restantes bits guardam o código da instrução a executar.


Código de Instrução	К	к	к	к	к	к	к	к	
---------------------	---	---	---	---	---	---	---	---	--


106

### Alguns periféricos que podem ser encontrados dentro de um PIC16

- Temporizadores: 1, 2 ou mais, dependendo do modelo
- RS232 (USART): Porta Série que permite os modos síncronos e assíncronos
- PSP: Porta Paralela de 8bits
- EEPROM: Memória não volátil adicional para registro de dados
- Comparadores para sinais externos
- PWM: Modulação por largura de impulsos
- SPI (Serial Peripheral Interface): Porta de dados série
- I2C: Porta de dados série
- · ADC: Conversores analógico/digital
- ICSP (In Circuit Serial Programming): Programação série direta no circuito
- Watchdog Timer. Temporizador de guarda para o microcontrolador
- USB (Universal Serial Bus)
- CAN (Controller Area Network)
- LIN (Local Interconnect Network)
- LCD (Liquid Cristal Display): Controle de display de cristais líquidos
- rfPIC: Transmissor de ASK e FSK
- Controlador de motores DC
- BOR (Brown-Out RESET): Detector de limites inferiores de tensão de alimentação

### MEMORIA DE PROGRAMA





16F(627, 628A, 648A)

### A PILHA (STACK)


A pilha é um local da RAM onde é guardado o endereço da memória de programa antes de ser executado um pulo ou uma chamada de função localizada em outra posição de memória.

### CICLO DE MÁQUINA

O oscilador externo (geralmente um cristal) ou o interno (circuito RC) é usado para fornecer um sinal de clock ao microcontrolador. O clock é necessário para que o microcontrolador possa executar as instruções de um programa.

Nos microcontroladores PIC, um ciclo de máquina (CM) possui quatro fases de clock que são Q1, Q2, Q3 e Q4. Dessa forma, para um clock externo de 4MHz, temos um ciclo de máquina (CM=4 x 1/F) igual a 1µs (ou 1MHz)

109



•O Contador de Programa (PC) é incrementado na fase Q1 do ciclo de máquina e a instrução seguinte é resgatada da memória de programa e armazenada no registro de instruções da CPU no ciclo Q4.

Ela é decodificada e executada no próximo ciclo, no intervalo de Q1 e Q4.

- •O PIPELINE (sobreposição) permite que quase todas as instruções sejam executadas em apenas um ciclo de máquina, gastando assim 1 µs (para um clock de 4 MHz).
- •As únicas exeções referem-se às instruções que geram "saltos" no contador de programa, como chamadas de funções em outro local da memória de programa e os retornos dessas funções.

110

### ndirect addr.(1) ndirect addr.<sup>(1)</sup> 100h Indirect addr. (1) 180h 101h CPTION TMR0 OPTION TMR0 181h 102h PCL PCL STATUS 103h STATUS STATUS STATUS 183h FSR FSR FSR 104h FSR PORTA TRISA 105h 185h TRISB TRISB PORTB 106h 107h 108h 109h 189h 10Ah PCLATH PCLATH PCLATH 18Ah 10Bh INTCON 0Bh INTOON 18Bh INTCON INTCOM 10Ch 18Ch PIR1 PIE1 10Dh 0Dh 18Dh 0Fh 10Fh TMP1I PCON 8Eh 18Fh 0Eh 10h T1CON TMR2 T2CON 11h Bancos de memória 12h PR2 13h CCPR1L 15h 17h CCP1CON RCSTA 18h TXSTA TXREC SPBRG EEDATA 1Ah RCREG EEADR 1Ch **EECON1** EECON2(1) 1Dh 1Eh CMCON 1Fh VRCON General Purpose Register 48 Bytes 120h General Purpose Register 80 Bytes 14Fh 80 Bytes 16Fh 16 Bytes 111 Bank 2

### **Registrador STATUS**

### O registro STATUS, configura os bancos de registros, flags da ULA e outros.

# Seu endereço físico é 03h (banco 0) e 83 (banco1).

Nº dos bits	Bit 7	bit 6	Bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
Bits	IRP (	RP1 (	RP0	/TO	/PD (	$\begin{bmatrix} z \end{bmatrix}$	DC	С

Bit 6-5: RP1:RP0, Bit de seleção de banco de registradores (usado para endereçamento direto). P/ bits 6-5=00 implica seleção do banco 0 (00 - 7Fh), para bits 6-5=01 implica seleção do banco 1 (80h - FFh), para bits 6-5=10 implica seleção do banco 2 (100 - 17Fh) e, para bits 6-5=11 implica seleção do banco 3 (180h - 1FFh). obs.: Cada banco é de 128 bytes e somente o bit RP0 é usado no PIC16F628 (considerar RP1=0).

Bit 2: Z, bit de Zero. Vai a 1 quando o resultado de uma operação aritmética ou lógica é zero. Vai a 0 quando o resultado de uma operação aritmética ou lógica é diferente de zero.

BSF STATUS, RP0

BCF STATUS, RP0

TABLE 4-3: SPECIAL REGISTERS SUMMARY BANKO

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on POR Reset <sup>(1)</sup>	Details on Page	
Bank 0												
00h	INDF	Addressi	Addressing this location uses contents of FSR to address data memory (not a physical register)									
01h	TMR0	Timer0 m	Timer0 module's Register									
02h	PCL	Program	Program Counter's (PC) Least Significant Byte									
03h	STATUS	IRP	RP1	RP0	TO	PD	Z	DC	С	0001 1xxx	22	
04h /	FSR	Indirect data memory address pointer									28	
05h	PORTA	RA7	RA6	RA5	RA4	RA3	RA2	RA1	RA0	хххх 0000	31	
06h	PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0	XXXX XXXX	36	

TABLE 4-4: SPECIAL FUNCTION REGISTERS SUMMARY BANK1

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	BH-2	Bit 1	Bit 0	Value on POR Reset <sup>(1)</sup>	Details on Page
Bank 1											
80h	INDF	Addressing this location uses contents of FSR to address data memory (not a physical register)									28
81h	OPTION	RBPU	INTEDG	TOCS	TOSE	PSA	PS2	PS1	PS0	1111 1111	23
82h	PCL	Program C	Program Counter's (PC) Least Significant Byte								28
83h	STATUS	IRP	RP1	RP0	TO	PD	Z	DC	С	0001 1xxx	22
84h	FSR \	Indirect data memory address pointer								xxxx xxxx	28
85h	TRISA	TRISA7	TRISA6	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	1111 1111	31
86h	TRISB	TRISB7	TRISB6	TRISB5	TRISB4	TRISB3	TRISB2	TRISB1	TRISB0	1111 1111	36

113

114

Os registradores TRISA e TRISB servem para configurar como entrada ou saída os pinos das portas PORTA e PORTB, respectivamente. Para configurar como entrada basta escrever 1 no bit correspondente e como saída basta escrever 0 no bit correspondente. Os bits podem ser selecionados como entrada e saída da forma que se desejar. Por exemlo, para o PORTB, se a sequência 10010111 for utilizada para configurar o registrador TRISB, isto significa que as portas RB0, RB1, RB2, RB4 e RB7 foram configuradas como entrada (1) e que RB3, RB5 e RB6 foram configuradas como saída (0). Lembrado que RB0 representa o bit menos significativo (LSB - à direita) e RB7 o bit mais significativo (MSB - à esquerda).

Os registradores PORTA e PORTB são utilizados para modificar diretamente o estado (0 ou 1) das portas. Quando o bit é configurado como entrada, o estado da porta é armazenado diretamente no bit correspondente a porta nestes registradores. Quando o bit é configurado como saída o seu estado pode ser modificado escrevendo-se diretamente no bit correspondente destes registradores. Por exemplo se o bit 3 do PORTA estiver configurado como entrada (bit 3 do TRISA em 1) basta ler o estado do bit 3 do registrador PORTA para conhecer o estado da entrada.

Exemplos de uso:

BCF status, rp0 BANK1

movlw b'000101111'

CLRF portb movwf TRISA movlw 0x00

BSF status, rp0 movwf TRISB

BANKO

CLRF trisb clrf PORTB

BCF status, rp0

MOVLW b'11111111'

MOVWF portb

#INCLUDE <P16F628A.INC> :ARQUIVO PADRÃO MICROCHIP PARA 16F628A \_\_CONFIG \_BODEN\_ON & \_CP\_OFF & \_PWRTE\_ON & \_WDT\_OFF & \_LVP\_OFF & \_MCLRE\_ON & \_XT\_OSC BANK0 ;SETA BANK 0 DE MEMÓRIA #DEFINE BCF STATUS,RP0 #DEFINE BANK1 BSF STATUS.RP0 :SETA BANK 1 DE MAMÓRIA ;ENDEREÇO INICIAL DA MEMÓRIA DE USUÁRIO CBLOCK 0x20 **ENDC** ;FIM DO BLOCO DE MEMÓRIA #DEFINE BOTAO PORTA.1 :PORTA DO BOTÃO ; 0 -> PRESSIONADO ; 1 -> LIBERADO #DEFINE LED PORTB.0 :PORTA DO LED ; 0 -> APAGADO ; 1 -> ACESO ;ENDEREÇO INICIAL DE PROCESSAMENTO ORG 0x00 GOTO INICIO ORG 0x04 ;ENDEREÇO INICIAL DA INTERRUPÇÃO RETFIE RETORNÁ DA INTERRUPÇÃO INICIO ;LIMPA O PORTA CLRF PORTA CLRF PORTB ;LIMPA O PORTB BANK1 ;ALTERA PARA O BANCO 1 MOVLW B'00000010' ;DEFINE RA1 COMO ENTRADA E DEMAIS COMO SAÍDAS MOVWF TRISA MOVLW B'00000000' :DEFINE TODO O PORTB COMO SAÍDA MOVWF TRISB MOVLW B'00000000' ;TODAS AS INTERRUPÇÕES DESLIGADAS MOVWF INTCON BANK0 :RETORNA PARA O BANCO 0 MOVLW B'00000111' MOVWF CMCON ;DEFINE O MODO DO COMPARADOR ANALÓGICO

MAIN

BTFSC BOTAO ;O BOTÃO ESTÁ PRESSIONADO?
GOTO BOTAO\_LIB ;NÃO, ENTÃO TRATA BOTÃO LIBERADO
GOTO BOTAO\_PRES ;SIM, ENTÃO TRATA BOTÃO PRESSIONADO

BOTAO LIB

BCF LED ;APAGA O LED

GOTO MAIN ;RETORNA AO LOOP PRINCIPAL

BOTAO\_PRES

BSF LED ;ACENDE O LED

GOTO MAIN ;RETORNA AO LOOP PRINCIPAL

END ;OBRIGATÓRIO

117