

## POLYTECHNIQUE Montréal

# INF3610 Systèmes embarqués


Laboratoire 2

Soumis par : Mohamed Ayman Atmani - 2006987 Ali Ameziane Hassani – 2007033

Arnaud Dessain - 1856013

#### **Architecture 1**

#### **Question 1 solution 1:**



#### **Utilization Estimates ■ Summary** DSP48E Name BRAM\_18K FF LUT DSP Expression 0 138 FIFO Instance 5 348 711 Memory Multiplexer 116 244 Register 592 Total 0 5 965 280 106400 53200 Available 220 Utilization (%) 0 2 ~0 **■** Detail **□** Instance BRAM\_18K DSP48E LUT mmult\_hw\_fadd\_32nbkb\_U1 mmult\_hw\_fadd\_32nbkb 0 205 390 mmult\_hw\_fmul\_32ncud\_U2 mmult\_hw\_fmul\_32ncud 0 3 143 321 0 348

#### a) Réponse:

Les tableaux nous montrent dans l'onglet *Summary -> Latency* que le temps d'exécution total est de 1 380 101 coups d'horloge.

Le tableau 1 d'utilisation des ressources montre que cette solution utilise 5 DSP48E ce qui représente les ressources nécessaire à une seul opération de multiplication accumulation selon le tableau d'instance

#### b) Réponse:

Les tableaux nous montrent dans l'onglet *Loop -> Trip Count* que le nombre d'itérations est de 50 pour L1, 50 pour L2 et 50 pour L3. Comme les boucles sont

imbriquées les unes dans les autres, nous devons multiplier ces valeurs pour obtenir le nombre total de fois (50\*50\*50) que la ligne multiplication accumulation de la matrice est exécutée ce qui représente un temps d'exécution est en  $O(N^3)$ .


Le tableau d'utilisation des ressources montre que cette solution utilise 5 DSP48E ce qui représente les ressources nécessaires à une seule opération de multiplication accumulation selon le 2ème tableau.

On a O(const) en ressources vu qu'une seule opération de multiplication accumulation nécessite 5 DSP alors que le nombre de ressources utilisées par notre programme est de 5 ce qui explique O(const) en ressources.

#### c) Réponse:

Oui, cette solution respecte les limites de la carte par rapport aux ressources même si elle ne tire pas profit des ressources disponibles . Il est donc réalisable d'utiliser cette solution sur notre carte.

#### Question 2 solution 2:



#### **Utilization Estimates ■ Summary** BRAM\_18K DSP48E FF LUT Name DSP 0 82 Expression FIFO 17400 35550 Instance 250 Memory Multiplexer 75 Register 0 7029 640 Total 0 251 24429 36347 Available 280 220 106400 53200 Utilization (%) 0 22 114 68

#### Choix des paramètres:

```
■ Outline  

Directive  

mmult_hw

a

HLS ARRAY_PARTITION variable=a complete dim=2

b

HLS ARRAY_PARTITION variable=b complete dim=1

out

It is a second to the complete dim=1

will L2

hls PIPELINE II=1
```

#### Justification de paramètre:

Afin d'adhérer au complexité attendu il nous a fallu pipeliner dans un premier lieu la troisième boucle ce qui implique qu'on devrait aussi partitionner notre array afin de permettre à notre programme d'effectuer l'opération de multiplication accumulation en parallèle en faisant des multiplication ligne \* colonnes.

#### a) Réponse:

Les tableaux nous montrent dans l'onglet *Summary -> Latency* que le temps d'exécution total est de 2 757 coups d'horloge.

Le tableau d'utilisation des ressources montre que cette solution utilise 251 DSP48E.

#### b) Réponse:

Les tableaux nous montrent dans l'onglet  $Loop \rightarrow Trip\ Count$  que le nombre d'itérations est de 2500. Comme notre n = 50 et que 50\*50 = 2500, nous avons donc que le temps d'exécution est en  $O(n^2)$ .

Le tableau d'utilisation des ressources montre que cette solution utilise 251 DSP48E. On a O(N) en ressources vu qu'une seule opération de multiplication accumulation nécessite 5 DSP et que  $5*50=250\simeq251$ .

#### c) Réponse:

Cette solution n'est pas implémentable sur notre carte car elle requiert 251 DSP48E. Or, la carte en contient 220 ce qui n'est pas suffisant pour soutenir les besoins de cette solution.

#### Question 3 solution 3:

#### **Performance Estimates**

#### ☐ Timing (ns)

#### **■ Summary**

Clock	Target	Estimated	Uncertainty
ap_clk	10.00	9.634	1.25

#### ☐ Latency (clock cycles)

#### **■ Summary**

	rval	Inte	Latency		
Туре	max	min	max	min	
none	2071	2071	2071	2071	

#### **■** Detail

#### **Instance**

#### **⊟** Loop

	Late	ency		Initiation I	nterval		
Loop Name	min	max	Iteration Latency	achieved	target	Trip Count	Pipelined
- L1_L2	2069	2069	222	1	1	1849	yes

#### **Utilization Estimates**

#### **■ Summary**

Name	BRAM_18K	DSP48E	FF	LUT
DSP	E .	1	36	. 8
Expression		978	0	83
FIFO	5.	85	-	
Instance		215	14964	30573
Memory		840	-	=
Multiplexer	25	828	28	75
Register	0	725	6097	640
Total	0	216	21061	31371
Availa <mark>b</mark> le	280	220	106400	53200
Utilization (%)	0	98	19	58

#### Réponse:

La valeur que nous avons trouvé est N = 43. Pour N = 43, nous avons 216 DSP48E utilisés. Pour N = 44, nous dépassons la limite de 220 DSP48E.

Pour cette solution, nous avons 2071 coup d'horloges pour le temps d'execution.

#### **Question 4 solution 4:**

#### Performance Estimates ■ Timing (ns) **■ Summary** Clock Target Estimated Uncertainty 10.00 8.024 ap\_clk 1.25 ■ Latency (clock cycles) **■ Summary** Latency Interval min min max max Type 42 42 42 none **■** Detail **■** Instance **⊟** Loop Initiation Interval Latency achieved Loop Name min max Iteration Latency

40

#### **Utilization Estimates**

#### ■ Summary

- L1

Name	BRAM_18K	DSP48E	FF	LUT
DSP	958	SEC.	8	953
Expression		<del></del> .	0	25
FIFO	8 <del>*</del> 0	2 <del>4</del> 8	· ·	975
Instance	-	180	12528	25596
Memory	19	929	/ <del>-</del>	8 <del>-</del> 8
Multiplexer	1121	741	©	48
Register	0	720	5550	1056
Total	0	180	18078	26725
Available	280	220	106400	53200
Utilization (%)	0	81	16	50

target Trip Count

Pipelined

yes

#### choix des paramètres:

```
Directive 
Directive 

mmult_hw

a

% HLS ARRAY_PARTITION variable=a complete dim=2

b

% HLS ARRAY_PARTITION variable=b complete dim=0

out

% HLS ARRAY_PARTITION variable=out complete dim=2

Il

% HLS PARRAY_PARTITION variable=out complete dim=2

Il

% HLS PIPELINE II=1

** L3
```

#### Justification des paramètres:

afin d'obtenir les une complexité de O(n) il faut pipeliner la 2ème boucle afin de garder seulement la première boucle avec n itérations ainsi il faudrait aussi faire un array partition afin de pouvoir d'effectuer l'opération en parallèle la matrice B sera complètement partitionné tandis que les matrices A et C sera partitionnés selon une seule la deuxième dimension.

#### a) Réponse:

Cette solution prend 42 cycles d'horloge. Elle requiert 180 DSP48E


#### b) Réponse:

Nous avons trouvé que le N le plus grand que nous pouvions avoir avec cette solution est N=6. Pour la complexité temporelle, le nombre total d'itération est de 6 donc on rencontre notre objectif O(N).

Ensuite, nous avons établi que nous avions besoin de 5 DSP48E pour l'opération multiplication-accumulation. Comme nous avons n = 6, 6\*6\*5=180 ce qui correspond au nombre de DSP48E utilisé pour cette solution. Cela démontre donc que la complexité en ressources est en  $O(N^2)$ .

#### **Architecture 2**


#### Question 5 solution 1:



- a) Le temps d'exécution total est de 1 380 101 cycles d'horloge et 4 DSP48E sont utilisés.
- b) Les résultats sont semblables à ceux de l'architecture no 1 pour la solution 1. Dans un premier temps, le temps d'exécution est prend le même nombre de cycle

- d'horloge Pour ce qui est des ressources, nous utilisons 4 DSP48E contrairement à 5 pour la première architecture. l'utilisation n'a pas été coupé en deux
- c) Oui, Cette solution est envisageable, pour ce qui est des ressources, la carte peut largement subvenir aux besoins des 4 DSP48E nécessaires pour cette architecture.

#### Question 6 solution 2:



#### **Utilization Estimates** ■ Summary Name BRAM\_18K DSP48E FF LUT DSP 1 Expression 0 82 **FIFO** Instance 200 10000 7600 Memory Multiplexer 75 640 0 3829 Register Total 0 201 13829 8397 Available 280 220 106400 53200 Utilization (%) 0 91 12 15


#### Justifiez le choix des paramètres

La justification est la même que celle de la partie 1.

- a) Le temps d'exécution est de 2757 cycles et 201 DSP48E sont utilisés.
- b) Pour l'architecture 1 solution 2, nous utilisions 251 DSP48E pour N = 50 ce qui dépassait déjà les 220 DSP48E disponibles. Pour l'architecture 2, nous utilisons 201 DSP48E pour N = 50. Il nous reste donc 19 DSP48E disponibles. Alors, cette

architecture pourrait prendre un N plus grand que 50 étant donné qu'il reste des ressources inutilisées.

#### **Question 7 solution 3:**



# Utilization Estimates - Summary

Name	BRAM_18K	DSP48E	FF	LUT
DSP	123	1	795	/ SE
Expression	(124) (124)	92	0	82
FIFO	i de la companya de l			( <del>-</del>
Instance	<b>3</b>	216	10800	8208
Memory	855	97	5 <del>.</del>	100
Multiplexer	· ·	-		75
Register	0		4105	640
Total	0	217	14905	9005
Available	280	220	106400	53200
Utilization (%)	0	98	14	16

**□** Detail

Ici, nous avons trouvé que le temps d'exécution total des de 3193 cycles d'horloge. 217 DSP48E sont utilisés. La valeur de N qui maximise l'utilisation des ressources sans dépasser les ressources disponibles pour cette solution est de 54.

#### Justifiez le choix des paramètres:

même justification que la partie 1

## Question 8 solution 4:

ummar	y .							
Name		BRAI	M_18K	DSF	48E	FF	LUT	
DSP		9	-	-			-	
Expression Expression	1		=			0	25	
FIFO			-	3		-		
Instance		- 5	-		196	9800	7448	
Memory		· ·	<u>-</u>	2	2	=	14	
Multiplexe	er	4		2		12	48	
Register			0	5		5444	1472	
Total			0		196	15244	8993	
Available			280		220	106400	53200	
Utilization	(%)		0		89	14	16	
Summary Clock Targe p_clk 10.0 ency (clock cy	0	7.614	Uncertaint 1.2					
Clock Targe p_clk 10.0 cency (clock cy	ycles)	7.614	1.2					
lock Targe p_clk 10.0 ency (clock commary Latency nin max	ycles)  Intervenin	7.614	1.2					
Clock Targe p_clk 10.0 ency (clock cy Summary Latency	ycles)  Intervenin 49	7.614 val max T 49 n	1.2				T:	
Clock Targe p_clk 10.0 cency (clock cy Summary Latency min max 49 49  Detail Instance	ycles)  Intervenin 49	7.614	1.2	5	Initiat achiev	ion Interval ed target	Trip Count	Pipelined

Le temps d'exécution total est de 49 cycles d'horloge. 196 DSP48E sont utilisés. Cette solution utilise N = 7.

#### Question 9 solution 4:

L'architecture 1 utilisait 180 DSP48E pour N = 6, tandis que cette architecture utilise 196 DSP48E pour N = 7. Le ratio pour l'architecture 1 est donc de 30 DSP48E par unité de N et 28 DSP48E par unité de N pour l'architecture 2. Il n'y a donc pas de très grande différence entre les deux solutions. Toutefois, pour des grandes valeurs de N, la différence pourrait représenter un gain significatif.

#### **Architecture 3**

#### Question 10 solution 1:

#### **Performance Estimates** ☐ Timing (ns) **■ Summary** Clock Target Estimated Uncertainty ap\_clk 10.00 8.510 1.25 ■ Latency (clock cycles) **■ Summary** Latency Interval min max min max 505101 505101 505101 505101 **■** Detail **■** Instance E Loop Latency Initiation Interval Loop Name min max Iteration Latency achieved target Trip Count Pipelined - L1 505100 505100 10102 50 no 10100 10100 202 50 + L2 no 200 200 4 50 ++ L3 no

#### **Utilization Estimates**

#### ■ Summary

Name	BRAM_18K	DSP48E	FF	LUT
DSP	<u> </u>	2	2	<u> </u>
Expression	100 m	3	0	197
FIFO	Ę-	ā		47
Instance	•	=	-3	in.
Memory	5 <del>5</del>			3 <del>5</del>
Multiplexer	3 <del>4</del>		-	95
Register	8-	2	237	84
Total	0	3	237	292
Available	280	220	106400	53200
Utilization (%)	0	1	~0	~0

■ Detail

a) Cette architecture requiert 505 101 cycles d'horloge et 3 DSP48E.

- b) Pour la complexité temporelle, le nombre de cycles d'horloge a été réduit par un facteur plus grand que 2. Ensuite, nous utilisons 3 DSP48E alors que nous en avions 5 pour l'architecture 1 et 4 pour l'architecture 3.
- c) Cette solution est réalisable sur la carte puisqu'elle requiert seulement 3 DSP48E sur les 220 disponibles.

### Question 11 solution 2: Justifiez le choix des paramètres



#### FF Name BRAM\_18K DSP48E LUT DSP 1 \_ -Expression 150 0 2699 FIFO Instance Memory Multiplexer 75 -0 96 Register 5498 5498 Total 0 151 2870 Available 280 220 106400 53200 Utilization (%) 0 68 5 5 ■ Detail


#### Justification des paramètres:

même justification que l'architecture 1

a) Le temps d'exécution est de 2506 cycles et cette solution utilise 151 DSP48E

b) Pour l'architecture 1 solution 2, nous utilisions 251 DSP48E pour N = 50 ce qui dépassait déjà les 220 DSP48E disponibles. Pour l'architecture 2, nous utilisons 151 DSP48E pour N = 50. Il nous reste donc 69 DSP48E disponibles. Alors, cette architecture pourrait prendre un N plus grand que 50 étant donné qu'il reste des ressources inutilisées.

#### Question 12 solution 3:



#### **Utilization Estimates**

#### ■ Summary

Name	BRAM_18K	DSP48E	FF	LUT
DSP	\$ <del>.</del>	1	į į	15
Expression	-	219	0	3993
FIFO	:-	=	-	19-
Instance	34		-	24
Memory		9	2	82
Multiplexer	14	22	2	75
Register	0	2	8112	96
Total	0	220	8112	4164
Available	280	220	106400	53200
Utilization (%)	0	100	7	7

■ Detail

Nous avons obtenu N = 73. Le temps d'exécution est de 5334 cycles d'horloge et les 220 DSP48E sont utilisés.

## Justification des paramètres:

même justification que l'architecture 1

## Question 13 solution 4:

Timing	(ns)							
<b>■ Sum</b>								
Clock	Targe	et Es	timated	Uncerta	inty			
ap_cl	10.0	0	8.510	9	1.25			
min	max	min	max	Туре				
	ency	Inte	9000000	Type				
13	13	13	13	none				
15								
⊡ Deta	il							
<b>□</b> Deta	il stance							

yes

## **Utilization Estimates**

11

## **■ Summary**

- L1

Name	BRAM_18K	DSP48E	FF	LUT
DSP		6=0	-	8
Expression	+	192	0	3268
FIFO	25	8 <del>2</del> 8	28	25
Instance	¥	321	25	2
Memory	2	12	29	23
Multiplexer	8	V-24	76	48
Register	0	958	7313	64
Total	0	192	7313	3380
Available	280	220	106400	53200
Utilization (%)	0	87	6	6

■ Detail

Le temps d'exécution est de 13 cycles d'horloge et cette solution utilise 192 DSP48E.


#### **Question 14:**

le n trouvé est une augmentation de 1 et par rapport aux architectures 1 et 2 ce gain peut ne pas semblé significatifs pour des dimensions petites mais en effet ca nous permet de faire 8\*8\*8 - 7\*7\*7 = 512 - 343 = 69 opérations de plus par rapport à l'architecture et 296 de plus par rapport au float donc le gain et comme même significatif et il le sera d'autant plus en augmentant la dimension


#### **Question 15:**

La fonction void wrapped\_mmult\_hw() nous permet l'échange de données entre le DMA et le HLS IP Core les optimisations faites sur cette fonction nous permet d'envoyer une valeur de la matrice par cycle d'horloge (II= 1) ce qui nous permet de faire un échange rapide.

#### Virgule flottante.



#### <u>Half</u>



#### **Question 16:**

Oui certainement, dans le cas où l'on a pas besoin d'utiliser une très grande précision il serait préférable d'utiliser les halves puisque cela va permettre de faire significativement plus d'opérations surtout dans des traitement d'images ou des réseaux de neurones ou les calculs sont très intensifs.