


Chapitre 2: Les Opérations d'entrées/Sorties



Bus : ensemble de liaisons physiques (câbles, pistes de circuits imprimés, etc.) pouvant être exploitées en commun par plusieurs éléments matériels afin de communiquer.

Objectif : réduire le nombre de *voies* nécessaires à la communication des différents composants.

Caractéristiques :


Largeur : nombre de lignes physiques sur lesquelles les données sont envoyées = nombre de bits transmis en *parallèle*.

Fréquence (en Hz) : nombre de paquets de données envoyés ou reçus par seconde.

Débit maximal (ou taux de transfert maximal) : quantité de données transportées par unité de temps (largeur $\times$ fréquence).

Exemple : largeur 16 bits et fréquence 133 MHz $\Rightarrow$ 266 Mo/s

Différenciation des bus



Différents types de bus :

bus d'adresses : transporte les adresses mémoire auxquelles le processeur souhaite accéder (unidirectionnel).

bus de données : véhicule les instructions en provenance ou à destination du processeur (bidirectionnel).

bus de commandes : transporte les ordres et les signaux de synchronisation de l'unité de commande (bidirectionnel).


bus système : permet au processeur de communiquer avec la mémoire centrale du système (mémoire vive ou RAM).

bus d'extension (bus d'entrée/sortie) : permet aux divers composants de la carte-mère (USB, cartes PCI, disques durs, lecteurs, ...) de communiquer entre eux.


- **ISA** (Industry Standard Architecture) : apparaît en 1981, bus standard des PC jusqu'à la fin des années 1990.
- **PCI** (Peripheral Component Interconnect) : lancé à la fin des années 90 pour faire face à la demande liées aux applications vidéo.
- **AGP** (Accelerated Graphics Port) : lancé en 1997, port interne destiné exclusivement aux cartes graphiques. Remplacé par le PCI-Express.
- **USB** (Universal Serial Bus) : bus à transmission série, permet de connecter des périphériques à chaud (Plug & Play)
- **SCSI** (Small Computer Syst. Interface) : liaison de périphériques

Norme	bits	MHz	Mo/s.
ISA 8-bit	8	8.3	8
ISA 16-bit	16	8.3	16
PCI 32-bit	32	33	132
PCI-X 2.0	64	533	4264
AGP	32	66	264
AGP (x8)	32	66x8	2112
ATA133	16	66	132
USB	1		1.5
USB 2.0	1		60
SCSI-2 Wide	16	10	20
SCSI-3 Ultra	16	80 QDR	640


Structure des bus modernes



Structure des bus modernes



5- Les échanges de données



5.1 L'interface d'entrée/sortie

5.1.1 Rôle

Chaque périphérique sera relié au système par l'intermédiaire d'une interface (ou contrôleur) dont le rôle est de :

- **Connecter** le périphérique au bus de données
- **Gérer** les échanges entre le microprocesseur et le périphérique

5.1.2 Constitution

Pour cela, l'interface est constituée par :

- Un **registre de commande** dans lequel le processeur décrit le travail à effectuer (sens de transfert, mode de transfert).
- Un ou plusieurs **registres de données** qui contiennent les mots à échanger entre le périphérique et la mémoire
- Un **registre d'état** qui indique si l'unité d'échange est prête, si l'échange s'est bien déroulé, etc...

On accède aux données de l'interface par le biais d'un espace d'adresses d'entrées/sorties.

5.2 Techniques d'échange de données

Avant d'envoyer ou de recevoir des informations, le microprocesseur doit connaître l'état du périphérique. En effet, le microprocesseur doit savoir si un périphérique est prêt à recevoir ou à transmettre une information pour que la transmission se fasse correctement. Il existe 2 modes d'échange d'information :

- Le mode programmé par **scrutation ou interruption** où le microprocesseur sert d'intermédiaire entre la mémoire et le périphérique
- Le mode en accès direct à la mémoire (**DMA**) où le microprocesseur ne se charge pas de l'échange de données.

5.2.1 Echange programmé

5.2.1.1 *Scrutation*

Dans la version la plus rudimentaire, le microprocesseur interroge l'interface pour savoir si des transferts sont prêts. Tant que des transferts ne sont pas prêts, le microprocesseur attend.

L'inconvénient majeur est que le microprocesseur se retrouve souvent en phase d'attente. Il est complètement occupé par l'interface d'entrée/sortie. De plus, l'initiative de l'échange de données est dépendante du programme exécuté par le microprocesseur. Il peut donc arriver que des requêtes d'échange ne soient pas traitées immédiatement car le microprocesseur ne se trouve pas encore dans la boucle de scrutation.

Ce type d'échange est très lent.

5.2.1.2 *Interruption*

Une interruption est un signal, généralement asynchrone au programme en cours, pouvant être émis par tout dispositif externe au microprocesseur. Le microprocesseur possède une ou plusieurs entrées réservées à cet effet. Sous réserve de certaines conditions, elle peut interrompre le travail courant du microprocesseur pour forcer l'exécution d'un programme traitant la cause de l'interruption.

Dans un échange de données par interruption, le microprocesseur exécute donc son programme principal jusqu'à ce qu'il reçoive un signal sur sa ligne de requête d'interruption. Il se charge alors d'effectuer le transfert de données entre l'interface et la mémoire.

Principe de fonctionnement d'une interruption :

Avant chaque exécution d'instructions, le microprocesseur examine si il y a eu une **requête** sur sa ligne d'interruption. Si c'est le cas, il interrompt toutes ces activités et sauvegarde l'état présent (registres, PC, accumulateurs, registre d'état) dans un registre particulier appelé **pile**. Les données y sont "entassées" comme on empile des livres (la première donnée sauvegardée sera donc la dernière à être restituée). Ensuite, il exécute le programme d'interruption puis restitue l'état sauvegardé avant de reprendre le programme principale.


Remarques :

❶ Certaines sources d'interruption possèdent leur propre autorisation de fonctionnement sous la forme d'un bit à positionner, on l'appelle le masque d'interruption.

❷ On peut donc interdire ou autoriser certaines sources d'interruptions, on les appelle les interruptions masquables.

❸ Chaque source d'interruption possède un vecteur d'interruption où est sauvegardé l'adresse de départ du programme à exécuter.

❹ Les interruptions sont classées par ordre de priorité. Dans le cas où plusieurs interruptions se présentent en même temps, le microprocesseur traite d'abord celle avec la priorité la plus élevée.



5.2.2 Echange direct avec la mémoire (DMA)


Ce mode permet le transfert de blocs de données entre la mémoire et un périphérique sans passer par le microprocesseur. Pour cela, un circuit appelé **contrôleur de DMA** (Direct Memory Access) prend en charge les différentes opérations.

Le DMA se charge entièrement du transfert d'un bloc de données. Le microprocesseur doit tout de même :

- initialiser l'échange en donnant au DMA l'identification du périphérique concerné
- donner le sens du transfert
- fournir l'adresse du premier et du dernier mot concernés par le transfert

Un contrôleur de DMA est doté d'un **registre d'adresse**, d'un **registre de donnée**, d'un **compteur** et d'un **dispositif de commande** (logique câblée). Pour chaque mot échangé, le DMA demande au microprocesseur le contrôle du bus, effectue la lecture ou l'écriture mémoire à l'adresse contenue dans son registre et libère le bus. Il incrémente ensuite cette adresse et décrémente son compteur. Lorsque le compteur atteint zéro, le dispositif informe le processeur de la fin du transfert par une ligne d'interruption.

Le principal avantage est que pendant toute la durée du transfert, le processeur est libre d'effectuer un traitement quelconque. La seule contrainte est une limitation de ses propres accès mémoire pendant toute la durée de l'opération, puisqu'il doit parfois retarder certains de ses accès pour permettre au dispositif d'accès direct à la mémoire d'effectuer les siens : il y a apparition de vols de cycle.



5.3 Types de liaisons


Les systèmes à microprocesseur utilisent deux types de liaison différentes pour se connecter à des périphériques :

- liaison parallèle
- liaison série

On caractérise un type de liaison par sa **vitesse de transmission** ou **débit** (en bit/s).

5.3.1 Liaison parallèle

Dans ce type de liaison, tous les bits d'un mot sont transmis simultanément. Ce type de transmission permet des transferts rapides mais reste limitée à de faibles distances de transmission à cause du nombre important de lignes nécessaires (coût et encombrement) et des problèmes d'interférence électromagnétique entre chaque ligne (fiabilité). La transmission est cadencée par une horloge




Exemple :

Bus PCI, AGP dans un PC.

5.3.2 Liaison série

Dans ce type de liaison, les bits constitutifs d'un mot sont transmis les uns après les autres sur un seul fil. Les distances de transmission peuvent donc être plus beaucoup plus importantes mais la vitesse de transmission est plus faible. Sur des distance supérieures à quelques dizaines de mètres, on utilisera des modems aux extrémités de la liaison.



La transmission de données en série peut se concevoir de deux façons différentes :

- en mode synchrone, l'émetteur et le récepteur possède une horloge synchronisée qui cadence la transmission. Le flot de données peut être ininterrompu.
- en mode asynchrone, la transmission s'effectue au rythme de la présence des données. Les caractères envoyés sont encadrés par un signal *start* et un signal *stop*.

Principe de base d'une liaison série asynchrone :

Afin que les éléments communicants puissent se comprendre, il est nécessaire d'établir un protocole de transmission. Ce protocole devra être le même pour chaque élément.


Paramètres rentrant en jeu :

- ▶ **longueur des mots transmis** : 7 bits (code ASCII) ou 8 bits
- ▶ **vitesse de transmission** : les vitesses varient de 110 bit/s à 128000 bit/s et détermine les fréquences d'horloge de l'émetteur et du récepteur.
- ▶ **parité** : le mot transmis peut être suivi ou non d'un bit de parité qui sert à détecter les erreurs éventuelles de transmission. Il existe deux types de parité : paire ou impaire. Si on fixe une parité paire, le nombre total de bits à 1 transmis (bit de parité inclus) doit être paire. C'est l'inverse pour une parité impaire.
- ▶ **bit de start** : la ligne au repos est à l'état 1 (permet de tester une coupure de la ligne). Le passage à l'état bas de la ligne va indiquer qu'un transfert va commencer. Cela permet de synchroniser l'horloge de réception.
- ▶ **bit de stop** : après la transmission, la ligne est positionnée à un niveau 1 pendant un certain nombre de bit afin de spécifier la fin du transfert. En principe, on transmet un, ou 2 bits de stop.

Déroulement d'une transmission :

Les paramètres du protocole de transmission doivent toujours être fixés avant la transmission. En l'absence de transmission, la liaison est au repos au niveau haut pour détecter une éventuelle coupure sur le support de transmission. Une transmission s'effectue de la manière suivante :

Exemple : transmission d'un mot de 7 bits (0110100)₂ – Parité impaire – 1 bit de Stop



$$\text{Horloge} = F = \frac{1}{\Delta} \text{ Hz}$$

$$\text{Vitesse de transmission} = v = \frac{1}{\Delta} \text{ bits/s}$$

Contrôle de flux :

Le contrôle de flux permet d'envoyer des informations seulement si le récepteur est prêt (modem ayant pris la ligne, tampon d'une imprimante vide, etc...). Il peut être réalisé de manière logiciel ou matériel.

Pour contrôler le flux de données matériellement, il faudra utiliser des lignes de contrôle supplémentaire permettant à l'émetteur et au récepteur de s'informer mutuellement de leur état respectif (prêt ou non).

Dans un contrôle de type logiciel, l'émetteur envoie des données et lorsque le récepteur ne peut plus les recevoir (registre plein), il envoie une information à l'émetteur pour le prévenir, via la liaison série. L'émetteur doit donc toujours être à l'écoute du récepteur avant d'envoyer une donnée sur la ligne.