## Assunto:

Projeto de um detector de "maioria"

Projetar um circuito com quatro entradas A,B,C,D e uma saida M com a seguinte característica, <u>só e somente</u> se a <u>maioria</u> das entradas estiver no nivel lógico 1 a saida M deve ir para o estado 1, em todos os outros casos a saída M deve estar em 0

## O trabalho deve conter:

- 1) A tabela verdade
- 2) A expressão mínima para implementação com produto da soma
- 3) A implementação em VHDL( o código completo deve estar no trabalho)
- 4) A integração com o simulador digital com validação pelo teste de uso

## Entrega:

Via formulário disponibilizado no Classroom no item Trabalho 03.

Formato de arquivo PDF. Outros formatos não são aceitos e são desconsiderados pelo script \*\*\*\* O nome do arquivo PDF deve ser o seu nome completo \*\*\*