Reto 05 - Unidad de señales digitales

ITLA - Sistemas Digitales
Matrícula: 20221152
Estudiante: Azarias Deveaux
Placa utilizada: Tang Primer 25K

1. ¿En qué consiste mi proyecto?

En este trabajo realicé un circuito en Verilog que recibe dos números de 4 bits, A y B. Según cuatro entradas de control (a, b, c y d), el circuito decide si hace una suma, resta, XOR o si devuelve el número mayor. También tiene un registro para guardar el resultado cuando la habilitación está activa.

Primero trabajé la tabla de verdad y los mapas de Karnaugh. Después fui creando los módulos por separado y probándolos en Ubuntu con Verilator e Icarus Verilog. Para la implementación en la placa utilicé Gowin FPGA Designer.

2. Tabla de verdad

El número de cada fila se obtiene con 8a + 4b + 2c + d. Los valores de u y v vienen de los minterms que están en el PDF del reto. Esta tabla también la preparé en Excel.

Índice	a	b	c	d	u	v
0	0	0	0	0	0	0
1	0	0	0	1	0	0
2	0	0	1	0	0	1
3	0	0	1	1	1	0
4	0	1	0	0	1	0
5	0	1	0	1	1	0
6	0	1	1	0	1	1
7	0	1	1	1	1	1
8	1	0	0	0	0	1
9	1	0	0	1	1	1
10	1	0	1	0	0	1
11	1	0	1	1	1	1
12	1	1	0	0	0	0
13	1	1	0	1	1	0
14	1	1	1	0	0	1
15	1	1	1	1	1	1

3. Mapas de Karnaugh

Para hacer los mapas usé las filas ab y columnas cd en orden Gray: 00, 01, 11, 10. Fui agrupando los unos en bloques de cuatro para simplificar las ecuaciones.

Mapa de u

ab / cd	00	01	11	10
00	0	0	1	0
01	1	1	1	1
11	0	1	1	0
10	0	1	1	0

Ecuación simplificada: u = ~a·b + c·d + a·d

Agrupé toda la fila ab=01, toda la columna cd=11 y el bloque de cuatro de la parte inferior central. De ahí salen los términos ~a·b, c·d y a·d.

Mapa de v

ab / cd	00	01	11	10
00	0	0	0	1
01	0	0	1	1
11	0	0	1	1
10	1	1	1	1

Ecuación simplificada: v = a·~b + c·~d + b·c

Agrupé toda la fila ab=10, toda la columna cd=10 y el bloque que corresponde a b=1 y c=1. Así obtuve a·~b, c·~d y b·c.

4. Operaciones y módulos

Código {v,u}	Operación	Resultado Y	Indicador
00	SUMA	A+B, 4 bits bajos	Acarreo
01	MAYOR	Número mayor entre A y B	Igualdad
10	RESTA	A-B, módulo 16	Préstamo
11	XOR	A XOR B	Paridad impar

Separé el código en control_logic, datapath y result_register. Después los conecté usando top_20221152. El registro usa reset asíncrono; cuando en vale 0 conserva el valor que tenía. También preparé tang_top_20221152 para trabajar con los interruptores y LED de la placa.

5. Pruebas que realicé en simulación

Usé un testbench para comparar el circuito con funciones de referencia hechas a partir de los minterms y las operaciones del enunciado. Primero probé las 16 combinaciones de control y luego las 4096 combinaciones de control y operandos. En la terminal obtuve 4112 comparaciones y 0 errores.

Después añadí 12 pruebas temporales para revisar el reset, las cuatro capturas, la retención del registro y la captura después de reiniciar. Al terminar registré 4124 comparaciones y 0 errores. Generé las ondas en el archivo dump.vcd.

6. Trabajo en Gowin

Importé los módulos a Gowin, seleccioné la FPGA GW5A-LV25MG121NC1/I0, creé las restricciones de pines y una restricción de reloj de 20 ns. En las capturas, la síntesis y Place & Route terminaron con marca verde. El resumen de síntesis mostrado indicaba 22 puertos de E/S y 22 LUT. Esto es diferente de comprobar la placa físicamente: todavía hace falta adjuntar la evidencia de programación y las pruebas reales.

7. Prueba física y video

La demostración con los interruptores y los LED se documentará mediante un video cuando esté realizada. Para mostrar las operaciones se pueden utilizar estos casos: SUMA 15+1=0 con acarreo; MAYOR 9 y 9 con indicador de igualdad; RESTA 0-1=15 con préstamo; XOR 5 XOR 1=4 con paridad impar. También se deben mostrar reset y retención.

Enlace al video: pendiente de colocar el enlace real.
Estado: evidencia física aún no incorporada a este informe.

8. Archivos y recursos utilizados

Los archivos principales son los módulos Verilog, el testbench, los reportes de Gowin, el CST y el SDC, además del bitstream FS si ya se generó. Para reproducir la simulación utilicé:

```
iverilog -g2001 -o build/sim.out tb/tb_top_20221152.v src/*.v
vvp build/sim.out
```

Usé las guías del profesor, el PDF del reto y herramientas como Ubuntu WSL, VS Code, Verilator, Icarus Verilog y Gowin. También utilicé apoyo de Claude y ChatGPT para entender algunas partes del código, revisar errores y organizar este informe.

9. Repositorio de GitHub

Enlace al repositorio del Reto 05:

https://github.com/azariasdeveaux28-svg/reto05_20221152

El enlace permite consultar el repositorio cuando los archivos esten publicados.

Anexo: esquematico del diseno en Gowin

Figura agregada para documentar la vista esquematica/jerarquica del modulo tang_top_20221152.




Figura 1. Captura del esquematico generado por Gowin FPGA Designer.

Anexo: montaje fisico del proyecto

Implementacion experimental en protoboard con switches, LED y placa FPGA.




Figura 2. Fotografia del montaje fisico de la unidad digital.