
王淙豫

西安交通大学 研一
email: azazelplusplusplus@gmail.com
TEL: 13663801701



教育背景

西安交通大学，强基物理-电子方向，本科 2021.9 - 2025.6

西安交通大学，电子科学与技术-微电子与固体电子学，硕士 2025.9 - 至今

过往经历

★ **RISC-V 处理器体系结构软硬件协同设计**，国科大“一生一芯”计划 B 阶段学生 2025-至今

- 描述：一生一芯”计划是软硬件协同设计基于 RISC-V 架构 CPU 的独立学习项目，要求学生独立实现从 ISA 微架构设计到软件栈建设，最终在自己设计并流片的处理器上跑 linux 系统，让一个学生可以带着自己设计的一颗处理器芯片毕业。
- 我的职责：基于 RISC-V ISA 实现五级流水线单核处理器，深入实现 CSR 寄存器、终端异常处理控制流，并通过 difftest 和 trace 工具，分析关键路径优化，使用 verilator，vcs 进行仿真验证。
- 成果：本人独立设计的处理器当前已经实现高效的五级流水线结构、cache 设计、分支预测、指令前递，成功移植并运行 RTT 操作系统。正在继续深入改进自行设计的 cpu 架构。

★ **第七届全国大学生嵌入式芯片与系统设计竞赛一等奖兼本届最佳创意奖**，FPGA 2024

- 描述：基于 zynq7020 主控芯片，基于 I2S 协议与麦克风通信，基于 HDMI 协议和串口协议与用户端通信。基于两条 360MHz 的高速全吞吐流水线，以纯电路的形式实现了波束形成算法。
- 我的职责：负责波束形成算法电路的 RTL 以及 FPGA 上版。
- 成果：该项目获得该年全国大学生嵌入式芯片与系统设计竞赛国赛一等奖和本届最佳创意奖（全国共三名）。相关技术细节与实现经验已在 GitHub 开源（https://github.com/wzwyz/ZYNQ-based-acoustic-camera）

南方电网项目-基于 stm32 的电压预警模块，嵌入式开发 2025

- 描述：参与组内南方电网项目-高性能压电材料研制及无铅化技术研究项目, 本人负责其中的电压信号预警模块的设计与开发。
- 我的职责：独立使用滤波电路和放大偏置电路, 预处理信号后接入 stm32 芯片; 利用 DMA 寄存器实现快速的 adc 采样，同时使用 TIM 寄存器实现交流电压的有效识别。结果经过滤波后，输出实现实时波形监测和过压预警。独立设计了 PCB 电路，实现了模块的集成。
- 成果：经测试，该模块成功地工作在传感器带宽（20 ˜50KHz）下。已经投入使用，取得了良好的效果。

中车杯-全国大学生可再生能源竞赛-全国三等奖，通信 2026

- 描述：组内提出“深海虎鲸”压电自供能信标，实现在水下环境中进行远距离通信。本人负责天线整流电路及外围电路的 PCB 设计和实现。
- 我的职责：独立使用滤波电路和放大偏置电路, 独立设计了 PCB 电路，实现了模块的集成。
- 成果：经测试，该作品成功实现水下载波通信，对水下手表，仪器探测等领域具有重要意义。该项目获得了中车杯-全国大学生可再生能源竞赛全国三等奖。

基于机器学习的光伏电池板可视化红外温控研究，异质结研究，机器学习，机器视觉 2022-2023

- 描述：基于红外热成像技术，利用机器学习算法，结合 Python 和 MATLAB 实现对电池板表面温度监测模型的精准构建。
- 我的职责：本人在项目中负责采用 Python 进行机器学习建模，分析角度、距离等因素对红外测温精度的影响，并优化算法。
- 成果：成果以共同作者身份发表论文：“Effect of errors in power output on reliability evaluation for photovoltaic modules,” Proceedings of the IEEE AEEES 2024, 2024.

计算机视觉，diffusion model，GAN，VAE 2025-2026

- 描述：利用组内算力平台，参与多项计算机视觉的科研工作。
- 我的职责：使用基于 ControlNet 指导 diffusion 生成图像增强仿真方法，从 NCCT 图像生成类 CTA 图像。
- 成果：比较以无指导人工位置标注指导基于 CAM 的权重图指导的生成效果，表现出 ControlNet 在该项工作上的优势。

自我评价

本人深耕微电子与计算机体系结构交叉领域，立志从事 **体系结构**与 AI Infra 设计工作。具备扎实的数字 IC 设计与软硬件协同开发能力，曾独立从零设计基于 RISC-V 的处理器（含 Cache 与分支预测等）并成功运行系统软件（主要是 RTT，本人的 cpu 正在完善 linux 的库编写支持。）。在 FPGA 开发与硬件加速方面经验丰富，设计过 360MHz 高通量流水线计算架构并斩获国赛顶点奖项。同时，我具备扎实的机器学习与 CV 前沿算法研究背景，这使我能精准洞察 AI 模型的底层算力痛点，做到以算法需求驱动硬件架构优化。

此外, 我有独自负责南网项目的嵌入式工作经验, 拥有底层 PCB 设计布局和 STM32 及多款国产单片机的设计经验, 具备了从物理底层到驱动软件的纵向打通能力, 能够在复杂异构环境下实现高效的软硬协同与系统级交付, 技术栈全面，自我驱动力强，渴望在 AI 底层系统与算力芯片领域持续创造价值。

专业技能

计算机方面：熟练使用 Linux 系统、shell、C&Cpp、python、system verilog、chisel 编程语言。matlab 数值计算、multisim/spice 电路仿真、verilator&vcs 电路仿真流程、Xlinx Vivado 开发、Comsol&solidworks 复合场仿真、Origin 绘图、Latex

算法方面：OpenCV 图像处理与分析，机器学习、深度学习，计算机视觉（生成模型）

硬件方面：stm32 开发，FPGA 和赛灵思套件开发比赛经验，scala & chisel 编写 verilog 开发链；基于 verilator & gkdwave 等工具的数字电路仿真

外语方面：大一即通过 CET-4&CET-6。CET-6 取得 597 分，有外文翻译经验。

奖励荣誉

竞赛获奖方面:

参加第七届全国大学生嵌入式芯片与系统设计竞赛，获全国一等奖和最佳创意奖； 2024

参加中国中车杯创新设计大赛决赛（奖项未出） 2026

获国家励志奖学金两次，校级奖学金三次。 2021-2024

论文方面:

以第二作者身份向中文核心期刊《电子器件》投稿基于 ZYNQ FPGA 的声学相机算法论文一篇（在投） 2026

以共同作者身份发表论文：“Effect of errors in power output on reliability evaluation for photovoltaic modules,”Proceedings of the IEEE AEEES 2024, 2024. 2023