2. ELEKTRON MƏNTİQ ELEMENTLƏRİ

2.1. Rəqəmli siqnalların təsvirinin xüsusiyyətləri. Məntiq cəbrinin əsasları

Rəqəmli siqnalların və sxemlərin təhlilinin əsas xüsusiyyəti ondan ibarətdir ki, onları ifadə edən parametrlər cərəyan və gərginliklərin konkret qiymətləri yox, abstrakt 1 və 0, X və \overline{X} simvollarıdır. Bu simvollarla rəqəmli elektron qurğularının həm giriş siqnalları, həm də çıxış funksiyaları təsvir olunur.

Məlumatın rəqəmli təsviri prinsip cəhətcə başqa riyazi aparat tələb edir.

Nəzərdə tutmaq lazımdır ki, ikilik 0 və 1 siqnallarının qiymətləri rəqəmli elementlərin vəziyyətinə heç də kəmiyyətcə qiymət vermir, onlar yalnız şərti olaraq bu vəziyyətləri qeyd edə bilirlər. Ona görə onlara hesabi mənada ədəd kimi baxmaq olmaz. Diskret avtomatikada və hesablama texnikasında ədədi məlumat ikilik say sistemində təsvir olunduğundan ikilik dəyişənləri ədədin ikilik kodunun elementləri kimi, daha doğrusu ikilik say sisteminin rəqəmləri kimi qəbul etmək olar.

İkilik say sistemi onluq say sistemi kimi mövqeli say sisteminə aiddir və əsası 2 olan say sistemidir.

Tam hissəsi n mərtəbəli, kəsr hissəsi isə m mərtəbəli hər hansı A ədədi onluq say sistemində belə cəm şəklində təsvir olunur:

$$A = a_{n-1} \cdot 10^{n-1} + a_{n-2} \cdot 10^{n-2} + \dots + a_i \cdot 10^i + \dots + a_0 \cdot 10^0 + a_{-1} \cdot 10^{-1} + a_{-2} \cdot 10^{-2} + \dots + a_{-m} \cdot 10^{-m}$$

Burada a_i-0 -dan 9-a qədər ədədlərdir.

Məsələn, 236,75 ədədini bu tənliyə uyğun onluq say sistemində belə təsvir etmək olar:

$$236,75=2\cdot10^2+3\cdot10^1+6\cdot10^0+7\cdot10^{-1}+5\cdot10^{-2}$$

Uyğun olaraq hər hansı bir *B* ədədini ikilik say sistemində belə cəm səklində təsvir etmək olar:

Burada b-0 və 1 rəqəmləri, say sisteminin əsası isə 2-dir.

236,75 ədədi ikilik say sistemində belə təsvir ediləcək:

$$236,75 = 1 \cdot 2^7 + 1 \cdot 2^6 + 1 \cdot 2^5 + 0 \cdot 2^4 + 1 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 + 1 \cdot 2^{-1} + 1 \cdot 2^{-2}$$

Aydındır ki, eyni bir ədəd üçün ikilik say sistemində mərtəbələrin sayı onluq say sisteminə nisbətən daha çox olacaqdır. Məsələn, üçmərtəbəli onluq 235 ədədi ikilik say sistemində 8 mərtəbə ilə təsvir olunur: 11101011.

Yalnız iki (0 və 1) qiymət alan funksiyalar və arqumentlər üçün istifadə edilən riyazi aparat D.Bulun işləyib hazırladığı ikilik (Bul cəbri) məntiq cəbridir.

İkilik məntiq cəbrində konkret fiziki mənasından asılı olmadan yalnız iki qiymət ala bilən kəmiyyətlərə **məntiq** (**bul**, **ikilik**) **dəyişənləri (arqumentləri)** deyilir. Məntiq dəyişənləri latın əlifbasının hərfləri və indekslərlə ($X_0, X_1, X_2, ..., X_n$) ifadə edilirlər. Dəyişənin indeksi ikilik ədədin uyğun mərtəbəsini göstərir. Dəyişənin vahid qiyməti inkarsız onun düzünə indeksi ilə ifadə olunur. Məsələn, əgər dəyişən X_1 =1-dirsə o, ikilik ədəd kodlarında X_1 kimi yazılır. Əgər X_1 =0-dırsa o, uyğun olaraq inkar indeksi \overline{X}_1 ilə yazılır. Ona görə də ikilik 1001 ədədi dəyişənlər vasitəsi ilə X_3 \overline{X}_2 \overline{X}_1 X_0 kimi yazıla bilər.

Özünün n arqumentləri kimi yalnız iki qiymət ala bilən funksiyaya $F(X_0, X_1, X_2, ..., X_n)$ məntiq, Bul, qoşulma funksiyası deyilir Beləliklə, Bul funksiyasını ikilik arqumentin ikilik funksiyası kimi təsvir etmək olar.

n arqumentdən asılı olan Bul funksiyasına *n*-yerli funksiya deyilir, əgər arqumentlərin bütün qiymətlərinin ikilik yığımında bu funksiyanın bütün qiymətləri göstərilirsə, ona tam müəyyən olunmuş funksiya deyilir. Bu yığımların sayı dəyişənlərin sayından asılı və 2ⁿ-ə bərabər olur.

Əgər Bul funksiyası bütün yığımlarda təyin olunmursa, o natamam müəyyən olunmuş funksiya adlanır.

İkilik dəyişənlərinin yığımlarının bir hissəsi layihə edilən qurğularda realizə oluna bilmir. Məsələn, aralarındakı məsafə deta-

lın uzunluğundan çox olan hərəsi bir X_i dəyişəni ilə kodlaşdırılan iki vəziyyət vericisindən gələn siqnallarla detalın keçib getməsini qeyd edən qurğunu layihə edərkən vericilərin eyni zamanda siqnal verməsi mümkün deyildir. Onda $X_1=1$, $X_2=1$ halında $F(X_1, X_2)$ funksiyası qeyri-müəyyən adlanır və \emptyset işarəsi ilə qeyd edilir. Qeyri-müəyyən vəziyyətlərə malik Bul funksiyaları formalaşdırılarkən onları mütləq 0 və 1 qiymətlərinə gətirirlər. Fiziki qurğuda belə vəziyyətlər realizə olunmadığından bu qiymətlərə gətirilən funksiyanın qiyməti layihəçidən və qoyulan meyarlardan, məsələn, qurğunun sadəliyindən, maksimal etibarlığından asılı olur.

Bul funksiyaları kombinasiyalı və zaman xarakterli olur.

Kombinasiyalı funksiyaların qiymətləri onların arqumentləri ilə birmənalı təyin edilə bilər. Məsələn, yalnız arqumentlərin hamısı vahid olanda üst-üstə düşmə funksiyası vahid olur. Qalan hallarda argumentlərin ardıcıllığından, daxil olma qaydasından və vaxtından asılı olmayaraq, bu funksiya sıfra bərabər Kombinasiyalı funksiyaları yaddaşsız funksiyalar adlandırırlar, onlar məlumatı yadda saxlamaq xüsusiyyətinə malik olmurlar. Bu funksiyalar yalnız yeni argumentlərin giymətlərinə reaksiya verə bilirlər. Belə funksiyaları realizə edən sxemlərə kombinasiyalı sxemlər deyilir.

Zaman funksiyalarının qiymətləri həm arqumentlərin cari andakı qiymətləri ilə, həm də başqa parametrlərlə və hər şeydən əvvəl zamanla müəyyən edilir. Ona görə də arqumentlərin eyni bir qiymətlərində zaman funksiyası başqa qiymət ala bilər.


Zaman funksiyalarını **yaddaşlı funksiyalar** adlandırırlar, çünki onlar məlumatı yadda saxlaya bilirlər. Onlar ya arqumentlərin əvvəlki qiymətlərini, ya da funksiyanın əvvəlki qiymətini yadda saxlayır, arqumentlərin həm yeni, həm də köhnə qiymətlərinə və həmçinin funksiyanın köhnə qiymətinə reaksiya göstərirlər.

Zaman deyərkən fiziki zaman adlanan aramsız kəmiyyət yox, şərti diskret zaman nəzərdə tutulmalıdır. Bizi tam müsbət ədədlərlə ifadə edilən diskret zaman vahidləri maraqlandırır. Bu qiymətlər arasında baş verən hadisələr kənarda qalır və heç bir maraq doğurmur. Diskret zamanın qiymətlərini t=0,1,2,3,...-lə qeyd edirlər. Bu halda sxemin bir haldan digərinə keçməsi diskretlik intervalı adlanan hər hansı bir zaman aralığından tez baş verə bilməz.

Məntiq cəbrinin əsasını üç əsas əməliyyat təşkil edir: inversiya (məntiqi inkar), dizyunksiya (məntiqi toplama) və konyuksiya (məntiqi vurma).

İnversiya "**DEYİL**" əməliyyatı adlanır və $Y=\overline{X}$ şəklində yazılır. Belə məntiq elementi tranzistorlu açarda realizə oluna bilər. Açarın girişinə "1" verildikdə çıxışda "0" və əksinə alınır. Deməli, giriş və çıxış siqnalları invers olurlar.

Bir və ya bir neçə dəyişən üzərində aparılan əməliyyatlar həqiqilik cədvəllərində təsvir edilirlər. Belə cədvəllərdə ikilik dəyişənlərin bütün mümkün olan kombinasiyaları və əməliyyatlar nəticəsində funksiyanın aldığı qiymətlər göstərilir. "DEYİL" məntiq elementinin şərti işarəsi və həqiqilik cədvəli şəkil 2.1*a*-da göstərilmişdir.



Şəkil 2.1. "DEYİL" (a), "VƏ YA" (b) və "VƏ" (c) məntiq elementlərinin şərti işarələri və həqiqilik cədvəlləri

Dizyunksiya əməliyyatı iki və daha çox dəyişən üzərində aparılır. Ona "VƏ YA" əməliyyatı da deyilir, o, $Y=X_1+X_2$ və ya $Y=X_1VX_2$ şəklində yazılır. Hər dəyişən iki qiymət ala bildiyindən

həqiqilik cədvəli 4 sətirdən ibarət olur (şəkil 2.1*b*). Göründüyü kimi dəyişənlərdən hər hansı biri vahid qiymət alanda funksiya Y=1 olur.

Konyunksiya həm də "VƏ" əməliyyatı adlanır, o $Y=X_1\cdot X_2$ və ya $Y=X_1\Lambda X_2$ kimi yazılır. Burada Y=1 yalnız o vaxt mümkündür ki, dəyişənlərin hamısı vahid qiymətə malik olsunlar (şəkil 2.1c).

Dəyişən kəmiyyətin hansı qiymətinə məntiqi "1" və "0" verilməsindən asılı olaraq, müsbət məntiqdə və mənfi məntiqdə işləyən iki (dual) tamamilə eyni olan sistem mövcuddur. Müsbət məntiqdə məntiqi "1" səviyyəsi siqnalın yüksək qiymətinə (məsələn, gərginliyin), "0" səviyyəsi isə alçaq qiymətinə (xüsusi halda siqnalın olmamasına) uyğun gəlir. Mənfi məntiqdə əksinə məntiqi "1" və "0" səviyyələri siqnalın alçaq və yüksək qiymətlərinə uyğun gəlirlər.

Bunu nəzərə alaraq "VƏ YA" və "VƏ" elementlərinin həqiqilik cədvəllərinin müqayisəsindən belə vacib nəticə çıxarmaq olar: "VƏ YA" $(Y=X_1+X_2)$ əməliyyatına müsbət məntiqdə "VƏ" $(\overline{Y}=\overline{X_1}\cdot\overline{X_2})$ əməliyyatı, mənfi məntiqdə isə əksinə uyğun gəlir. Şəkil 2.1b-dəki cədvəldə "1" və "0"-1 məntiqi "0" və "1" ilə əvəz etsək (dəyişənləri inversləsək) şəkil 2.1c-dəki cədvəli alırıq. Məntiq cəbrinin ikiüzlülük prinsipi məhz bundan ibarətdir.

Məntiqi inkar, toplama və vurma əməliyyatlarından aşağıdakı əsas nisbətlər alınır:

$$X + 0 = 0, X \cdot 0 = 0;$$

$$X + 1 = 1, X \cdot 1 = X;$$

$$X + X = X, X \cdot X = X$$

$$X + \overline{X} = 1, X \cdot \overline{X} = 0$$

Bu əsas nisbətlərdən başqa, məntiqi dəyişənlər üzərində əməliyyatlar apararkən digər vacib qanunlardan, qaydalardan və teoremlərdən istifadə olunur.

2.2 Məntiq elementləri

Məntiq elementləri ikilik üsulu ilə təsvir edilmiş diskret siqnallar üzərində müxtəlif məntiq əməliyyatlarını aparırlar.

Ən geniş yayılmış məntiq elementləri **potensial tipli elementlərdir**. Onların əvvəlki və sonrakı elementlərlə əlaqəsi bilavasitə (reaktiv elementlər olmadan) olur və buna görə onlar inteqral mikrosxem şəklində geniş tətbiq olunurlar.

Məntiqi bipolyar mikrosxemlər çox vaxt mənbə gərginliyi $E_k > 0$ olan n-p-n tranzistorlar üzərində hazırlanırlar. Burada siqnallar müsbət polyarlığa malik olurlar. Çıxışda müsbət potensialın yüksək qiymətinə ("1") tranzstorun bağlı, alçaq potensiala ("0") isə açıq vəziyəti uyğun gəlir. Sadəlik üçün alçaq potensial səviyyəsinin 0-a bərabər olduğunu, tranzistorun bir vəziyyətdən digərinə çox iti keçdiyini qəbul edirlər.

Rəqəm texnikasının sxemləri məntiq inteqral sxemləri əsasında yığılırlar.

2.2.1. Diodlu və bipolyar tanzistorlu məntiq elementləri

"VƏ YA" məntiq elementi bir neçə girişə və bir çıxışa malik olur və məntiqi toplama (dizyunksiya) əməliyyatını yerinə yetirir:

$$F=X_1+X_2+X_3...+X_n$$


Burada F funksiya; $X_1, X_2, ... X_n$ -arqumentlərdir (dəyişənlər, girişdəki ikilik siqnallar).

Bu elementin şərti işarəsi və həqiqilik cədvəli şəkil 2.1b-də göstərilmişdir.

Ən sadə halda bu elementləri diodlarda qurmaq olar (şəkil 2.2). Diaqramdan və sxemdən görünür ki, girişin hər hansı birinə müsbət siqnal veriləndə diodların biri açılır, siqnal mənbəyinin gərginliyi hesabına R rezistorundan axan cərəyan onda gərginlik düşküsü

yaradır və çıxışda F=1 siqnalı alınır. Giriş siqnalları sıfır olduqda digər diodlara əks gərginlik tətbiq olunduğundan onlar bağlı olurlar.

Əgər elementin girişlərinin sayı giriş siqnallarından çox olarsa, istifadə olunmayan girişləri torpaqlayırlar və bu da həmin girişlərdən əngəllərin keçməsinin qarşısını alır.



Şəkil 2.2. Diodlu "VƏ YA" məntiq elementinin sxemi (a) və zaman diaqramları (b)

"VƏ" məntiq elementi də bir neçə girişə və bir çıxışa malik olur və məntiqi vurma (konyuksiya) əməliyyatını yerinə yetirir:


$$F=X_1\cdot X_2\cdot X_3...X_n$$

Arqumentlərin heç olmasa biri sıfır olanda funksiya F=0, bütün arqumentlər vahid olanda isə F=1 olur. Elementin şərti işarəsi və həqiqilik cədvəli şəkil 2.1b-də göstərilmişdir.

Ən sadə sxem diodlarda qurulmuş sxemdir (şəkil 2.3). Giriş siqnallarının hamısı vahidə bərabər olanda diodların hamısının katodunda müsbət potensial yaranır və onlar bağlı olurlar. Sxemin çıxışında $ER_2/(R_1+R_2)$ gərginliyi yaranır və F=1 alınır. Girişlərin heç olmasa birində sıfır siqnalı olanda uyğun diod açılır və cərəyan buraxaraq yük rolunu oynayan R_2 rezistorunu şuntlayır. Bu halda çıxışdakı gərginlik açıq dioddakı çox kiçik gərginlik düşküsü ilə müəyyən edilir və F=0 alınır. Şəkildə $X_1=0$ olanda D_1 diodunun cərəyan

keçirməsi göstərilmişdir. Girişə verilən sıfır siqnallarının sayının artırılması yalnız açıq diodların sayını artırır və F=0 olmaqda davam edir.

Elementin girişlərinin sayı giriş siqnallarının sayından çox olduqda istifadə olunmayan girişləri mənbənin müsbət şini ilə birləşdirilir, uyğun diodlar bağlı vəziyyətdə olur və bu girişlərdən əngəllərin çıxışa keçməsinin qarşısı alınır.




Şəkil 2.3. Diodlu "VƏ" məntiq elementinin sxemi (a) və zaman diaqramları (b)

"DEYİL" məntiq elementinin bir girişi, bir çıxışı olur və o, məntiqi inkar (inversiya) əməliyyatını yerinə yetirir. Çox vaxt bu elementə məntiqi invertor deyilir. Element $F=\overline{X}$ funksiyasını yerinə yetirir: X=0 olanda F=1, X=1 olanda F=0 alınır.

Elementin şərti işarəsi və həqiqilik cədvəli şəkil 2.1*a*-da göstərilmişdir.

Deyildiyi kimi, bu element tranzistorlu açar sxemindən ibarətdir (şəkil 2.4a). X=0(U_{gir}=0) olanda tranzistor bağlı, U_{ke} \approx E_k olur və F=1 alınır. X=1(U_{gir}= U_{giraç}) olanda tranzistor açılır, U_{ke}= \Delta U_{keaç} \approx 0 və F=0 olur. Tranzistorun açıq vəziyyəti onu doyma rejiminə keçirən baza cərəyanı ilə təmin edilir.



Şəkil 2.4. "**DEYİL**" məntiq elementinin sxemi (a) və zaman diaqramları (b)


"VƏ YA-DEYİL" məntiq elementi "VƏ YA" və "DEYİL" elementlərinin müəyyən ardıcıllıqla birləşməsindən əmələ gəlir (şəkil 2.5). Ona görə də vahid giriş siqnaları verildikdə çıxış F=0 alınır. Bu elementin yerinə yetirdiyi funksiyanın əməliyyat girişlərin sayı *n* olanda belə ifadə olunur:

$$F = \overline{X_1 + X_2 + X_3 ... + X_n}$$

Belə məntiq sxemləri diod-tranzistor məntiq elementləri sinfinə aiddirlər. Sxemin iş prinsipi "VƏ YA" və "DEYİL" elementlərinin işi və diaqramlarla (şəkil 2.5 d) izah olunur.

"VƏ-DEYİL" məntiq elementində (şəkil 2.6) bütün girişlərdə vahid olarsa, çıxışda F=0 və girişlərin birində sıfır olarsa, çıxışda F=1 alınır. Girişlərin sayı n olmaqla elementin yerinə yetirdiyi funksiya $F=\overline{X_1+X_2+X_3+...+X_n}$ kimi təsvir olunur. Diodtranzistor məntiq elementi (şəkil 2.6 ς , d) belə işləyir: hər iki girişdə

"1" olanda D1 və D2 diodları bağlı olur və sxemdə $+E_k$ - R_b -D'-D'' dövrəsindən $J_b \approx E_k/R_b$ cərəyanı axır. Tranzistor açıq olur və F=0 alınır.




Şəkil 2.5. Diod tranzistor məntiqli "VƏ YA-DEYİL" elementinin şərti işarəsi (a), funksional ekvivalenti (b), həqiqilik cədvəli (c), sxemi (c), və zaman diaqramları (d)

Girişlərin birində "0" olanda uyğun diod açılır və rezistorun cərəyanı açıq dioddan və məntiqi "0" siqnal mənbəyindən axır. Bu zaman D'-D"- emitter keçidi dövrəsi açıq diodun dövrəsi ilə şuntlanır. Tranzistorun baza cərəyanı sıfıra bərabər olduğundan, tranzistor bağlı olur və F=1 alınır.

Giriş dövrəsinin açıq diodundakı gərginlik və girişdəki məntiqi "0" gərginliyi real sxemdə sıfırdan çox olduğundan У nöqtəsi (şəkil 2.6*ç*) tranzistorun emitterinə nisbətən müəyyən müsbət poten-


siala malik olur. Sxemdə D' və D" diodları tranzistoru bağlı saxlamaq üçündür. U nöqtəsi və emitter arasındakı gərginlik bu diodlara tətbiq olunduğundan tranzistorun baza-emitter gərginliyi sıfıra yaxın olur.



Şəkil 2.6 Diod-tranzistor məntiqli "VƏ-DEYİL"" elementinin şərti işarəsi (a), funksional ekvivalenti (b), həqiqilik cədvəli (c), sxemi (c) və zaman diaqramları (d)

"VƏ-DEYİL" məntiq elementləri yalnız tranzistorlarda qurulur və tranzistor-tranzistor məntiqi elementləri sinfinə aid edilirlər. Belə sxemlərdə çoxemitterli tranzistorlar istifadə olunur (şəkil 2.7). Çoxemitterli T₂ tranzistoru bundan əvvəlki sxemin diodlardan ibarət olan hissəsini əvəz edir. Texnoloji cəhətdən bu daha əlverişlidir, çünki çoxemitterli tranzistorun inteqral sxem şəklində hazırlanması adi tranzistora nisbətən xeyli asandır və çoxemitterli tranzistorun kristalda tutduğu sahə elementin diod hissəsinin tutduğu sahədən azdır. Çoxemitterli tranzistorun adi tranzistordan fərqi bir neçə emitter sahəsinin və ümumi baza və kollektor qatlarının olmasındadır.

Sxem aşağıdakı qaydada işləyir. Girişlərin birinə (məsələn, X_{1} -ə) sıfır gərginliyi veriləndə R rezistorunun cərəyanı həmin girişə uyğun emitterdən axır. J_{e1} cərəyanı tranzistorun bazasına ayrılmır, çünki T_{1} tranzistorunun baza emitter müqaviməti T_{2} tranzistorunun kollektor cərəyanının (J_{k}) bu istiqaməti (qırıq xətt) üçün çox böyükdür. T_{1} tranzistor bağlı olur və F=1 alınır. Girişlərin çoxunda sıfır siqnalı olanda da belə vəziyyət alınır.




Girişlərin hamısında "1" ($\pm E_k$ -ya yaxın gərginlik) olanda T_2 tranzistorunun bütün emitter keçidləri əks gərginlik altında, kollektor keçidi isə düz gərginlik altında olurlar. Ona görə J_b cərəyanı T_1 tranzistorunun bazası istiqamətində J_k cərəyanı (bütöv xətt) yaradır, T_1 tranzistoru açılır və çıxışda F=0 alınır.

Diod-tranzistor və tranzistor-tranzistor məntiqi elementlərin sxemində gücləndirici elementin-tranzistorun olması elementlər ardıcıl qoşularkən məntiqi "1" siqnalına uyğun gərginliyin səviyyəsini sabit saxlamağa imkan verir. Ona görə həmin elementlər və "DE-YİL" elementi mikrosxem texnikasında əsas (baza) elementləri-

dirlər. Hal hazırda buraxılan mikrosxemlərin ümumi gövdəsində eyni tipli bir neçə element olur.

Yuxarıdakı elementlərdən əlavə, onların kombinasiyalarından ibarət olan, daha mürəkkəb məntiq əməliyyatlarını yerinə yetirən və mikrosxem şəklində hazırlanan elementlər də istifadə olunurlar. Belə elementlərdən ikisi və onların yerinə yetirdiyi funksiyalar şəkil 2.8-də göstərilmişdir.



Bipolyar tranzistorlu məntiq elementləri sırasına həm də emitter əlaqəli elementləri və inteqral injeksiyalı $H^2\Lambda$ (yalnız inteqral sxem şəklində hazırlanır) məntiq elementləri də aiddirlər.

Məntiq elementləri bir çox parametrlərlə xarakterizə olunurlar.

Məntiq elementlərinin funksional imkanları çıxışa görə budaqlanma (n) və girişə görə birləşmə (m) əmsalları ilə müəyyən edilir.

Budaqlanma əmsalı dedikdə məntiq elementinin çıxışına qoşula bilən analoji elementlərin girişlərinin sayı nəzərdə tutulur. Bu əmsal elementin yüklənmə qabiliyyətini xarakterizə edir.

Birləşmə əmsalı isə məntiq elementinin malik olduğu girişlərin sayını göstərir.

Bu əmsallar nə qədər böyük olarsa, hər hansı bir qurğunu yaratmaq üçün bir o qədər az mikrosxem tələb olunar. Budaqlanma əmsalının artırılması əngəllərə dayanıqlığı, iş sürətini azaldır və elementin normal iş rejimini pozur. Aktiv elementin yüklənmə qabiliyyəti istifadə olunan çıxış tranzistor kaskadının (invertorun) növündən asılıdır. İnteqral mikrosxemlərin əksəriyyəti üçün n=4-10 olur və onu böyütmək lazım gələrsə elementin çıxışına güclü çoxtranzistorlu invertoru olan aralıq (bufer) gücləndirici kaskad qoşulur. Belə gücləndirici inteqral mikrosxemlərin seriyasına daxil olur və n=20-50 əldə etməyə imkan verir.

İnteqral mikrosxemlərdə əsas məntiq elementlərinin ("VƏ YA -DEYİL", "VƏ-DEYİL") girişlərinin sayı bir qayda olaraq m=2-6 olur. Bu əmsalı artırmaq üçün əsas elementlərə məntiqi genişləndirici sxemlər qoşulurlar və bu yolla m>10 əldə edilir. Belə məntiqi genişləndirici rolunu, məsələn, diod-tranzistor məntiqli "VƏ-DEYİL" sxemi üçün elementin əsas dioduna paralel qoşulan (səkil 2.6c) diodlar oynaya bilər.

Məntiq elementlərinin iş sürəti dedikdə girişdəki siqnalların dəyişməsinə elementin göstərdiyi cavab reaksiyası müddəti nəzərdə tutulur.

Mikrosxemin iş sürətinin göstəricisi kimi siqnalın elementdən keçməsinin orta gecikmə müddəti qəbul olunur:

$$t = \frac{t_g^+ + t_g^-}{2}$$

Burada t⁺g-"0" vəziyyətdən "1" vəziyyətə keçmənin gecikməsi; t⁻g-"1"-dən "0"-a keçmənin gecikməsidir.

Bu göstəriciyə görə mikrosxemlər: ifrat iş sürətli (t<0,01 mikrosaniyə), iti sürətli ($\leq 0,01 \div 0,03$), orta iş sürətli ($\leq 0,03 \div 0,3$) və alçaq iş sürətli ($\geq 0,3$ mikrosaniyə) olurlar.

Vacib parametrlərdən biri də kollektor mənbəyindən sərf edilən gücdür. Mikrosxemin tipindən asılı olaraq bu güc 250 millivatdan 1 mikrovata qədər olur. Gücü adətən elementin "0" və "1" vəziyyətlərində işlətdiyi orta güclə təyin edirlər. Sərf edilən güc mikrosxemin iş sürəti ilə əlaqədardır: çox güc sərf edən mikrosxemlərin iş sürəti də böyük olur.

Yüksək iş sürətini saxlamaqla sərf edilən gücün azaldılması mikroelektronikanın əsas məsələlərindən biri hesab edilir və bu, iki yolla həll edilir. Bipolyar tranzistorlu mikrosxemlərdə gücü qida gərginliyini və cərəyanını kiçiltməklə azaldırlar. İkinci yol isə gücü yalnız bir vəziyyətdən digərinə keçmə vaxtı sərf edən məntiq elementlərinin yaradılmasıdır. Belə elementlər tamamlayıcı MDY-tranzistorlarda qurulurlar və onlar "0" və "1" vəziyyətlərində güc sərf etmirlər (növbəti paraqrafa bax).

Məntiq elementlərinin əngəllərə dayanıqlığı onların əngəl gərginliyinin təsirindən öz vəziyyətlərini dəyismə dərəcəsini xarakterizə edir. Məntiq mikrosxeminin girişinə təsir edən əngəllər statik və impuls xarakterli olurlar. Statik əngəllərin gərginliyi sxemdəki keçid proseslərinin davamiyyətindən çox olan müddət ərzində sabit qalır. Bu əngəllərin səbəbi qurğuda mikrosxemləri birləşdirən məftillərdəki gərginlik düşküləridir. Statik əngəllərə dayanıqlıq məntiq elementinin girişinə təsir edərək onun səhvən işə düşməsinə gətirib çıxarmayan maksimal əngəl gərginliyinin qiyməti ilə (U_{m,stat}) xarakterizə olunur. İmpuls xarakterli əngəllərin səbəbi qonşuluqda işləyən qurğulardır. İmpuls əngəllərə dayanıqlıq U_{m,i} gərginliyi ilə xarakterizə olunur və onun qiyməti impulsun forma və davamiyyətindən asılı olur. Məntiq səviyyələrinin fərqi kiçik olan mikrosxemlər əngəllərin təsirinə daha çox məruz qalırlar. Əngəllərə dayanıqlığa həm də sxemin növü, tranzistorların iş rejimləri, qida mənbəyinin gərginliyi və s. təsir edir. Əngəllərin təsirini azaltmaq üçün çap

platalarında mikrosxemlərin gövdələrini rasional yerləşdirmək, qida gərginlikləri dövrələrini ayırmaq, ayrı-ayrı bloklar və elementlər arasındakı əlaqə dövrələrini ekranlamaq lazımdır.

2. 2. 2. Sahə təsirli tranzistorlu məntiq elementləri

Məntiq elementləri əsasən induksiya olunmuş kanallı MDY-tranzistorlarda qurulur. Belə tranzistorlarda idarə və qida (mənsəb) gərginliklərinin polyarlığı eyni olduğundan bunların əsasında qurulmuş elementlərin ardıcıl qoşulması asan olur.

MDY-tranzistorların giriş müqaviməti daha böyük olduğundan belə məntiq elementlərinin yüklənmə qabiliyyəti daha yüksək (n>10-20) olur. MDY-tranzistorun texnologiyası daha asandır, həm də burada rezistor əvəzinə tranzistorun kanalının müqaviməti istifadə olunur və bu da məntiqi MDY sxemləri yalnız tranzistor strukturları üzərində qurmağa və texnologiyanı ucuzlaşdırmağa imkan verir.

Kristalda MDY-tranzistor daha az yer tutduğundan daha mürəkkəb funksional məsələləri həll etmək üçün yüksək inteqrasiya səviyyəsinə malik mikrosxemlər hazırlamaq mümkün olur.

MDY-tranzistorlu məntiq elementlərinin sərf etdikləri güc də azdır (1 mikrovata qədər), mənfi cəhətləri bipolyar tranzistorlu sxemlərə nisbətən iş sürətinin kiçik olmasıdır.


Eyni tipli MDY tranzistorlarda yığılmış "**DEYİL**"" məntiq elementi ən geniş yayılmış sxemdir (şəkil 2.9a). Burada T_i **idarəedici**, T_y isə **yük tranzistoru** adlanır. Sxemlərin qida gərginliyi mənfi olduğundan F=1 vəziyyətinə çıxış şininin mənfi potensialı (mənfi məntiq) və F=0 vəziyyətinə çıxışda sıfra yaxın gərginlik uyğun gəlir. İdarəedici siqnal da belə xarakterizə olunur. p tipli kanala malik MDY-tranzistorun bağlı olması üçün idarəedicimənbə gərginliyi U_{hedd} gərginliyindən kiçik olmalıdır. Bu zaman tranzistordan kiçik cərəyan axır və onu açıq vəziyyətə keçirmək

üçün U_{hodd} gərginliyindən böyük olan mənfi idarəedici -mənbə gərginliyi vermək lazımdır.

X=1 olanda giriş gərginliyi hədd gərginliyindən böyük olur. T_i açılır və onda düşən gərginlik ΔU_{mbmo} az olur (şəkil 2.9 arphi). T_y tranzistoru da bu zaman açıq olur, çünki onun idarəedici elektrod-mənbə arasında $\left|E_{mb}-\Delta U_{mbm0}\right|>U_{hodd}$ gərginliyi təsir göstərir.

 ΔU_{mbmo} sxemdə "0" vəziyyətini xarakterizə edir və onun qiyməti tranzistorların kanallarının müqavimətlərinin nisbəti ilə müəyyən edilir:

$$\Delta U_{mbmo} = E_{mb} \ \frac{R_{km}}{R_{km} + R_{ky}} \label{eq:delta_mbmo}$$



 ΔU_{mbmo} -ın çox kiçik olması zərurətindən R_{km} << R_{ky} olmalıdır. Tranzistorları hazırlayarkən texnologiyanı elə seçirlər ki, T_y tranzistorunda daha ensiz və daha uzun kanal alınsın və bu şərt ödənsin.

X=0 olanda U_{im} < U_{hedd} olur və T_i bağlı olur, hər iki tranzistordan T_y -nin kiçik cərəyanı axır. Bu halda T_y tranzistoru U_{im} < U_{hedd} gərginliyi ilə açılma sərhədində işləyir. Çıxışda F=1 halına T_i -nin U_{mbmb} = E_{mb} - U_{hedd} gərginliyi uyğun gəlir. Əgər T_y tranzistoru da bağlı

olsaydı, onda onun kanalının müqaviməti böyük olduğundan "1" vəziyyəti çıxışda kiçik çıxış gərginliyi ilə xarakterizə olunardı.

Bu sxemin xüsusiyyəti ondadır ki, "0" vəziyyətindən "1" vəziyyətinə keçəndə T_y tranzistoru açıq vəziyyətdən "bağlanmadan qabaqdakı" vəziyyətə keçir.

Bu sxemin daha mükəmməl variantı şəkil 2.9 b-də köstərilmişdir. Burada məntiqi «1»-ə uyğun gərginliyin qiyməti — E_{mb} gərginliyinə yaxın olur. Bunun üçün T_y tranzistorunun idarəedici elektrodu əlavə $|E_i| > |E_{mb}|$ qida mənbəyinə qoşulur. Bunun sayəsində T_y tranzistoru məntiqi "1" vəziyyətində də açıq olur.

Burada da məntiqi "0" vəziyyəti açıq tranzistorların kanallarının müqavimətlərinin fərqi ilə müəyyən edilir.

Məntiqi "1" rejimində T_i bağlı, T_y isə açıq olur, çünki onun idarəedici elektrodundakı E_i gərginliyi mütləq qiymətinə görə E_{mb} -dən T_y üçün U_{had} -dən də artıq qədər böyükdür. T_y üçün mənbə gərginliyi də idarəedici gərginlikdən bir o qədər kiçik olacaqdır. Dövrədən axan kiçik cərəyan bağlı T_i -nin qalıq cərəyanına bərabərdir. Lakin T_y açıq və onun kanalının müqaviməti kiçik olduğundan T_i tranzistoruna $-E_{mb}$ -yə yaxın gərginlik tətbiq olunur.

Hər iki sxem bipolyar tranzistorlu "**DEYİL**" elementi kimi $-E_{mb}$ mənbəyindən cərəyanı məntiqi "0" (X=1) rejimində işlədir və sxemin sərf etdiyi güc bu rejimə görə tə'yin edilir. Əgər T_i və T_y tranzistorlarının birinin açıq vəziyyətinə digərinin bağlı vəziyyəti uyğun gələrsə sərf edilən gücü azaltmaq olur.

Tamamlayıcı MDY-tranzistorlarda (komplementar MDY-struktur) qurulmuş " \mathbf{DEYiL} " sxemi bu prinsiplə işləyir (şəkil 2.9c). İdarəedici tranzistor burada p tipli, yük tranzistoru isə n tipli kanala malik olur. Əks variantda sxemə müsbət polyarlıqlı qida gərginliyi verilməlidir.


X=1 olanda T_i açılır, çünki $U_{im} > U_{hedd}$, T_y isə bağlı olur, çünki onun üçün $U_{im} < 0$. Bağlı T_y —nin kanalının müqaviməti böyük, açıq tranzistorun kanalının müqaviməti isə kiçik olduğundan çıxışdakı gərginlik sıfra yaxın (F=0), belə strukturdan axan cərəyan isə çox kiçik olur.

X=0 olanda T_i bağlanır, çünki onun üçün $\left| U_{im} \right| < \left| U_{hedd} \right|$, T_y isə açılır, çünki $\left| U_{im} \right| > \left| U_{hedd} \right| > 0$. Bağlı T_i -nin kanalının müqaviməti isə

az olduğundan cərəyan yenə də kiçik olur və çıxış gərginliyi - E_{mb} -yə yaxın, yəni F=1 olur.

Sxem gücü yalnız bir vəziyyətdən digərinə keçərkən sərf edir. Gücü statik rejimə görə yox, dinamik rejimə görə təyin edirlər və onun qiyməti bir neçə mikrovatt həddində olur.

Eyni tipli MDY-tranzistorlu "**DEYİL**" elementində bir idarəedici tranzistor əvəzinə bir neçə idarəedici tranzistor istifadə edildikdə "**VƏ YA-DEYİL**" elementi alınır (şəkil 2.10 *a*). Belə elementin girişlərinin sayı paralel qoşulmuş tranzistorların sayı ilə müəyyən edilir. Bütün tranzistorlar ümumi potensiallı yarımkeçirici altlıq üzərində yaradılır və altlığın çıxışı "torpaqla" birləşdirilir. Girişlərin heç olmasa birində "1" olanda idarəedici tranzistorlardan biri açılır və çıxışda F=0 alınır.



Şəkil 2.10. Eyni MDY-tranzistorlarda yığılmış "VƏ YA-DEYİL" (a) və "VƏ-DEYİL" (b) məntiq elementlərinin sxemləri


Girişdə və çıxışda "1" vəziyyətinə tranzistorların U_{hedd} -dən böyük olan və - E_{mb} -yə yaxın, "0" vəziyyətinə isə U_{hedd} -dən kiçik olan və sıfra yaxın potensial uyğun gəlir.

İdarəedici tranzistorlar ardıcıl qoşulduqda "VƏ-DEYİL" elementi alınır (şəkil 2.10b). Belə sxemin çıxışında məntiqi "0" yalnız bütün idarəedici tranzistorların açıq olduğu halda (X_1 = X_2 =... X_n =1) alınır.

Girişlərin hər hansı birində "0" olarsa müvafiq idarəedici tranzistor bağlı olur və F=1 alınır.

Tamamlayıcı MDY-tranzistorlarda (komplementar MDY-strukturlarda) bir tipli tranzistorları ardıcıl, digər tipli tranzistorları paralel qoşmaqla (şəkil 2.11) "VƏ YA-DEYİL" və "VƏ-DEYİL" elementlərinin sxemi almaq olar.

Belə "VƏ YA-DEYİL" sxemində (şəkil 2.11a) yük tranzistorları ardıcıl, idarəedici tranzistorları isə paralel qoşulurlar. İdarəedici tranzistorları bölücünün aşağı qolunu, yük tranzistorları isə yuxarı qolunu təşkil edirlər. Çıxış gərginliyi bölücünün aşağı qolundan götürülür. Əgər aşağı qol cərəyan keçirirsə yuxarı qol bağlı olur və əksinə, yuxarı qolun açıq vəziyyətinə aşağı qolun cərəyan keçirməyən vəziyyəti uyğun gəlir. Məsələn, X_1 =1 və X_2 =0 olarsa T_{i1} açıq olur və aşağı qol cərəyan keçirir (F=0), ancaq T_{y1} bağlı olduğundan yuxarı qol cərəyan keçirmir. X_1 = X_2 =0 olanda T_{i1} və T_{i2} bağlı, T_{y1} və T_{y2} isə açıq olur və F=1 alınır.



Şəkil 2.11. Tamamlayıcı MDY-tranzistorlu "VƏ-YA-DEYİL" (a) "VƏ-DEYİL" (b) məntiq elementlərinin sxemləri

"VƏ **DEYİL"** sxemində (şəkil 2.11*b*) X_1 =1 və X_2 =0 olanda T_{i1} və T_{y2} açıq, T_{i1} və T_{y2} isə bağlı olur və F=1 alınır. X_1 = X_2 =1 olanda T_{i1} və T_{i2} açıq, T_{i1} və T_{y2} bağlı olur və F=0 alınır.

Komplementar MDY-strukturda daha çox saylı girişləri olan məntiq elementləri də bu qaydada realizə olunurlar.