

DIC Final Project

組員:翁翊豪(312511023)/陳奕文(310513081)/郭奕德(311511076)

鄭沛辰(311505016)/徐敬瑋(311513097)

在 testbench 裡，我們使用了 parallel input 給資料，因此在一個 cycle 裡就能得到全部資料並運算所以 latency 也會較少。

在 RTL 裡，因為使用了 parallel input 所以我們直接讓 out_valid 的長度等於 in_valid 的長度，並且因為我們每個 clock 都會送資料及運算，因此在 testbench 裡會讓 in_valid 保持在高電位持續 50 個 cycle(共有 50 組 input)。

以下為計算結果：

```
Combinational area:      4608.213112
Buf/Inv area:           462.360966
Noncombinational area:  1558.776950
Macro/Black Box area:   0.000000
Net Interconnect area:  undefined (No wire load specified)

Total cell area:        6166.990062
Total area:             undefined
1
```

Fig.1 Area of design(02_SYN)

因為使用Parallel input所以area會增加。

```
-----
Total Power              = 3.294e-04 (100.00%)

X Transition Power       = -1.150e-09
Glitching Power         = 0.0000

Peak Power               = 8.785e-04
Peak Time                = 139

1
```

Fig.2 Power of design(04_PTPX)




Fig.3 Total latency=50.5

因為使用 Parallel input 所以 latency 會減少

$$\text{Operations} = 32 * 50 * 2 = 3200$$

$$\text{Operating time} = 50.5 * 2000 * 10^{-12} = 1.01 * 10^{-7}$$

$$1. \text{ Throughputs} = 3200 / (1.01 * 10^{-7}) = 3.168 * 10^{10} = \mathbf{31.68 \text{ GOPS}}$$

$$2. \text{ Energy efficiency} = 3.168 * 10^{10} / (3.294 * 10^{-4}) = 10.435 * 10^{14}$$

$$= \mathbf{1043.5 \text{ TOPS/W}}$$

$$3. \text{ Area efficiency} = 3.168 * 10^{10} / (6.166 * 10^{-6}) = 19.5338 * 10^{16}$$

$$= \mathbf{195338 \text{ TOPS/mm}^2}$$