

LAB010_312651057

吳鴻明

實驗目的

分別用PART3與PART4來呈現圖片

PART3:透過指撥開關控制圖片增加一本書。

PART4:將ARM上的DDR3與FPGA透過Avalon
MM，溝通並存入與讀出DATA，再透過指撥開
關控制圖片旋轉

實驗程式碼

實驗程式碼PART3



VGA_P3.v X

E: > MS_COURSE > NYCU_APLSDA > LAB10 > VGA_P3 > VGA_P3.v > ...

```
6  module VGA_P3(  
7  
8      //////////// CLOCK ////////////  
9      input                CLOCK2_50,  
10     input                CLOCK3_50,  
11     input                CLOCK4_50,  
12     input                CLOCK_50,  
13  
14     //////////// SEG7 ////////////  
15     /*output    reg        [6:0]    HEX0,  
16     output reg        [6:0]    HEX1,  
17     output reg        [6:0]    HEX2,  
18     output reg        [6:0]    HEX3,  
19     output reg        [6:0]    HEX4,  
20     output reg        [6:0]    HEX5,  
21     */  
22     //////////// KEY ////////////  
23     input            [3:0]    KEY,  
24  
25     //////////// LED ////////////  
26     output            [9:0]    LEDR,  
27  
28     //////////// SW ////////////  
29     input            [9:0]    SW,  
30  
31     //////////// VGA ////////////  
32     output                VGA_BLANK_N,  
33     output    reg        [7:0]    VGA_B,  
34     output                VGA_CLK,  
35     output    reg        [7:0]    VGA_G,  
36     output                VGA_HS,  
37     output    reg        [7:0]    VGA_R,  
38     output                VGA_SYNC_N,  
39     output                VGA_VS  
40 );  
41  
42 //=====  
43 //  PARAMETER declarations  
44 //=====  
45  
46 //  Horizontal Parameter    ( Pixel )  
47 parameter    H_SYNC_CYC    =    96;  
48 parameter    H_SYNC_BACK    =    48;  
49 parameter    H_SYNC_ACT    =    640;  
50 parameter    H_SYNC_FRONT    =    16;  
51 parameter    H_SYNC_TOTAL    =    800;  
52  
53 //  Virtical Parameter    ( Line )
```





VGA_P3.v X

E: > MS_COURSE > NYCU_APLSDA > LAB10 > VGA_P3 > VGA_P3.v > ...

```
6  module VGA_P3(  
52  
53  // Virtual Parameter      ( Line )  
54  parameter  V_SYNC_CYC  =  2;  
55  parameter  V_SYNC_BACK = 33;  
56  parameter  V_SYNC_ACT  = 480;  
57  parameter  V_SYNC_FRONT= 10;  
58  parameter  V_SYNC_TOTAL= 525;  
59  // Start Offset  
60  parameter  X_START     =  H_SYNC_CYC+H_SYNC_BACK;  
61  parameter  Y_START     =  V_SYNC_CYC+V_SYNC_BACK;  
62  
63  
64  
65  
66  //=====  
67  // REG/WIRE declarations  
68  //=====  
69  wire CLOCK_25;  
70  wire iStart_n = SW[9];  
71  
72  wire en_hs;  
73  wire en_vs;  
74  wire en;  
75  
76  
77  reg reset = 1'b0;  
78  
79  // Internal Registers and Wires  
80  reg  [11:0]    H_Cont = 12'b0;  
81  reg  [11:0]    V_Cont = 12'b0;  
82  reg  [11:0]    en_cnt = 12'b0;  
83  
84  reg [255:0]cnt_hs;  
85  reg [255:0]cnt_vs;  
86  reg [23:0]oRGB;  
87  reg vga_hs;  
88  reg vga_vs;  
89  
90  
91  reg [7:0]R;  
92  reg[7:0]G;  
93  reg[7:0]B;  
94  
95  // reg[23:0]en_cnt;  
96  
97  reg enable;  
98
```



VGA_P3.v X

E: > MS_COURSE > NYCU_APLSDA > LAB10 > VGA_P3 > VGA_P3.v > ...

```
6  module VGA_P3(  
97  reg enable;  
98  
99  wire book;  
100 wire data_en;  
101 wire H_wire;  
102 wire V_wire;  
103  
104 //=====  
105 // Structural coding  
106 //=====  
107 assign VGA_BLANK_N = data_en;  
108 assign VGA_SYNC_N = 1'b0;  
109 assign VGA_CLK = CLOCK_25;  
110  
111  
112 input_badge u_input_badge(  
113     .iStart_n(SW[7]),  
114     .iCLK(CLOCK_25),  
115     .iRST_N(SW[8]),  
116  
117     .oData_Enable(data_en),  
118     .oData(oRGB),  
119     .HSYNC(H_wire),  
120     .VSYNC(V_wire)  
121 );  
122  
123 PLL_25 u1(  
124     .refclk(CLOCK_50), // refclk.clk  
125     .rst(reset),      // reset.reset  
126     .outclk_0(CLOCK_25), // outclk0.clk  
127     .locked()         // locked.export  
128 );  
129  
130  
131 assign VGA_HS = H_wire;  
132 assign VGA_VS = V_wire;  
133  
134  
135  
136  
137 always@(posedge CLOCK_25 or negedge KEY[3])begin  
138     if(!KEY[3])begin  
139         cnt_hs <= 0;  
140     end  
141     else begin  
142         if(data_en && cnt_hs < 640)begin
```



VGA_P3.v X

E: > MS_COURSE > NYCU_APLSDA > LAB10 > VGA_P3 > VGA_P3.v > ...

```
6  module VGA_P3(  
136  
137  always@(posedge CLOCK_25 or negedge KEY[3])begin  
138      if(!KEY[3])begin  
139          cnt_hs <= 0;  
140      end  
141      else begin  
142          if(data_en && cnt_hs < 640)begin  
143              cnt_hs <= cnt_hs + 1;  
144          end  
145          else if(cnt_hs == 640)begin  
146              cnt_hs <= 0;  
147          end  
148          else begin  
149              cnt_hs <= cnt_hs;  
150          end  
151      end  
152  end  
153  
154  
155  always@(posedge CLOCK_25 or negedge KEY[3])begin  
156      if(!KEY[3])begin  
157          cnt_vs <= 0;  
158      end  
159      else begin  
160          if( cnt_hs ==640 && cnt_vs < 480)begin  
161              cnt_vs <= cnt_vs + 1;  
162          end  
163          else if(cnt_vs ==480)begin  
164              cnt_vs <= 0;  
165          end  
166          else begin  
167              cnt_vs <= cnt_vs;  
168          end  
169      end  
170  end  
171  
172  
173  assign book = (cnt_vs>=197)&&(cnt_vs<207)&&(cnt_hs>=203)&&(cnt_hs<249);  
174  //(cnt_hs>=203)&&(cnt_hs<249)  
175  //(cnt_vs>=197)&&(cnt_vs<207)  
176  
177  always @ (posedge CLOCK_25 or negedge KEY[1])  
178      if (!KEY[1])  
179          {VGA_B,VGA_G,VGA_R} <= 24'd0;  
180      else  
181          if(book&&Sw[0])begin  
182              {VGA_B,VGA_G,VGA_R} <= 24'hffffff;
```

VGA_P3.v X


E: > MS_COURSE > NYCU_APLSDA > LAB10 > VGA_P3 > VGA_P3.v > ...

```
6  module VGA_P3(  
  
155  always@(posedge CLOCK_25 or negedge KEY[3])begin  
156      if(!KEY[3])begin  
157          cnt_vs <= 0;  
158      end  
159      else begin  
160          if( cnt_hs ==640 && cnt_vs < 480)begin  
161              cnt_vs <= cnt_vs + 1;  
162          end  
163          else if(cnt_vs ==480)begin  
164              cnt_vs <= 0;  
165          end  
166          else begin  
167              cnt_vs <= cnt_vs;  
168          end  
169      end  
170  end  
171  
172  
173  assign book = (cnt_vs>=197)&&(cnt_vs<207)&&(cnt_hs>=203)&&(cnt_hs<249);  
174  //(cnt_hs>=203)&&(cnt_hs<249)  
175  //(cnt_vs>=197)&&(cnt_vs<207)  
176  
177  always @ (posedge CLOCK_25 or negedge KEY[1])  
178      if (!KEY[1])  
179          {VGA_B,VGA_G,VGA_R} <= 24'd0;  
180      else  
181          if(book&&Sw[0])begin  
182              {VGA_B,VGA_G,VGA_R} <= 24'hffffff;  
183          end  
184          else if(data_en==1'b1)  
185              {VGA_B,VGA_G,VGA_R} <= oRGB;  
186          else  
187              {VGA_B,VGA_G,VGA_R} <= 24'h0;  
188          else  
189              {VGA_B,VGA_G,VGA_R} <= 24'h0;  
190  
191  
192  endmodule  
193
```



實驗結果照片





問題與討論

問題：根據自己對實驗講義PART3的理解後，寫出來的一就有問題，一開始是顯示一長條，後來是雪花屏。

討論：經過一層一層的了解後，發覺是自己在際暑氣設計時出現了重大瑕疵，更改後即刻還原了。