Ćwiczenie nr 5

Temat: Synteza układu synchronicznego


Zagadnienia do samodzielnego opracowania:

- 1. Podaj różnice między analizą a syntezą układu synchronicznego;
- 2. Podaj definicje następujących pojęć:
 - a. graf stanów-wyjść;
 - b. kodowanie stanów;
 - c. tablica przejść wyjść;
 - d. funkcje wzbudzeń; układ wyjść;

Zadanie do wykonania:

Zaprojektuj układ synchroniczny o jednym wejściu x i dwóch wyjściach Z1 oraz Z2 działający w następujący sposób: pierwsza jedynka napotkana w sekwencji wejściowej generuje Z1=1, druga jedynka - Z2=1, trzecia jedynka - Z1=1, czwarta jedynka - Z2=1 itd. Dodatkowo należy przyjąć, że w danej chwili zawsze Z1Z2=0. Gdy x=0, to Z1=0 i Z2=0. Na rysunku 1 podano ilustrację działania układu dla przykładowej sekwencji wejściowe: w chwili t1;x=0, chwili t2;x=1, t3,t4,t5; x=0, t6;x=1, itd).

Innymi słowy, układ ma przekazywać jedynki nieparzyste na wyjście Z1, a jedynki parzyste na wyjście Z2 ("rozdzielacz jedynek").



Realizacja ćwiczenia:


- 1. Zaprojektować układ Moore'a i zasymulować go w symulatorze.
- 2. Sprawdzić poprawność działania dla dwóch wcześniej przygotowanych testowych sekwencji wejściowych sekwencje wraz z sekwencją na wyjściu przedstawić w sprawozdaniu
- 3. Zaprojektować i zaimplementować w symulatorze analogiczny układ Mealy'ego
- 4. Sprawdzić identyczność działania obydwu układów na tych samych sekwencjach czasowych
- 5. Zamieścić w sprawozdaniu precyzyjne diagramy czasowe porównujące działanie obydwu wersji układu

W realizacji w symulatorze wykorzystać przerzutniki D.

Zawartość sprawozdania:

Udokumentować następne elementy procesu projektowania i analizy

- 1. synteza układu Moorea przeprowadzona wg następujących punktów: a) graf stanówwyjść, b) minimalizacja tablicy stanów-wyjść, c) kodowanie stanów, d) otrzymywanie funkcji wzbudzających wejścia przerzutników, e) otrzymywanie funkcji wyjść.
- 2. synteza układu Mealyego według identycznych punktów jak wyżej
- 3. schematy zsyntezowanych układów wraz z diagramami czasowymi



Rys. 2. Przykładowy diagram czasowy

Literatura:

[1] A.Kaliś, Podstawy teorii układów logicznych, skrypt