


Virtual interface

叩特电子Coachip

课程内容及目标

课程内容：

- 虚接口的概念

目标：

- 了解虚接口的使用

叩特电子Coachip

为什么引入虚接口

interface 封装了module的**端口(ports)**、**方向（modports）**、**同步关系（clocking block）**、以及**function**和**task**。

interface 简化了模块之间的连接,但是无法很好地适用于基于OOP的测试平台，**无法在program，class中进行实例化**。


为了解决这个问题， System Verilog引入了**virtual interface**的概念。

使用virtual interface是为了消除绝对路径，尽可能的减少验证代码的大面积修改。

叩特电子Coachip

Virtual Inferface是沟通的桥梁

virtual interface的本质是指针，是指向interface的指针，即virtual interface是可以在class中实例化的数据类型，使用virtual interface可与被测设计（DUT）进行间接地通信，而无需使用层次结构引用。



如图所示：interface将测试平台与DUT分开。

virtual interface在TB的不同位置操纵一组虚拟信号，而不是直接操纵实际的信号。

叩特电子Coachip

使用virtual interface的要求

在测试平台使用virtual interface时，需要满足以下3个要求

1、实例化的接口必须正确连接到DUT。

```
interface counter_if (input logic clk);
    logic      load_valid;
    logic [3:0]load_value;
endinterface
```

```
module tb_top;
logic rstn,clk;
logic [3:0]out;
counter_if dutif(clk);
counter u_counter (.resetn(rstn),
                   .clk(clk),
                   .load_valid(dutif.load_valid),
                   .load_value(dutif.load_value),
                   .q(out)   );
endmodule
```

叩特电子Coachip

使用virtual interface的要求

2、必须在类中声明virtual interface句柄，并且有相应驱动。

```
class driver;
  virtual counter_if vif;
  transaction tr;
  function new(input virtual counter_if vif);
    this.vif=vif;
  endfunction
  task run (int n=10);
    for(int i=0;i<n;i++) begin
      tr=new();
      assert(tr.randomize());
      $display("tr.load_valid=%d,tr.load_value=%d", tr.load valid, tr.load_value);
      @(posedge vif.clk) begin
        vif.load_valid <= tr.load_valid;
        vif.load_value <= tr.load_value;
      end
    end
  endtask
endclass
```

```
class transaction;
  rand logic    load_valid;
  rand logic [3:0]load_value;
endclass
```

即特电子Coachip

使用virtual interface的要求

3、必须将virtual interface指向实例化的interface

```
counter_if dutif(clk);

driver my_driver; // create  my_driver

initial begin
    my_driver = new(dutif);
end
```

叩特电子Coachip

练习

1.create file counter_if.sv：

```
interface counter_if (input logic clk);
    logic      load_valid;
    logic [3:0]load_value;
endinterface
```

2. create transaction.sv:

```
class transaction;
    rand logic      load_valid;
    rand logic [3:0]load_value;
endclass
```

3,create file counter.sv:

```
module  counter(input  logic  resetn,
                input  logic       clk,
                input  logic [3:0] load_value,
                input  logic       load_valid,
                output logic [3:0]     q);
 always_ff @(posedge clk or negedge resetn)begin
     if(!resetn)
        q<= 4'd0;
     else if (load_valid)
        q<= load_value;
     else
        q<= q+1;
  end
endmodule
```

叩特电子Coachip

练习(续)

4,create file driver.sv:

```
class driver;
   virtual counter_if vif;
   transaction tr;
   function new(input virtual counter_if vif);
     this.vif=vif;
   endfunction
   task run (int n = 10);
      for(int i=0;i<n;i++) begin
         tr=new();
         assert(tr.randomize());
         $display("tr.load_valid=%d,tr.load_value=%d", tr.load valid, tr.load_value);
         @(posedge vif.clk) begin
            vif.load_valid <= tr.load_valid;
            vif.load_value <= tr.load_value;
         end
      end
  endtask
endclass
```

5,create tb_top.sv：

```
module tb_top;
  logic clk,rstn;
  logic [3:0]out;
  counter_if dutif(clk);
  driver my_driver;
  initial begin
      my_driver=new(dutif);
      repeat(2)@(posedge clk);
      @(posedge rstn);
      repeat(5)@(posedge clk);
      my_driver.run(20);
  end
  initial begin
    clk=1'b0; forever #5 clk=~clk;
  end
  initial begin
    rstn=1; repeat(2) @(posedge clk);
    rstn=0; repeat(5) @(posedge clk);
    rstn=1; repeat(50) @(posedge clk);
    $finish;
  end
counter u_counter (.resetn(rstn),
                   .clk(clk),
                   .load_valid(dutif.load_valid),
                   .load_value(dutif.load_value),
                   .q(out)   );
endmodule
```

叩特电子Coachip

Q&A

昂特电子Coachip