Ćwiczenia laboratoryjne z "Teorii automatów"

Temat ćwiczenia: Hardware'owa realizacja automatu z parametrem wewnętrznym

1. Przebieg ćwiczenia:

Podstawą do wykonania tego ćwiczenia są wyniki uzyskane podczas realizacji ćw. lab. Nr 210 pt.: "Komputerowa synteza automatu z parametrem wewnętrznym". Wynikami przeprowadzenia ćw. Nr 210 są wyrażenia symboliczne $G^{'+}$ i $\bar{G}^{'+}$ reprezentujące grafy przejść $G^{'+}$ i $\bar{G}^{'+}$ odpowiednio części decyzyjnej < B > i części parametrycznej < E > automatu < A > z parametrem wewnętrznym.

Przed przystąpieniem do ćwiczenia nr. 211 studenci zobowiązani są do przeprowadzenia syntezy strukturalnej automatu < A' > z parametrem wewnętrznym. Syntezę tą można przeprowadzić na podstawie bądź to wyrażeń symbolicznych $G^{'+}$ i $\tilde{G}^{'+}$, bądź też grafów przejść $G^{'}$ i $\tilde{G}^{'+}$ automatów < B > i < A >. Zalecane jest przeprowadzenie syntezy strukturalnej na wyrażeniach symbolicznych, a nie na grafach. Uzasadnione jest to tym, że w praktyce grafy $G^{'}$ i $\tilde{G}^{'}$ będą zawierać dużą liczbę wierzchołków i analiza tych grafów w celu określenia struktury logicznej automatu < A' > jest niewykonalna.

Przy syntezie strukturalnej automatu < A > przyjmuje się organizację zerojedynkową pamięci automatów składowych < B > i < E >. Organizacja ta polega na tym, że każdy stan automatu < B > jak i < E > reprezentowany jest przez przerzutnik J-K. Zastosowanie takiej organizacji pamięci uzasadnione jest tym, że przy kodowaniu stanów liczbami binarnymi, według klasycznej metody syntezy, układy kombinacyjne wejść i wyjść byłyby tak złożone, że ich realizacja stałaby się niemożliwa.

2

Synteza strukturalna automatu < A >, jest przeprowadzana przez studentów przed podjęciem realizacji ćwiczenia laboratoryjnego. Synteza ta powinna się zakończyć narysowaniem schematów struktur logicznych automatów składowych < B > i <E >. Przy rysowaniu tych schematów należy uwzględnić fakt, że między strukturami logicznymi automatów < B > i < E > występują określone relacje. Mianowicie większość funktorów logicznych wystepujących w strukturze automatu < E > przynależy do automatu < B >. Przykładowe kroki w przeprowadzenia syntezy strukturalnej automatu < A > podane są w następnym punkcie niniejszej instrukcji.

Hardware'owa realizacja automatu < A'> z parametrem wewnętrznym jest wykonywana na UNILOGACH - 2. Po zmontowaniu układu studenci sprawdzają czy zbudowany automat < A' > działa tak jak automat Moore'a, który w ćwiczeniu nr 210 był przetransformowany na automat < A' >.

2. Wiadomości podstawowe


2.1. Przykład syntezy strukturalnej automatu z parametrem wewnętrznym:

Załóżmy, że wynikami wykonywania ćwiczenia nr. 210 są następujące wyrażenia symboliczne G'^+ i \tilde{G}'^+ :


$$\begin{aligned} \mathbf{G'^+} &= \ ^0(b_4^{\ 1}(z_1e_1b_2^{\ 2}(z_2e_1b_3^{\ 3}(z_1e_1b_1^{\ 4}(z_1e_1b_2,z_2e_1b_3,z_1e_2b_2,z_2e_1b_3,\\ &z_2e_2b_1,z_2e_3b_3,z_1e_3b_4)^4,z_2e_1b_3,z_1e_2b_1,z_2e_2b_2,z_1e_3b_1,z_2e_3b_3)^3,\\ &z_1e_1b_3,z_1e_2b_4,z_2e_2b_1,z_1e_3b_3,z_2e_3b_1)^2,z_2e_1b_3,z_1e_2b_3,z_2e_2b_2,\\ &z_1e_3b_4,z_2e_3b_4)^1)^0 \end{aligned} \tag{1}$$

$$\tilde{G}'^{+}=0(e_{1}^{1}(b_{3}z_{2}e_{3}^{2}(b_{3}z_{1}e_{1},b_{4}z_{1}e_{1})^{2},b_{2}z_{1}e_{2}^{2}(b_{4}z_{2}e_{3},b_{2}z_{2}e_{3})^{2},b_{4}z_{1}e_{3})^{1})^{0}$$
 (2)

Grafy przejść G' i \tilde{G} ' automatów stanowych < B > i < A > narysowane na podstawie wyrażeń (1) i (2) przedstawione zostały na rys. 1 i 2.




Rys. 1. Graf zbiorczy G['] jako graf przejść automatu i "czarna skrzynka" tego automatu



Rys. 2. Graf \tilde{G} jako graf przejść automatu < E > i "czarna skrzynka" tego automatu

Schemat blokowy automatu z parametrem wewnętrznym będący kompozycją "czarnych skrzynek" z rys. 1 i 2 przedstawiony został na rys.3.



Rys.3. Schemat blokowy automatu < A' > z parametrem wewnętrznym wyprowadzony z rys. 1. i 2.

W celu określenia struktury logicznej automatu < A'>, wyrażenia G' $^+$ (1) i \bar{G}'^+ (2) są porządkowane, tak aby za danym nawiasem otwierajacym b_r^k (lub e_j^k (znalazły się wszystkie elementy reprezentujące krawędzie wychodzące z danego wierzchołka b_r , lub e_j . W wyniku takiego uporządkowania otrzymuje się wyrażenia symboliczne G' $^+$ Z kolei wyrażenia te przekształcane są do takiej postaci G' * i \bar{G}'^* , która jednoznacznie określałaby strukturę logiczną automatów stanowiących < B > i < E >.

Dla zilustrowania takiego przekształcenia rozpatrzmy początkowy fragment wyrażenia $G^{'++}$ (otrzymany z wyrażenia $G^{'+}$ (1)).

$$\mathbf{G'^{++}} = \ ^{0}(b_{4}^{1}(z_{2}e_{1}b_{3},z_{1}e_{2}b_{3},z_{1}e_{3}b_{4},z_{2}e_{3}b_{4},z_{2}e_{2}b_{2},z_{1}e_{1}b_{2}^{2}(...) \tag{3}$$


W celu jednoznacznego określenia tej części struktury logicznej automatu < B >, która reprezentuje wszystkie możliwe połączenia przerzutnika b4 z innymi przerzutnikami wyrażenie G'++ (3) przekształcone zostanie do postaci G'** (4).

$$G^{'**} = 0 (b_4^{-1}(\{[[b_4 z_2]e_1], [[b_4 z_1]e_2]\}b_3, \{[[b_4 z_1]e_3]e_1, (4)$$

$$[[b_4 z_2]e_3]\}b_4, \{[[b_4 z_2]e_2]e_3, [[b_4 z_1]e_1]e_3\}b_2^{-2}(...$$

W wyrażeniu G'** symbole pogrubione **b4**, **b3**, **b2** oznaczają przerzutniki natomiast symbol b4 nie pogrubiony oznacza sygnał generowany przez przerzutnik **b4**. Ponadto dowolna para nawiasów prostokątnych [...] oznacza bramkę AND, natomiast dowolna para nawiasów klamrowych {...} oznacza bramkę OR.

Na podstawie wyrażnia G'** (4) można narysować ideowy schemat logiczny tej części struktury automatu < B >, która realizuje wszystkie przejścia tego automatu ze stanu b4 do pozostałych stanów, tj. do stanów b2 i b3. Schemat ten przedstawiony został na rys. 4.



Rys.4. Układ logiczny realizujący przejście automatu < B > ze stanu b₄ do innych stanów (narysowany na podstawie wyrażenia $G^{!**}$ (4))

2.2 Realizacja sprzętowa automatu z parametrem wewnętrznym.

Na podstawie wyników syntezy zrealizowany został model laboratoryjny automatu z parametrem wewnętrznym. Wykorzystano bramki standardowej serii TTL (przerzutniki JK master-slave 7472, bramki AND 7408 oraz bramki OR 7432). Taki zestaw bramek pozwoli uzyskać zarówno przejrzystość modelu jak i zgodność praktycznej realizacji z wynikami syntezy.

Każdy z przerzutników reprezentuje jeden stan automatu < B > lub < E >.

Ustawienie przerzutnika oznacza, że automat znajduje się w stanie reprezentowanym przez ten przerzutnik. Stan przerzutnika jest jednocześnie sygnalem wyjsciowym automatu < A > (którego odwzorowaniem jest automat z parametrem wewnętrznym).

Struktury logiczne odpowiadające stanom b_1 do b_4 są podobne. Różnice występują w częściach generujacych sygnały wzbudzające dla innych stanów (sumy wybranych iloczynów $b_i z_j e_T$). Dla stanów bez pętli przerzutnik kasowany jest sumą iloczynów $b_i z_j$. Jeśli zaś występują pętle, to rolę tę spełnia suma sygnałów wzbudzajacych inne przerzutniki przy wyjściu z danego stanu.

Po włączeniu układu stan przerzutników jest nieokreślony. Należy więc ustawić przerzutniki odpowiadające stanom początkowym w częściach < B > i < E > (w omawianej realizacji są to stany b₂ i e₁), pozostałe powinny zostać wykasowane. Realizowane jest to sygnałem START oddziaływującym na asynchroniczne wejścia przerzutników (PRESET i CLEAR). Alternatywą dla takiego rozwiązania jest podanie sygnału START na wejścia J przerzutników odpowiadających stanom początkowym (synchronicznie). W przypadku uzycia przerzutników bez asynchronicznego wejścia ustawiającego jest to jedyne rozwiązanie. Ustalenie stanów początkowych wymaga jednak wówczas dodatkowego cyklu zegara.

Należy zwrócić uwagę na to, że w związku z użyciem przerzutników JK-MS informacja na wejściach przerzutników nie powinna ulegać zmianie przy stanie "1" sygnału synchronizującego CLOCK. Oznacza to, że również sygnały wejściowe

automatu z₁ i z₂ nie powinny w tym czasie ulegać zmianie. Impuls synchronizujący powinien trwać możliwie krótko.

Praca układu przebiega w następujących fazach:

- .1. Ustalenie stanów początkowych przerzutników (impuls "0" na wejściu START),
- 2. Wybór sygnału wejściowego (stan "1" na wejściu z_1 lub z_2),
- 3. Wykonanie jednego cyklu pracy (impuls "1" na wejściu CLOCK) ustalenie stanu przerzutników zależnie od informacji na wejściach J i K, Ostatnie dwie fazy (2 i 3) mogą być wielokrotnie powtarzane (przejścia do

kolejnych stanów).

Schematy układów będący realizacją automatu < B > (każdy ze stanów b_1 do b_4 oddzielnie) oraz automatu < E > przedstawiono na załączonych rysunkach (rys. 5 - 9).

3. Sprawozdanie z ćwiczenia

W sprawozdaniu należy umieścić:

- 1. Syntezę strukturalną zadanego automatu < A' > z parametrem wewnętrznym,
- 2. Wyniki sprawdzenia zgodności działania automatu < A > typu Moore'a, z którego automat < A' > był wyprowadzony ,
- 3. Wnioski dotyczące realizacji ćwiczenia i zachowania się automatu < A' >.

