
تمرین ۶ درس طراحی کامپیوتری سیستمهای دیجیتال

بابک حسینی محتشم ۸۱۰۱۰۱۴۰۸


کیارش خراسانی ۸۱۰۱۰۱۴۱۳

در این تمرین هدف، کامل کردن قسمت محاسباتی ماژول eyeris بود. در این تمرین، ماژول PE_generator در این تمرین هدف، کامل کردن قسمت محاسباتی ماژول با گرفتن پارامتر N، به همان تعداد از ماژولهای PE تمرین قبل تولید و به هم متصل می کند و در نهایت خروجی آخرین واحد محاسباتی را در بافری به نام global buffer ذخیره می کند. ابتدا طرح کلی را که طراحی کردیم مشاهده میکنیم.


طرح مسیر داده تمرین ۴:




طرح هر یک از ماژول ها در تمرین ۴:



طرح کنترلرهای تمرین ۵:




طرح مسیرداده تمرین ۵:



CS Scanned with CamScanner

طرح این تمرین:



در این تمرین برای اینکه بتوانیم ورودی را از فایل بخوانیم و با دادن اندازه فیلتر و داده ورودی بدون داشتن end row و start row ماژولها به درستی کار کنند، تغییر جزئی در ماژولهای تمرین قبل ایجاد کردیم. به طوری که کد زیر را به ماژول PE اضافه کردیم که اولین یا آخرین داده را مشخص می کند. بدین صورت که اگر اولین داده یا آخرین داده باشد به ترتیب، start row و end row یک می شوند. همچنین اگر مود اول باشد، دو سری داده داریم پس در این صورت برای دو داده میانی نیز start row و end row یک می شود.

assign {start_row,end_row} = (waddr_IFMap==0) ? 2'b10 : (waddr_IFMap==ifmap_size-1) ? 2'b01 :
(mode==1) ? ((waddr_IFMap==ifmap_size/2-1) ? 2'b01 : (waddr_IFMap==ifmap_size/2) ? 2'b10 : 2'b00) : 2'b00;

ماژول اولی که برای این پروژه ایجاد کردیم، ماژول global buffer است. این ماژول دقیقا مشابه type scratchpad کار می کند با این تفاوت که با ریست شدن آن، داده و فیلتر را از فایل مشخصی که داده در آن قرار گرفته می خواند.

```
module global buffer#(parameter DATA WIDTH,ADDR WIDTH,DEPTH)(raddr,waddr,wen,din,clk,rst, dout);
    input [ADDR_WIDTH-1:0] raddr,waddr;
    input wen,clk,rst;
    input [DATA_WIDTH-1:0] din;
    output [DATA_WIDTH-1:0] dout;
    reg [DATA_WIDTH-1:0] mem [0:DEPTH-1];
    integer file, i, value;
    assign dout = mem[raddr];
    always @(posedge clk) begin
        if (rst) begin
            file = $fopen("mode3-3.txt", "r");
            for (i = 0; i < DEPTH; i = i + 1) begin
                if ($fscanf(file, "%d\n", value) == 1) begin
                    mem[i] = value;
                end else begin
                    mem[i] = 0;
            $fclose(file);
            if (wen)
               mem[waddr] <= din;</pre>
    end
endmodule
```

ماژول بعدی کنترلر برای تولید کننده واحد محاسباتی است.

```
ule controller PE generator#(parameter N WIDTH,N,GLOBAL BUFFER ADDR WIDTH,GLOBAL BUFFER DEPTH,IFMAP SIZE WIDTH,FILTER SIZE WIDTH)
(Start,mode,filter_size,ifmap_size,done_in,valid_psum,clk,rst,raddr_global_buffer,waddr_global_buffer,Start_pe,wen_filter,
ven_global_buffer,ren_psum,wen_ifmap,done_out,wr_psum_pe);
    input Start,done_in,valid_psum,clk,rst;
    input [FILTER SIZE WIDTH-1:0] filter size;
    input [IFMAP_SIZE_WIDTH-1:0] ifmap_size;
    input [1:0] mode;
   output reg Start_pe,wen_global_buffer,ren_psum,done_out,wr_psum_pe;
   output reg [N-1:0] wen ifmap=0,wen filter=0;
   output [GLOBAL_BUFFER_ADDR_WIDTH-1:0] raddr_global_buffer,waddr_global_buffer;
   wire [IFMAP_SIZE_WIDTH-1:0] ifmap_index;
wire [FILTER_SIZE_WIDTH:0] filter_index;
   wire [GLOBAL_BUFFER_ADDR_WIDTH-1:0] filter_addr,ifmap_addr;
   wire [N_WIDTH-1:0] PE_index;
   wire co_N,co_filter,co_ifmap;
   wire [FILTER_SIZE_WIDTH:0] mode_filter_size;
   reg cnten_waddr=1'b0,clr_counters=1'b0,cnten_ifmap=1'b0,cnten_N=1'b0,cnten_filter=1'b0;
   assign \ \ mode\_filter\_size = (mode==2) \ ? \ \{filter\_size[FILTER\_SIZE\_WIDTH-1:0], 1'b0\} \ : \ \{1'b0, filter\_size\}; \\
    assign filter_addr = filter_index + (PE_index * mode_filter_size);
   assign ifmap_addr = ifmap_index + (PE_index * ifmap_size) + mode_filter_size * N;
   parameter [2:0] IDLE=0,WAIT=1,FILTER=2,START=3,IFMAP=4,RUN=5,WRITE_OUTPUT=6,DONE=7;
    reg [2:0] ns=IDLE,ps=IDLE;
    always@(posedge clk) begin
        ps<=IDLE;
            ps<=ns:
    assign raddr_global_buffer = (ps==IFMAP || ps==START) ?    ifmap_addr : filter_addr;
```

در این ماژول، تعدادی wire وجود دارد:

- Mode_filter_size: همان اندازه فیلتر است مگر این که مود دوم باشیم که در آن صورت دو برابر اندازه فیلتر می شود زیرا در این مود، در اصل دو فیلتر وجود دارد.
 - Filter_index: نشان دهنده اندیسی از فیلتر فعلی است که داریم از بافر میخوانیم.
 - FMAP_index: نشان دهنده اندیسی از داده فعلی است که داریم از بافر میخوانیم.
- PE_index: نشان دهنده اندیس واحد محاسباتی فعلی است که قصد داریم در بافرهای آن بنویسیم.
 - Filter_addr: نشان دهنده آدرس خانهای از فیلتر است که از بافر میخوانیم.
 - IFMAP_addr: نشان دهنده آدرس خانهای از داده است که از بافر میخوانیم.
- Raddr_global_buffer وگرنه Filter_addr در صورتی که در استیت خواندن فیلتر باشیم برابر Filter_addr وگرنه برابر IFMAP_addr

```
counter#(.WIDTH(FILTER_SIZE_WIDTH+1),.WIDTH_INC(1))counter_filter(.max_count(mode_filter_size),.inc(1'b1),
.stall(1'b0),.cnt(cnten_filter),.clr(clr_counters),.clk(clk),.rst(rst), .pout(filter_index),.co(co_filter));
counter#(.WIDTH(IFMAP_SIZE_WIDTH),.WIDTH_INC(1))counter_ifmap(.max_count(ifmap_size),.inc(1'b1),
.stall(1'b0),.cnt(cnten_ifmap),.clr(clr_counters),.clk(clk),.rst(rst), .pout(ifmap_index),.co(co_ifmap));
counter#(.WIDTH(N_WIDTH),.WIDTH_INC(1))counter_PE(.max_count(N[M_WIDTH-1:0]),.inc(1'b1),.stall(1'b0),.cnt(cnten_N),
.clr(clr_counters),.clk(clk),.rst(rst), .pout(PE_index),.co(co_N));
wire [GLOBAL_BUFFER_ADDR_WIDTH-1:0] waddr;
assign waddr = ((GLOBAL_BUFFER_EPTH + 1) / 2);
counter_with_load#(.WIDTH(GLOBAL_BUFFER_ADDR_WIDTH),.WIDTH_INC(1))counter_waddr(.pin(waddr),.ld(clr_counters),.cnt(cnten_waddr),.clr(1'b0),.inc(1'b1),
.max_count(GLOBAL_BUFFER_DEPTH[GLOBAL_BUFFER_ADDR_WIDTH-1:0]),.stall(1'b0),.clk(clk),.rst(rst), .pout(waddr_global_buffer));
```

همچنین در این ماژول تعدادی شمارنده وجود دارد:

- شمارنده فیتر، اندیس فیلتر را میشمارد.
- شمارنده داده، اندیس داده را میشمارد.
- شمارنده واحد محاسباتی، اندیس واحد محاسباتی را میشمارد.
- شمارنده آدرس نوشتن، آدرس نوشتن در حافظه global buffer میشمارد. این شمارنده از نیمه ی دوم بافر شروع به نوشتن می کند و حداکثر تا انتهای بافر را می تواند بشمارد.

```
ns=IDLE;
case (ps)
    IDLE: begin ns = Start ? WAIT : IDLE; end
    WAIT: begin ns = Start ? WAIT : FILTER; end
    FILTER: begin ns = (co_N & co_filter) ? START : FILTER; end
   START: begin ns = IFMAP; end

IFMAP: begin ns = (co_N & co_ifmap) ? RUN : IFMAP; end

RUN: begin ns = done_in ? WRITE_OUTPUT : RUN; end
   WRITE_OUTPUT: begin ns = valid_psum ? WRITE_OUTPUT : DONE; end
   DONE: begin ns = IDLE; end
    default: ns = IDLE;
{cnten_filter,cnten_N,Start_pe,ren_psum,cnten_ifmap,done_out,wr_psum_pe,wen_global_buffer,cnten_waddr,clr_counters} = 10'd0;
case (ps)
    WAIT: {clr_counters} = {1'b1};
    FILTER: begi
        {cnten_filter,cnten_N} = {1'b1,co_filter};
        wen filter={N{1'b0}};
        wen_filter[PE_index]=1'b1;
    START: {Start_pe,wen_filter} = {1'b1,{N{1'b0}}};
    IFMAP: begin
        {cnten_N,cnten_ifmap} = {1'b1,co_N};
        wen_ifmap = {N{1'b0}};
        wen_ifmap[PE_index] = 1'b1;
    RUN: {wr_psum_pe,wen_ifmap} = {1'b1,{N{1'b0}}};
    WRITE_OUTPUT: {wen_global_buffer,ren_psum,cnten_waddr} = {3'b111};
    DONE: {done out} = {1'b1};
    default: {cnten_filter,cnten_N,Start_pe,ren_psum,cnten_ifmap,done_out,wr_psum_pe,wen_global_buffer,cnten_waddr,clr_counters} = 10'd0;
```

استیتهای این کنترلر بدین صورت هستند:

- IDLE: در این استیت کار خاصی انجام نمی شود و منتظر سیگنال Start می مانیم و سپس به استیت WAIT می رویم.
- WAIT: در این استیت تنها شمارندهها را ریست می کنیم و منتظر غیرفعال شدن Start می مانیم و سپس به استیت Filter می رویم.
- Filter: در این استیت، به ازای هر یک از واحدهای محاسباتی، تمام فیلترهای آن را از START و این استیت START می و در بافر مربوطه می نویسیم و سپس به استیت
- START: در این استیت سیگنال شروع به کار را برای تمام واحدهای محاسباتی فعال می کنیم. البته آنها تا آمدن اولین داده شان منتظر می مانند.
- IFMAP: در این استیت، به ازای هر اندیس داده، داده مربوط به هر واحد محاسباتی را در بافر مربوط به آن مینویسیم. بدین صورت چون پس از N کلاک، تمام واحدهای محاسباتی یک داده دارند، تقریبا هم زمان شروع به کار می کنند.
- RUN: در این استیت سیگنال تغییر مود به psum را میدهیم و هر یک از واحدهای محاسباتی پس از اتمام محاسباتش به این مود میرود و تا جایی که داده از واحد محاسباتی قبلی داشته باشد، خروجیهای مورد نظر را تولید می کند. پس از اینکه از آخرین واحد محاسباتی سیگنال done را دریافت کردیم یعنی کار تمام واحدهای محاسباتی تمام شده و می توانیم داده را از بافر آخر بخوانیم در بافر خروجی بنویسیم.
- WRITE_OUTPUT: در این استیت هر یک از دادههای موجود در بافر واحد محاسباتی آخر را خوانده و در بافر خروجی مینویسیم و سپس به استیت DONE میرویم.
- DONE: در این استیت، به طول یک کلاک سیگنال Done را به نشانه اتمام تمام محاسبات فعال کرده و سپس به استیت ابتدایی یعنی IDLE برمی گردیم.

آخرین ماژولی که در این تمرین نیاز بود، ماژول PE_generator است.

```
module PE_generator#(parameter N_MIDIH,N,GLOBAL_BUFFER_ADOR_MIDIH,GLOBAL_BUFFER_DEPTH,STRIDE_MIDIH,FILTER_SIZE_MIDIH,IFMAP_ADOR_MIDIH,IFMAP_DEPTH,PSUM_ADOR_MIDIH,FILTER_DOR_MIDIH,FILTER_DOR_MIDIH,FILTER_DOR_MIDIH,FILTER_DOR_MIDIH,FILTER_DOR_MIDIH,FILTER_BUF_DEPTH,IFMAP_BUF_DEPTH)(clk,rst,start,mode,Done,stride,filter_size,ifmap_size);
input [190] mode;
input [STRIDE_MIDIH-1:0] stride;
input [IFMAP_SIZE_MIDIH-1:0] ifmap_size;
output Done;

wire Start_pe,wr_psum_pe;
wire [N-1:0] ren_Psum_wen_IFMap,wen_Filter,ren_IFMap,valid_IFMap,ready_psum,ren_Filter,valid_Filter_valid_buffer_Psum,wen_Psum_ready,done;
wire [N-1:0] ren_Psum_wen_IFMap,wen_Filter,ren_IFMap,valid_IFMap,ready_psum,ren_Filter,valid_Filter_valid_buffer_Psum,wen_Psum_ready,done;
wire [N-1:0] ren_Psum_wen_IFMap_wen_Filter_ren_IFMap,valid_IFMap,ready_psum,ren_Filter,valid_Filter_valid_buffer_Psum,wen_Psum_ready,done;
wire [N-1:0] ren_Psum_wen_IFMap_wen_Filter_ren_IFMap,valid_IFMap,ready_psum,ren_Filter_valid_Filter_valid_buffer_Psum,wen_Psum_ready,done;
wire [N-1:0] ren_Psum_wen_IFMap_wen_Filter_ren_IFMap,valid_IFMap,ready_psum,ren_Filter_valid_Filter_valid_buffer_Psum,wen_Psum_ready,done;
wire [N-1:0] ren_Psum_wen_IFMap_wen_Filter_ren_IFMap,valid_IFMap,ready_psum,ren_Filter_valid_Filter_valid_buffer_Psum,wen_Psum_wen_Psum_ready,done;
wire [N-1:0] ren_Psum_wen_IFMap_wen_Filter_sim_Filter_ren_IFMap_valid_IFMap_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_wen_Psum_w
```

در این ماژول کنترلر و global buffer را ایجاد می کنیم.

```
circular_buffer#(.PAR_MRITE(1),.PAR_READ(1),.DEPTH(IFMAP_BUF_DEPTH),.BITS(DATA_MIDTH))fifo_IFMap(0),.ready(),.dout(IFMap_out[0]));

circular_buffer#(.PAR_MRITE(1),.PAR_READ(1),.DEPTH(FILTE_BUF_DEPTH),.BITS(DATA_MIDTH))fifo_IFMap(0)),.ready(),.dout(IFMap_out[0]));

circular_buffer#(.PAR_MRITE(1),.PAR_READ(3),.DEPTH(FILTE_BUF_DEPTH),.BITS(DATA_MIDTH))fifo_IFMap(0),.valid(valid_IFMap(0)),.ready(),.dout(Filter_out[0]));

Processing_element#(.IFMAP_SIZE_MIDTH(IFMAP_SIZE_MIDTH),.STRIDE_MIDTH(SIRIDE_MIDTH),.FILTER_SIZE_MIDTH(FILTER_SIZE_MIDTH),.IFMAP_ADDR_MIDTH(IFMAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP_ADDR_MIDTH(),.FIRAP
```

همچنین N واحد محاسباتی را نیز ایجاد کرده و اتصالات مورد نیاز را انجام میدهیم.

در نهایت ماژول را با ترکیب دو تست کیس 2-3 و 3-3 تمرین قبل، آزمایش میکنیم. انتظار داریم که پاسخی

که به دست می آید برابر حاصل جمع پاسخ این دو تست کیس شود که همین طور هم می شود.

```
//ifm //filter&ifmap channels: 2, ifmap size: 5, filter size: 3, filter lines: 1 - 6, ifmap lines: 7 - 16, output: 17 - 21 - 130 - 42
                                                                                                                                                                                        [1]
[2]
[3]
[4]
[5]
[6]
[7]
[8]
[9]
[10]
[11]
[12]
[13]
[14]
[15]
[16]
[17]
[18]
-53
        151
177
      88
-120
         -44
         -68
-121
25
        19
0
         -16
0
        17
-1
                                                                                                                                                                                                                         17
         -65
-1
         34
                                                                                                                                                                                                                         -65
34
-32
13
-34
         -32
-2
2
0
         -34
        21
         -2482
-346
         -1268
819
         -8407
-155
        7649
-776
         -5253
                                                                                                                                                                                                                         -130
                                                                                                               2828
                                                                            [501]
                                                                                                                                                                                         [19]
                                                                                                                                                                                         [20]
                                                                                                                                                                                         [21]
[22]
[23]
[24]
[25]
[26]
                                                                                                                                                                                                                         0
                                                                                                                                                                                                                         0
-1
2
-1
-2
0
1
                                                                                                                                                                                         [27]
[28]
                                                                                                                                                                                        [29]
[30]
                                                                                                                                                                                         [31]
```

```
module Processing_element_tb3_1();

parameter N=3,N_MIDIN=2,IFMAP_SIZE_MIDIN=4,GLOBAL_BUFFER_ADDR_MIDIN=10,GLOBAL_BUFFER_DEPTH=1000,STRIDE_MIDIN=2,FILTER_SIZE_MIDIN=4,IFMAP_ADDR_MIDIN=5,IFMAP_DEPTH=15,
FILTER_ADDR_MIDIN=4,IFMAP_SIZE_MIDIN=3,DATA_MIDIN=20,IFMAP_BUF_DEPTH=60,PSM_BUF_DEPTH=60,FILTER_BUF_DEPTH=60,PSM_ADDR_MIDIN=5,PSM_DEPTH=20;

reg [18] mode=3;
reg [STRIDE_MIDIN=1:0] stride=1;
reg [FILTER_SIZE_MIDIN=1:0] ifmap_size=10;
wire Done;

PE_generator@(.N(N),.N_MIDIN(N_MIDIN),.GLOBAL_BUFFER_ADDR_MIDIN(GLOBAL_BUFFER_DEPTH),.GLOBAL_BUFFER_DEPTH),.STRIDE_MIDIN(STRIDE_MIDIN),.IFMAP_SIZE_MIDIN),.FILTER_SIZE_MIDIN(ITER_SIZE_MIDIN),.IFMAP_SIZE_MIDIN),.FILTER_SIZE_MIDIN(ITER_SIZE_MIDIN),.FILTER_SIZE_MIDIN(ITER_SIZE_MIDIN),.FILTER_SIZE_MIDIN(ITER_SIZE_MIDIN),.FILTER_BUF_DEPTH(PSM_DEPTH),.PSM_ADDR_MIDIN(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH),.FILTER_BUF_DEPTH(PSM_DEPTH,.FILTER_BUF_DEPTH(PSM_DEPTH,.FILTER_BUF_DEPTH,.FILTER_BUF_DEPTH(PSM_DEPTH,.FILTER_BUF_DEPTH,.FILTER_BUF_DEPTH,.FILTER_BUF_DEPTH,.FILTER_BUF_DEPTH,.FILTER_BUF_DEPTH,.FILTER_BUF_DEPTH,.FILTER_BUF_DEPTH,.FILTER_BUF_DEPTH,.FILTER_BUF_DEPTH,.FILTER_BUF_DEPTH,.FILTER_BUF_DEP
```