

# تمرین ۴ درس طراحی کامپیوتری سیستم های دیجیتال


بابک حسینی محتشم ۸۱۰۱۰۱۴۰۸

کیارش خراسانی ۸۱۰۱۰۱۴۱۳

در این تمرین هدف، پیاده سازی قسمت محاسباتی ماژول eyeris بود. خود قسمت محاسباتی از ۶ بخشی اصلی تشکیل شده است که در ادامه هر یک را به طور جداگانه توضیح خواهیم داد.

ابتدا طرح کلی را که طراحی کردیم مشاهده میکنیم.

طرح اولیه:




کلی:

داده

مسیر


نهایی

طراح



طرح نهایی هر یک از ماژول ها:





۱. در این تمرین از دو نوع حافظه مختلف برای ذخیره سازی داده و فیلتر استفاده می کنیم.


نوع اول Register Type ScratchPad است که از آن برای ذخیره کردن داده های ورودی IFMap استفاده می کنیم. کد این ماژول مانند یک حافظه مموری ساده است.

```

1 module register_type_scratchpad#(parameter DATA_WIDTH,ADDR_WIDTH,DEPTH)(raddr,waddr,wen,din,clk,rst, dout);
2 input wen,clk,rst;
3 input [ADDR_WIDTH-1:0] raddr,waddr;
4 input [DATA_WIDTH-1:0] din;
5 output [DATA_WIDTH-1:0] dout;
6 reg [DATA_WIDTH-1:0] mem [0:DEPTH-1];
7 assign dout = mem[raddr];
8 integer i=0;
9 always @(posedge clk) begin
10     if (rst) begin
11         for (i = 0; i < DEPTH; i = i + 1) begin
12             mem[i] <= {DATA_WIDTH{1'b0}};
13         end
14     end
15     else if (wen) begin
16         mem[waddr] <= din;
17     end
18 end
19 endmodule

```

این ماژول را با کمک تست بنچ درستی آزمایشی می‌کنیم و خروجی زیر را در شبیه سازی میبینم که با خواسته ما مطابقت دارد.




نوع دوم SRAM Type ScratchPad است که از آن برای ذخیره کردن فیلترهای کانولوشن استفاده می‌کنیم. کد این ماژول مانند ماژول قبل است با این تفاوت که chip\_en و ren دارد و همچنین خواندن از آن به صورت سنکرون صورت میگیرد.

```

1 module SRAM_type_scratchpad#(parameter DATA_WIDTH,ADDR_WIDTH,DEPTH)(chip_en,raddr,waddr,wen,ren,din,clk,rst, dout);
2     input [ADDR_WIDTH-1:0] raddr,waddr;
3     input chip_en,wen,ren,clk,rst;
4     input [DATA_WIDTH-1:0] din;
5     output reg [DATA_WIDTH-1:0] dout;
6     reg [DATA_WIDTH-1:0] mem [0:DEPTH-1];
7     integer i=0;
8     always @(posedge clk) begin
9         if (rst) begin
10             for (i = 0; i < DEPTH; i = i + 1) begin
11                 mem[i] <= {DATA_WIDTH{1'b0}};
12             end
13         end
14         else if (chip_en) begin
15             if (wen)
16                 mem[waddr] <= din;
17             if (ren)
18                 dout <= mem[raddr];
19         end
20     end
21 endmodule

```

با تست بنچی مشابه قبل این ماژول را راستی آزمایشی میکنیم.



۲. دو ماژول بعدی برای خواندن داده از بافرهای ورودی و نوشتن داده‌ها در scratchpad ها هستند.

ماژول `buffer_read_controller_IFMap` این کار را برای داده‌های IFMap انجام میدهد.

استیت های این کنترلر بدین صورت است:

**IDLE**: هنوز شروع به کار نکرده است.

**READ**: شروع به کار کرده ولی هنوز داده ای نخوانده.

**READ\_S**: اولین داده سطر را خوانده ولی هنوز آخرین داده سطر فعلی را نخوانده.

**READ\_SE**: هم کل داده های سطر فعلی را خوانده ولی هنوز داده های سطر بعد را نخوانده.

**READ\_SENS**: کل داده های سطر فعلی و تعدادی از داده های سطر بعدی را خوانده ولی هنوز تمام داده های سطر بعد را نخوانده.

**READ\_SENSNE**: کل داده های سطر فعلی و کل داده های سطر بعدی را هم کامل خوانده و در نتیجه scratchpad کامل پر شده.

در این ماژول از یک شمارنده برای نگه داری آدرس نوشتن در scratchpad استفاده کردیم. همچنین چهار رجیستر داریم. دو تا برای ذخیره آدرس اولین و آخرین داده سطر فعلی و یکی برای ذخیره آدرس اولین و آخرین داده سطر بعدی.

تصویر کد ماژول:


```

1 module buffer_read_controller_IFMap#(parameter SPAD_ADDR_WIDTH = 3, SPAD_DEPTH = 7)(stall,clr_addr,valid,start_row,end_row,done,spad_raddr,init,clk,rst,
2   output reg ren_buf,wen_spad,valid_end,valid_start;
3   output [SPAD_ADDR_WIDTH-1:0] spad_waddr,start_data,end_data;
4   wire safe_to_overwrite;
5   wire [SPAD_ADDR_WIDTH-1:0] start_data_reg,end_data_reg,next_start_data,next_end_data,start_in,end_in;
6   reg ld_s=0,sel_s=0,sel_e=0,ld_e=0,cnten=0;
7   parameter [2:0] IDLE=0,READ=1,READ_S=2,READ_SE=3,READ_SENS=4,READ_SENSNE=5;
8   reg [2:0] ns=IDLE,ps=IDLE;
9   always@(posedge clk) begin
10     if(rst)
11       ps<=IDLE;
12     else
13       ps<=ns;
14   end
15   always@(*) begin
16     ns=IDLE;
17     case (ps)
18       IDLE: begin ns = init ? READ : IDLE; end
19       READ: begin ns = valid ? READ_S : READ; end
20       READ_S: begin ns = (end_row && valid) ? READ_SE : READ_S; end
21       READ_SE: begin ns = done ? READ : (valid && safe_to_overwrite) ? READ_SENS : READ_SE; end
22       READ_SENS: begin ns = done ? READ_S : end_row ? READ_SENSNE : READ_SENS; end
23       READ_SENSNE: begin ns = done ? READ_SE : READ_SENSNE; end
24       default: ns= IDLE;
25     endcase
26   end
27   always@(*) begin
28     {ren_buf,wen_spad,cnten,ld_s,sel_s,ld_e,sel_e,valid_end,valid_start} = 9'd1;
29     case (ps)
30       IDLE: valid_start=1'b0;
31       READ: {ren_buf,wen_spad,cnten,ld_s,valid_start,sel_s,ld_e,sel_e,valid_end} = {{5{valid}},4'b0000};
32       READ_S: {ren_buf,wen_spad,cnten,ld_s,sel_s,ld_e,sel_e,valid_end} =
33         {{3{valid && safe_to_overwrite}},2'b00,(valid && end_row),1'b0,(valid && end_row)};
34       READ_SE: {ren_buf,wen_spad,cnten,ld_s,sel_s,ld_e,sel_e,valid_end} = {{3{valid && !done && safe_to_overwrite}},4'b0000,1'b1};
35       READ_SENS: {ren_buf,wen_spad,cnten,ld_s,sel_s,ld_e,sel_e,valid_end} = {{3{valid && !done && safe_to_overwrite}},2{done}},2'b00,1'b1};
36       READ_SENSNE: {ren_buf,wen_spad,cnten,ld_s,sel_s,ld_e,sel_e,valid_end} = {3'b000,{4{done}},1'b1};
37       default: {ren_buf,wen_spad,cnten,ld_s,sel_s,ld_e,sel_e,valid_end,valid_start} = 9'd1;
38     endcase
39   end
40   assign start_data = (ld_s) ? start_in : start_data_reg;
41   assign end_data = (ld_e) ? end_in : end_data_reg;
42   assign safe_to_overwrite = (spad_waddr != start_data);
43   assign start_in = sel_s ? next_start_data : spad_waddr;
44   assign end_in = sel_e ? next_end_data : spad_waddr;
45   counter #(WIDTH(SPAD_ADDR_WIDTH),.WIDTH_INC(1))cnten(.max_count(SPAD_DEPTH[SPAD_ADDR_WIDTH-1:0]),.inc(1'b1),.cnt(cnten),
46     .stall(stall),.clr(clr_addr),.clk(clk),.rst(rst), .pout(spad_waddr),.co());
47   register #(.WIDTH(SPAD_ADDR_WIDTH))start_reg(.pin(start_in),.ld(ld_s),.stall(stall),.clk(clk),.rst(rst), .pout(start_data_reg));
48   register #(.WIDTH(SPAD_ADDR_WIDTH))next_start_reg(.pin(spad_waddr),.stall(stall),.ld(start_row),.clk(clk),.rst(rst), .pout(next_start_data));
49   register #(.WIDTH(SPAD_ADDR_WIDTH))end_reg(.pin(end_in),.ld(ld_e),.stall(stall),.clk(clk),.rst(rst), .pout(end_data_reg));
50   register #(.WIDTH(SPAD_ADDR_WIDTH))next_end_reg(.pin(spad_waddr),.ld(end_row),.stall(stall),.clk(clk),.rst(rst), .pout(next_end_data));
51 endmodule

```

برای شبیه سازی این و برخی ماژول های دیگر نیاز به استفاده از بافر چرخشی بود که ما از بافر چرخشی تمرین قبلی استفاده کردیم.

خروجی شبیه سازی:



ماژول مشابه برای فیلترها بسیار ساده تر است چرا که فیلترها تغییر نمیکنند و تنها نیاز است به تعداد مورد نیاز خوانده شوند و بعد از آن ثابت خواهند ماند. استیت های این ماژول به طور زیر هستند:


**IDLE:** هنوز شروع به کار نکرده یا کل فیلترها را خوانده و کارش را تمام کرده است.

**READ:** در حال خواندن فیلترها است.

تصویر کد ماژول:

```
1 module buffer_read_controller_Filter#(parameter SPAD_ADDR_WIDTH = 3, SPAD_DEPTH = 7)(valid,stall,init,clk,rst, valid_end,ren_buf,wen_spad,spad_waddr);
2   input valid,stall,init,clk,rst;
3   output reg valid_end,ren_buf,wen_spad;
4   output [SPAD_ADDR_WIDTH-1:0] spad_waddr;
5   reg cnten;
6   wire co;
7   parameter IDLE=0,READ=1;
8   reg ns=IDLE,ps=IDLE;
9   always@(posedge clk) begin
10      if(rst)
11         ps<=IDLE;
12      else
13         ps<=ns;
14      end
15      always@(*) begin
16         ns=IDLE;
17         case (ps)
18            IDLE: begin ns = init ? READ : IDLE; end
19            READ: begin ns = co ? IDLE : READ; end
20            default: ns= IDLE;
21         endcase
22      end
23      always@(*) begin
24         {cnten,wen_spad,ren_buf,valid_end} = 4'd0;
25         case (ps)
26            IDLE: valid_end = 1'b1;
27            READ: {cnten,wen_spad,ren_buf} = {3{valid}};
28            default: {cnten,wen_spad,ren_buf,valid_end} = 4'd0;
29         endcase
30      end
31      counter#(.WIDTH(SPAD_ADDR_WIDTH),.WIDTH_INC(1))cnten(.max_count(SPAD_DEPTH[SPAD_ADDR_WIDTH-1:0]),.inc(1'b1),
32         .stall(stall),.cnt(cnten),.clr(init),.clk(clk),.rst(rst), .pout(spad_waddr),.co(co));
33 endmodule
```

تصویر خروجی شبیه سازی:



۳. ماژول بعدی، کنترل کننده نوشتن در بافر خروجی است که وظیفه دارد در صورت وجود نتیجه، آن را در بافر خروجی بنویسد و در صورتی که نتواند در بافر خروجی بنویسد سیگنال **stall** را فعال می کند که

این سیگنال به ماژول های مختلف میرود و ماژول های sequential را متوقف میکند تا نتیجه کانولوشن بعدی نیاید و نتیجه فعلی از بین نرود.


**IDLE:** هنوز خروجی برای نوشتن روی بافر چرخشی آماده نشده است.

**WRITE:** خروجی آماده نوشتن است و در این استیت آن قدر می مانیم که بافر چرخشی به ما اجازه نوشتن دهد و تا زمانی که اجازه نوشتن نداده، سیگنال **stall** را فعال نگه می داریم.

تصویر کد ماژول:

```
1  module buffer_write_controller(done,ready,clk,rst, wen,stall);
2      input done,ready,clk,rst;
3      output reg wen,stall;
4      parameter IDLE=0,WRITE=1;
5      reg ns=IDLE,ps=IDLE;
6      always@(posedge clk) begin
7          if(rst)
8              ps<=IDLE;
9          else
10             ps<=ns;
11        end
12        always@(*) begin
13            ns=IDLE;
14            case (ps)
15                IDLE: begin ns = (done) ? WRITE : IDLE; end
16                WRITE: begin ns = (!ready) ? WRITE : IDLE; end
17                default: ns= IDLE;
18            endcase
19        end
20        always@(*) begin
21            {wen,stall} = 2'd0;
22            case (ps)
23                IDLE:;
24                WRITE: {wen,stall} = {ready,!ready};
25                default: {wen,stall} = 2'd0;
26            endcase
27        end
28    endmodule
```





۴. ماژول بعدی، تولید کننده آدرس خواندن از scratchpadها است. این ماژول آدرس خواندن از دو scratchpad را تولید میکند تا داده ها به pipeline بروند و محاسبات انجام شود.

در این ماژول سه شمارنده وجود دارد: یک شمارنده نشان دهنده مکان ابتدای window مورد محاسبه در IFMap است. این شمارنده هر دفعه که کار یک پنجره تمام شد، به اندازه stride افزایش پیدا میکند. شمارنده بعد نکه دارنده آدرس اولین خانه فیلتر فعلی است. این شمارنده با هر بار پیمایش داده ورودی تا انتها، سپس به اندازه سایز فیلتر افزایش میابد. شمارنده آخر هم نشان دهنده خانه است که نسبت به این دو شمارنده باید به جلو برویم و مقادیر آن ها را به pipeline بفرستیم به همین جهت مقدار این شمارنده را با دو شمارنده دیگر جمع میکنیم تا آدرس خواندن از هر یک از scratchpadها به دست آید.


همچنین در این ماژول مشخص میشود که کار داده فعلی تمام شده یا نه یعنی تمامی فیلترها در داده فعلی ضرب شده اند و میتوان داده جدید را جایگزین کرد یا خیر. برای این کار، اگر به انتهای پنجره رسیدیم بررسی میکنیم که اگر پنجره بعدی جلوتر از انتهای داده فعلی بود پس دیگر نیازی به ادامه نیست و سیگنال at\_end\_data را فعال میکنیم. همچنین سیگنال co\_pipe نیز با هر بار رسیدن به انتهای پنجره فعال میشود که این سیگنال مهم نیز به کنترلر اصلی میرود.

تصویر کد ماژول:

```

1 module read_address_generator#(parameter FILTER_SIZE_WIDTH, STRIDE_WIDTH, IFMAP_ADDR_WIDTH, FILTER_ADDR_WIDTH, IFMAP_DEPTH)
2 (stall, clr_addr, read_data, filter_size, stride, start_data, end_data, end_filters, valid_end, clk, rst,
3 raddr_Filter, raddr_IFMap, at_end_data, co_pipe);
4     input stall, clr_addr, read_data, valid_end, clk, rst;
5     input [STRIDE_WIDTH-1:0] stride;
6     input [FILTER_SIZE_WIDTH-1:0] filter_size;
7     input [IFMAP_ADDR_WIDTH-1:0] start_data, end_data;
8     input [FILTER_ADDR_WIDTH-1:0] end_filters;
9     output at_end_data, co_pipe;
10    output [IFMAP_ADDR_WIDTH-1:0] raddr_IFMap;
11    output [FILTER_ADDR_WIDTH-1:0] raddr_Filter;
12    wire co_IFMap, co_Filter;
13    wire [FILTER_SIZE_WIDTH-1:0] r_pipe;
14    wire [IFMAP_ADDR_WIDTH-1:0] r_IFMap, addr_next_window;
15    wire [FILTER_ADDR_WIDTH-1:0] r_Filter;
16    counter #(WIDTH(FILTER_SIZE_WIDTH), WIDTH_INC(1)) counter_pipe(.max_count(filter_size), .inc(1'b1),
17        .stall(stall), .cnt(read_data), .clr(clr_addr), .clk(clk), .rst(rst), .pout(r_pipe), .co(co_pipe));
18    counter_with_load #(.WIDTH(IFMAP_ADDR_WIDTH), .WIDTH_INC(STRIDE_WIDTH)) counter_IFMap(.max_count(end_data), .inc(stride),
19        .stall(stall), .pin(start_data), .cnt(co_pipe), .clr(clr_addr), .ld(co_IFMap | clr_addr), .clk(clk), .rst(rst), .pout(r_IFMap), .co());
20    counter #(WIDTH(FILTER_ADDR_WIDTH), WIDTH_INC(FILTER_SIZE_WIDTH)) counter_Filter(.max_count(end_filters), .inc(filter_size),
21        .stall(stall), .cnt(co_IFMap), .clr(clr_addr | at_end_data), .clk(clk), .rst(rst), .pout(r_Filter), .co());
22    adder #(.WIDTH_NUM1(FILTER_ADDR_WIDTH), .WIDTH_NUM2(FILTER_SIZE_WIDTH), .WIDTH_SUM(FILTER_ADDR_WIDTH)) add_Filter
23        (.num1(r_Filter), .num2(r_pipe), .sum(raddr_Filter));
24    add_and_mod#(.WIDTH_NUM1(IFMAP_ADDR_WIDTH), .WIDTH_INC(STRIDE_WIDTH), .WIDTH_NUM2(FILTER_SIZE_WIDTH), .WIDTH_SUM(IFMAP_ADDR_WIDTH),
25        .MOD(IFMAP_DEPTH[IFMAP_ADDR_WIDTH-1:0])) add_IFMap(.num1(r_IFMap), .num2(r_pipe), .sum(raddr_IFMap));
26    assign co_Filter = (raddr_Filter==end_filters);
27    assign at_end_data = co_Filter & co_IFMap;
28    add_and_mod#(.WIDTH_NUM1(IFMAP_ADDR_WIDTH), .WIDTH_NUM2(STRIDE_WIDTH), .WIDTH_SUM(IFMAP_ADDR_WIDTH),
29        .MOD(IFMAP_DEPTH[IFMAP_ADDR_WIDTH-1:0])) add_end_window(.num1(raddr_IFMap), .num2(stride), .sum(addr_next_window));
30    assign co_IFMap = co_pipe & (addr_next_window > end_data || raddr_IFMap==end_data) & valid_end;
31 endmodule

```



۵. آخرین کنترلر این تمرین، واحد کنترل اصلی است. این واحد کنترلی وظیفه فعال کردن سیگنال‌های شروع به کار و متوقف شدن مازول‌های ۲های مختلف را بر عهده دارد. توصیف استیت‌های این واحد کنترلی:
- IDLE:** هنوز واحد کنترلی شروع به کار نکرده است و منتظر فعالی شدن سیگنال **Start** است.
  - WAIT:** واحد کنترلی سیگنال **Start** فعال را دیده و الان منتظر غیر فعال شدن این سیگنال است.
  - INIT:** سیگنال **Start** غیرفعال شده و واحد کنترلی با فعال کردن سیگنال **init**، مازول‌های دیگر را آماده به کار می‌کند.
  - READ\_NEW\_DATA:** واحد کنترلی منتظر دریافت داده‌های جدید از بیرون است. و تا وقتی داده ای ندارد در این استیت میماند و کاری نمیکند.

**RUN:** واحد کنترلی در حال فعالیت است و با توجه به سیگنال های دریافت از بخش های مختلف، سیگنال های لازم را ارسال میکند. این سیگنال ها بدین صورت هستند:

**run\_pipe:** سیگنالی است که باعث لود شدن مقادیر جدید در رجیسترها و در نتیجه کارکرد پایپ لاین میشود.

**read\_spad:** با فعال بودن این سیگنال، داده ها از scratchpad ها خوانده میشوند.

**clr\_pipe:** این سیگنال باعث صفر شدن مقادیر پایپ میشود تا داده جدید بتواند وارد شود.

**done\_psum:** این سیگنال نوشتن نتیجه در بافر چرخشی خروجی است و کنترلر نوشتن میرود.

**done\_data:** با فعال شدن این سیگنال کنترلر اصلی به کنترلر خواندن داده اعلام میکند که کارش با داده های فعلی تموم شده و میتواند داده های جدید را جایگزین کرد.

**clr\_addr:** پس از تمام شدن کار یک سطر از داده در صورتی که داده جدیدی در بافر چرخشی ورودی نباشد این سیگنال فعال میشود تا شمارنده ها را صفر کند تا از اول در scratchpad ها بنویسند.

تصویر کد این ماژول:

```

1  module main_control_unit(Start,wait_data,at_end_data,co_pipe,valid_start_addr,clk,rst,
2  init,run_pipe,read_spad,clr_pipe,done_psum,done_data,clr_addr);
3      input Start,wait_data,at_end_data,co_pipe,valid_start_addr,clk,rst;
4      output reg init,run_pipe,read_spad,clr_pipe,done_psum,done_data,clr_addr;
5      parameter [2:0] IDLE=0,WAIT=1,INIT=2,READ_NEW_DATA=3,RUN=4;
6      reg [2:0] ns=IDLE,ps=IDLE;
7      always@(posedge clk) begin
8          if(rst)
9              ps<=IDLE;
10         else
11             ps<=ns;
12     end
13     always@(*) begin
14         ns=IDLE;
15         case (ps)
16             IDLE: begin ns = Start ? WAIT : IDLE; end
17             WAIT: begin ns = Start ? WAIT : INIT; end
18             INIT: begin ns = READ_NEW_DATA; end
19             READ_NEW_DATA: begin ns = wait_data ? READ_NEW_DATA : RUN; end
20             RUN: begin ns = (!valid_start_addr & wait_data) ? READ_NEW_DATA : RUN; end
21             default: ns= IDLE;
22         endcase
23     end
24     always@(*) begin
25         {init,run_pipe,read_spad,clr_pipe,done_psum,done_data,clr_addr} = 7'd0;
26         case (ps)
27             IDLE;;
28             WAIT;;
29             INIT: {clr_addr,init} = 2'b11;
30             READ_NEW_DATA;;
31             RUN: {run_pipe,read_spad,done_data,done_psum,clr_pipe,clr_addr} =
32                 {!wait_data,!wait_data,at_end_data,co_pipe & !wait_data,
33                 co_pipe & !wait_data,(!valid_start_addr & wait_data)};
34             default: {init,run_pipe,read_spad,clr_pipe,done_psum,done_data,clr_addr} = 7'd0;
35         endcase
36     end
37 endmodule

```

۶. بقیه مسیر داده و پایپ لاین هم بیشتر کارهای محاسباتی را انجام میدهند.

تصویر کد مسیر داده:

```

1 module Processing_element#(parameter STRIDE_WIDTH, FILTER_SIZE_WIDTH, IFMAP_ADDR_WIDTH, IFMAP_DEPTH, FILTER_ADDR_WIDTH, FILTER_DEPTH, DATA_WIDTH)
2
3     input clk, rst, Start, valid_IFMap, valid_Filter, ready_Psum;
4     input [DATA_WIDTH-1:0] IFMap;
5     input [DATA_WIDTH-1:0] Filter;
6     input [STRIDE_WIDTH-1:0] stride_in;
7     input [FILTER_SIZE_WIDTH-1:0] filter_size_in;
8     output ren_buf_Filter, ren_buf_IFMap, wen_buf_Psum;
9     output [DATA_WIDTH-1:0] Psum;
10
11
12     wire wen_Filter, wen_IFMap, init, done_psum_ctrl, done_psum, done_data, stall, at_end_data, co_pipe, run_pipe,
13     read_spad, wait_data, valid_start_data, valid_end_data, valid_end_filter, clr_pipe, clr_addr;
14     wire [STRIDE_WIDTH-1:0] stride;
15     wire [FILTER_SIZE_WIDTH-1:0] filter_size;
16     wire [DATA_WIDTH-1:0] Filter_pipe, IFMap_to_reg, IFMap_pipe;
17     wire [IFMAP_ADDR_WIDTH-1:0] raddr_IFMap, waddr_IFMap, start_data_addr, end_data_addr;
18     wire [FILTER_ADDR_WIDTH-1:0] raddr_Filter, waddr_Filter, end_filters;
19     assign end_filters = (FILTER_DEPTH / filter_size) * filter_size - 1;
20
21     register #(.WIDTH(STRIDE_WIDTH)) stride_reg(.pin(stride_in), .ld(init), .stall(stall), .clk(clk), .rst(rst), .pout(stride));
22     register #(.WIDTH(FILTER_SIZE_WIDTH)) filter_size_reg(.pin(filter_size_in), .ld(init), .stall(stall), .clk(clk), .rst(rst), .pout(filter_size));
23
24     buffer_read_controller_IFMap#(.SPAD_ADDR_WIDTH(IFMAP_ADDR_WIDTH), .SPAD_DEPTH(IFMAP_DEPTH)) read_controller_IFMap
25     (.valid(valid_IFMap), .start_row(IFMap[DATA_WIDTH+1]), .end_row(IFMap[DATA_WIDTH]), .done(done_data), .spad_raddr(raddr_IFMap),
26     .clr_addr(clr_addr), .init(init), .stall(stall), .clk(clk), .rst(rst), .valid_start(valid_start_data), .valid_end(valid_end_data),
27     .ren_buf(ren_buf_IFMap), .wen_spad(wen_IFMap), .spad_waddr(waddr_IFMap), .end_data(end_data_addr), .start_data(start_data_addr));
28     register_type_scratchpad #(.DATA_WIDTH(DATA_WIDTH), .ADDR_WIDTH(IFMAP_ADDR_WIDTH), .DEPTH(IFMAP_DEPTH)) IFMapScratchPad
29     (.raddr(raddr_IFMap), .waddr(waddr_IFMap), .wen(wen_IFMap), .din(IFMap[DATA_WIDTH-1:0]), .clk(clk), .rst(rst), .dout(IFMap_to_reg));
30     register #(.WIDTH(DATA_WIDTH)) reg_IFMap(.pin(IFMap_to_reg), .ld(read_spad), .stall(stall), .clk(clk), .rst(rst), .pout(IFMap_pipe));
31
32     buffer_read_controller_Filter#(.SPAD_ADDR_WIDTH(FILTER_ADDR_WIDTH), .SPAD_DEPTH(FILTER_DEPTH)) read_controller_Filter
33     (.stall(stall), .valid(valid_Filter), .init(init), .clk(clk), .rst(rst), .valid_end(valid_end_filter), .ren_buf(ren_buf_Filter), .wen_spad(wen_Filter), .s
34     SRAM_type_scratchpad #(.DATA_WIDTH(DATA_WIDTH), .ADDR_WIDTH(FILTER_ADDR_WIDTH), .DEPTH(FILTER_DEPTH)) FilterScratchPad
35     (.chip_en('b1), .raddr(raddr_Filter), .waddr(waddr_Filter), .wen(wen_Filter), .ren(!stall), .din(Filter), .clk(clk), .rst(rst), .dout(Filter_pipe));
36
37     buffer_write_controller write_controller(.done(done_psum), .ready(ready_Psum), .clk(clk), .rst(rst), .wen(wen_buf_Psum), .stall(stall));
38
39     read_address_generator#(.FILTER_SIZE_WIDTH(FILTER_SIZE_WIDTH), .STRIDE_WIDTH(STRIDE_WIDTH), .IFMAP_ADDR_WIDTH(IFMAP_ADDR_WIDTH), .IFMAP_DEPTH(IFMAP_DEPTH)
40     .FILTER_ADDR_WIDTH(FILTER_ADDR_WIDTH)) r_addr_gen(.stall(stall), .clr_addr(clr_addr), .read_data(read_spad), .filter_size(filter_size), .stride(stride),
41     .raddr_Filter(raddr_Filter), .raddr_IFMap(raddr_IFMap), .start_data(start_data_addr), .end_data(end_data_addr), .end_filters(end_filters),
42     .clk(clk), .rst(rst), .at_end_data(at_end_data), .co_pipe(co_pipe), .valid_end(valid_end_data));
43
44     pipeline#(.WIDTH(DATA_WIDTH)) pipe(.Filter(Filter_pipe), .IFMap(IFMap_pipe), .run(run_pipe), .done_psum_in(done_psum_ctrl), .stall(stall),
45     .clr_pipe_in(clr_pipe), .clk(clk), .rst(rst), .Psum(Psum), .done_psum(done_psum));
46
47     main_control_unit m_c_u(.Start(Start), .wait_data(wait_data), .at_end_data(at_end_data), .valid_start_addr(valid_start_data), .clr_addr(clr_addr),
48     .co_pipe(co_pipe), .clk(clk), .rst(rst), .init(init), .run_pipe(run_pipe), .read_spad(read_spad), .clr_pipe(clr_pipe), .done_psum(done_psum_ctrl), .done_c
49     assign wait_data = ((!valid_end_filter & raddr_Filter == waddr_Filter) | (!valid_end_data & raddr_IFMap == waddr_IFMap)) | !valid_start_data;
50 endmodule

```

تصویر کد پایپ لاین:

```

1 module pipeline#(parameter WIDTH)(Filter, IFMap, run, clr_pipe_in, done_psum_in, stall, clk, rst, Psum, done_psum);
2     input run, clr_pipe_in, done_psum_in, stall, clk, rst;
3     input [WIDTH-1:0] Filter, IFMap;
4     output done_psum;
5     output [WIDTH-1:0] Psum;
6     wire clr_pipe0, clr_pipe1, clr_pipe2;
7     wire run1, run2, done_psum_reg;
8     wire [WIDTH-1:0] mult_to_reg, in_reg_mult, num2_adder, mult_to_add, Psum, next_Psum;
9     register #(.WIDTH(1)) run_reg0(.pin(run), .ld('b1), .stall(stall), .clk(clk), .rst(rst), .pout(run1));
10    register #(.WIDTH(1)) run_reg1(.pin(run1), .ld('b1), .stall(stall), .clk(clk), .rst(rst), .pout(run2));
11
12    assign num2_adder = clr_pipe2 ? {WIDTH{1'b0}} : Psum;
13    multiplier #(.WIDTH(WIDTH)) mult(.pin1(Filter), .pin2(IFMap), .pout(mult_to_reg));
14    register #(.WIDTH(WIDTH)) mult_reg(.pin(mult_to_reg), .ld(run1), .stall(stall), .clk(clk), .rst(rst), .pout(mult_to_add));
15
16    register #(.WIDTH(1)) reg_clr_pipe0(.pin(clr_pipe_in), .ld(run), .stall(stall), .clk(clk), .rst(rst), .pout(clr_pipe0));
17    register #(.WIDTH(1)) reg_clr_pipe1(.pin(clr_pipe0), .ld(run1), .stall(stall), .clk(clk), .rst(rst), .pout(clr_pipe1));
18    register #(.WIDTH(1)) reg_clr_pipe2(.pin(clr_pipe1), .ld(run2), .stall(stall), .clk(clk), .rst(rst), .pout(clr_pipe2));
19
20    register #(.WIDTH(1)) done_psum_reg0(.pin(done_psum_in), .ld('b1), .stall(stall), .clk(clk), .rst(rst), .pout(done_psum_reg));
21    register #(.WIDTH(1)) done_psum_reg1(.pin(done_psum_reg), .ld('b1), .stall(stall), .clk(clk), .rst(rst), .pout(done_psum));
22
23    adder #(.WIDTH_NUM1(WIDTH), .WIDTH_NUM2(WIDTH), .WIDTH_SUM(WIDTH)) add
24    (.num1(mult_to_add), .num2(num2_adder), .sum(next_Psum));
25    register #(.WIDTH(WIDTH)) add_reg(.pin(next_Psum), .ld(run2), .stall(stall), .clk(clk), .rst(rst), .pout(Psum));
26 endmodule


```



پایپ لاین مشابه پایپ لاین داده شده در صورت پروژه است و تفاوت اصلی در این است که سیگنال های کنترلر نیز وارد پایپ و رجیسترها میشوند. در مسیر داده هم ماژول ها به هم متصل شده اند. هم چنین سیگنال `wait_data` ساخته میشود که در صورتی که آدرس خواندن و نوشتن فیلتر یا `IFMap` یکسان باشند این سیگنال فعال میشود که به معنی نبود داده است. همچنین از دو رجیستر برای ذخیره مقدار ورودی `stride` و `filter_size` استفاده میشود.

برای تست کلی ماژول تست بنچی طراحی کردیم و به صورت دستی مقادیر مورد انتظارمان را حسا کرده و با مقادیر خروجی مقایسه کردیم. همچنین از صحت عملکرد ماژول از لحاظ تاخیر زمانی نیز اطمینان حاصل کردیم به طوریکه مشاهده کردیم ماژول پس از گذشتن تعدادی سیکل به اندازه `filter_size` داده بعدی را در خروجی مینویسد.

تصویر خروجی شبیه سازی:



تصویر تست بنچ کلی:

```

28 always begin #19;clk=~clk;end
29 initial begin
30     #38;
31     #38; rst=1'b0;
32     #38; IFMap_in = {2'b10,10'd1};Filter_in = {10'd0};wen_IFMap = 1'b1;wen_Filter = 1'b1;
33     #38; IFMap_in = {2'b00,10'd2};Filter_in = {10'd7};
34     #38; IFMap_in = {2'b00,10'd3};Filter_in = {10'd6};
35     #38; IFMap_in = {2'b00,10'd4};Filter_in = {10'd5};
36     #38; IFMap_in = {2'b00,10'd3};Filter_in = {10'd4};
37     #38; IFMap_in = {2'b00,10'd2};Filter_in = {10'd3};
38     #38; IFMap_in = {2'b00,10'd1};Filter_in = {10'd2};
39     #38; IFMap_in = {2'b01,10'd0};Filter_in = {10'd2};
40     #38; IFMap_in = {2'b10,10'd1};Filter_in = {10'd1};
41     #38; IFMap_in = {2'b00,10'd2};Filter_in = {10'd2};
42     #38; IFMap_in = {2'b00,10'd3};Filter_in = {10'd3};
43     #38; wen_IFMap = 1'b0;wen_Filter = 1'b0;
44     #38; Start = 1'b1;
45     #38; Start = 1'b0;
46     #3800;
47     #38; IFMap_in = {2'b00,10'd4};Filter_in = {10'd5};wen_IFMap = 1'b1;wen_Filter = 1'b1;
48     #38; IFMap_in = {2'b01,10'd6};Filter_in = {10'd6};
49     #38; wen_IFMap = 1'b0;wen_Filter = 1'b0;
50     #380;
51     #38; IFMap_in = {2'b10,10'd1};wen_IFMap = 1'b1;
52     #38; IFMap_in = {2'b00,10'd2};
53     #38; IFMap_in = {2'b00,10'd2};
54     #38; IFMap_in = {2'b01,10'd2};
55     #38; wen_IFMap = 1'b0;
56     #1140;
57     #38; IFMap_in = {2'b10,10'd1};wen_IFMap = 1'b1;
58     #38; IFMap_in = {2'b00,10'd2};
59     #38; IFMap_in = {2'b00,10'd3};
60     #38; IFMap_in = {2'b00,10'd4};
61     #38; IFMap_in = {2'b00,10'd3};
62     #38; IFMap_in = {2'b00,10'd2};
63     #38; IFMap_in = {2'b00,10'd1};
64     #38; IFMap_in = {2'b01,10'd0};
65     #38; IFMap_in = {2'b10,10'd1};
66     #38; IFMap_in = {2'b00,10'd2};
67     #38; IFMap_in = {2'b00,10'd3};
68     #38; wen_IFMap = 1'b0;
69     #380; ren_Psum=1;
70     #3800;
71     $stop;
72 end

```