160 Hz / 240 Hz 微弱谐波检测板：整机设计

用途：接收地下电极电压，显示160 Hz和240 Hz的有效值幅度，抑制50 Hz及80 Hz干扰。

已知条件：80 Hz发射恒流源距接收端数米；接收源阻抗几百欧；目标下限10 μV RMS。

设计假设：80 Hz最大100 mV RMS；电极直流偏置、50 Hz最大幅度和瞬态电压尚未测定。

指标目标：1秒更新；10 μV输入时误差目标±1 μV；这些是验收目标，并非已验证性能。

信号链：电极 → 限流/隔直 → INA828约×2 → 50 Hz双T → 80 Hz双T → 分档增益。

后续链路：四级缓冲RC低通 → 2.5 V平移 → ADS1256 → STM32G4 → OLED。

模拟部分使用±5 V；ADC模拟电源+5 V，数字电源3.3 V；参考源REF5025。

每个双T输出均缓冲；后级增益1/10/100；低通每级1kΩ与330nF，四级分别缓冲。

接收板优先电池供电；输入使用双绞线，外接USB/同步线需评估隔离和地回路。

由于80 Hz的二、三次谐波正是目标频率，接收前端和发射源的失真都需要单独测量。

若研究地下介质产生的谐波，应同步测量发射电流谐波；仅靠接收滤波不能区分来源。

文件后续包含：参数与算法、器件/布局、验证计划，以及输入至显示的七页电路资料。

参数核算与数字检测

模拟参数计算采用理想元件及低源阻抗/高负载阻抗；实际值须整机标定。

无源双T：$H(s)=(s^2+\omega 0^2)/(s^2+4\omega 0s+\omega 0^2)$，Q=0.25，通带衰减不可忽略。

160 Hz：两级双T合计增益约0.205；四级低通约0.812；×100档总增益约33.4。

240 Hz：两级双T合计增益约0.418；四级低通约0.642；×100档总增益约53.8。

这意味着10 μV输入在ADC差分端仅为数百μV量级；ADC噪声及前端噪声仍需预算与实测。

采样：ADS1256以7.68 MHz标称时钟配置2000 SPS，PGA=1；按数据手册核实寄存器。

模拟输入工作范围与缓冲模式相关；禁止将±5 V运放输出直接视为ADC安全输入。

数字锁相：对每个频率f，$I=(2/N)\Sigma x[n]\cos(2\pi fn/fs)$，$Q=(2/N)\Sigma x[n]\sin(2\pi fn/fs)$。

输入有效值：$Vrms=sqrt(I^2+Q^2)/(sqrt(2)\times Kf)$，Kf为该频率和增益档的实测幅度增益。

1秒积分时N=2000；固定50/80/160/240 Hz在准确采样时钟下理想正交。

实际市电漂移会泄漏，必要时延长积分或加窗并校正相干增益；不能承诺无限抑制。

建议精密采样时钟；若使用发射同步参考，需说明它跟踪2f/3f还是固定160/240 Hz。

状态机：低增益启动 → 稳定后选档 → 过载降档 → 丢弃过渡样本 → 积分显示。

显示两路μV RMS、增益档、过载/稳定中状态；接近噪声底时显示低于测量范围。

主要器件、供电与PCB安排

INA828：输入仪表放大，Rg=49.9kΩ；输入两臂1kΩ、1μF薄膜、100kΩ偏置电阻。

OPA4192：陷波缓冲2路、后级增益1路、低通缓冲4路，共7路，至少使用两片四运放。

余下运放按数据手册设置稳定的固定输入/反馈，不能悬空；最终位号统一重编。

OPA192：2.5 V电平平移；四只10kΩ采用匹配电阻网络，校准零点与增益。

ADS1256：差分AIN0/AIN1；REF5025提供2.5 V参考；必须补齐时钟、复位和参考去耦。

STM32G4：SPI读取ADC，DRDY中断；I2C接3.3 V OLED，设置SWD调试接口。

电源原型可采用独立低噪声±5 V实验电源及3.3 V数字电源；最终电池电源尚待选型。

所有模拟器件就近100nF去耦并配置局部储能；数字供电与模拟供电按布局管理回流。

四层PCB建议：顶层器件/短信号，第二层完整地平面，第三层供电，底层辅助信号。

输入保护和仪放放在电极接口旁；模拟链路顺序排布，OLED/时钟/SPI远离输入区。

不让数字回流穿过输入和参考源区域；参考源到ADC短连接，模拟测试点留在各级输出。

连接器：电极A/B、独立供电、OLED、SWD、可选隔离同步；屏蔽接法须现场验证。

保护耐压、钳位漏电、供电时序及电极插拔恢复仍未定值，不能直接开始生产投板。

校准与验收计划

1. 检查电源、输入共模和电极直流；先用低增益检查各级是否饱和。

2. 分别扫频50 Hz与80 Hz，调谐匹配元件；逐级测量抑制度，40 dB为调试目标。

3. 分别输入已知160/240 Hz信号，对每个增益档标定幅度及零点，保存校准系数。

4. 输入端以几百欧等效源阻抗终端连接，测量1秒/5秒积分下的两路噪声与漂移。

5. 只输入最高80 Hz干扰，检查160/240 Hz假读数，建议以不超过1 μV为验收目标。

6. 测试源自身谐波必须先验证或滤除，否则无法区分测试源失真与接收板失真。

7. 输入10 μV目标，叠加80 Hz及现场最大50 Hz干扰，检查误差目标±1 μV。

8. 改变50 Hz频率、干扰相位、增益档、温度和输入偏置，记录最差结果。

9. 测试插拔、过载恢复和电源启动，确认没有将失稳期间的数据作为有效幅度显示。

已完成：设计整理、理想传递函数参数计算、PDF导出；尚未执行电路仿真或硬件测试。

完整原理图仍需器件具体引脚、保护、电源与时钟设计，之后进行ERC和PCB设计。

附录按信号流顺序提供输入、50 Hz陷波及③到⑦电路草图；文字框并非完整器件引脚图。

接收电极隔直与 INA828 差分放大电路

单页评审图 / 根据提供的字符电路图绘制 / 电阻电容标称值



增益：G = 1 + 50kΩ / 49.9kΩ ≈ 2.002。

去耦：+5VA、-5VA电源脚分别就近接100nF及4.7μF至AGND。

保护：隔直后的两个输入节点各预留低漏电钳位；图中未确定器件及连接细节。

C1/C2耐压及保护器件须根据电极直流、共模和瞬态电压确定。

电解去耦电容若用于负电源，应注意极性；输入耦合电容采用无极性薄膜类型。

未完成仿真、实际封装引脚核对及硬件验证；本图不能直接用于投板。

50 Hz 双T陷波滤波器 + 单位增益缓冲

根据提供的字符电路图绘制；节点圆点表示电气连接。



标称陷波频率：f0 = 1 / (2 π RC) ≈ 50.05 Hz，R = 31.8kΩ，C = 100nF。

比例关系：R5 = R6 = 2 × R7；C3 = C4 = C5 / 2。

缓冲器供电建议：±5V；每个电源脚就近100nF去耦至AGND（图中省略电源引脚）。

陷波深度取决于元件匹配、调谐及负载；160/240 Hz幅度响应需校准。

评审电路图：未完成仿真、封装引脚核对及硬件验证。

③ 80 Hz 双T陷波与缓冲



电容支路的竖线表示连接到标注电容，再接AGND；所有电阻单位为Ω。

R10可用两只19.9kΩ并联；标称中心频率约79.98 Hz。

元件需选配并调谐，不能仅凭标称值保证40 dB抑制；160/240 Hz幅度需校准。

④ 后级增益切换



S1为单刀三档选择开关，公共端接运放反相输入；三个档位不能同时接通。

可采用机械开关或合适的簧片继电器组合；切换后丢弃过渡数据。

增益公式：G = 1 + Rf/Rg，Rf = 99kΩ；开路档仍保留99kΩ负反馈。

首级增益约2倍；完整增益还须计入陷波与低通衰减并逐档校准。

运放供电±5V，每个电源脚就近100nF去耦。

⑤ 四级缓冲RC低通



上述单元串联4次，每个单元均有独立运放跟随器，避免RC级间加载。

每极$f_c = 1/(2\pi RC) \approx 482$ Hz；这是四级RC低通，并非Butterworth滤波器。

理想总幅度响应：160 Hz约0.81，240 Hz约0.64，需要纳入整机校准。

可用一片独立OPA4192提供四个缓冲单元；具体位号与引脚在完整设计中统一。

⑥ ADC输入电平平移



四只电阻采用匹配的0.1%或更高精度电阻，并纳入零点及增益校准。

U4供电±5V；VREF2.5来自2.5V参考源，需核实负载能力与去耦。

必须通过增益控制及保护保证ADC模拟输入不超出允许范围。

本图尚未包含ADC输入钳位和上电时序设计。

⑦ ADC、单片机与显示



软件：约2000次/秒采样，160/240 Hz分别正交锁相，默认1秒积分。

显示示例：160 Hz = 12.3 μV RMS；240 Hz = 10.8 μV RMS；增益档×100。

实际采样率、时钟精度和ADC数字滤波响应需验证；显示数值仅为示例。

验收：强80 Hz单独输入，再叠加强干扰与10 μV目标信号，检查假读数及偏差。

电源、时钟、保护、接地及具体引脚尚需补齐；本资料不可直接用于投板。