

Autora: Bárbara Maria Barreto Fonseca de Cerqueira César

RA: 166242

Data: Maio de 2024

Circuito decodificador de display de 7-segmentos

1.1. Escopo

Projeto de um circuito combinacional que implementa um decodificador de display de 7-segmentos que mostre, a partir de uma entrada de 4 bits, números hexadecimais de 0 a F. Os conjuntos de sinais HEX0[6..0], HEX1[6..0], HEX2[6..0] e HEX3[6..0] alimentam os displays 0, 1, 2 e 3 da placa FPGA, respectivamente. Cada bit de um dos conjuntos de sinais aciona o segmento do display correspondente, ou seja, o bit 0 aciona o segmento zero, o bit 1 o segmento 1, e assim sucessivamente, até o bit 6, que aciona o segmento 6. Os sinais HEX0[6..0], HEX1[6..0], HEX2[6..0] e HEX3[6..0] são ativos baixo, ou seja, o segmento acende quando o sinal correspondente está em "0", ficando apagado quando o sinal estiver em "1". O visor pode ser representado pelo seguinte esquema, onde cada led com um número corresponde às suas respectivas saídas seg(6, ..., 0).




Figura 1.1: Representação dos leds que compõem o display de 7 segmentos, juntamente com os números associados a cada porta.




Figura 1.2: Números hexadecimais em um display de 7-segmentos.

2.1. Projeto do Circuito

Para o circuito projetado, como citado anteriormente, os leds do display utilizado são ativos baixo, ou seja, o segmento acende quando o sinal correspondente está em "0", ficando apagado quando o sinal estiver em "1".

2.1.1. Especificação Binária

Entrada:

$x = (x_3, x_2, x_1, x_0)$ com $x_3, x_2, x_1, x_0 \in \{0, 1\}$

Saída:

$seg = (seg_6, seg_5, seg_4, seg_3, seg_2, seg_1, seg_0)$ com $seg(6..0) \in \{0, 1\}$

Tabela Verdade:

HEX	x_3	x_2	x_1	x_0	seg_6	seg_5	seg_4	seg_3	seg_2	seg_1	seg_0
0	0	0	0	0	1	0	0	0	0	0	0
1	0	0	0	1	1	1	1	1	0	0	1
2	0	0	1	0	0	1	0	0	1	0	0
3	0	0	1	1	0	1	1	0	0	0	0
4	0	1	0	0	0	0	1	1	0	0	1
5	0	1	0	1	0	0	1	0	0	1	0
6	0	1	1	0	0	0	0	0	0	1	0
7	0	1	1	1	1	1	1	1	0	0	0
8	1	0	0	0	0	0	0	0	0	0	0
9	1	0	0	1	0	0	1	1	0	0	0
A	1	0	1	0	0	0	0	1	0	0	0
B	1	0	1	1	0	0	0	0	0	1	1
C	1	1	0	0	1	0	0	0	1	1	0
D	1	1	0	1	0	1	0	0	0	0	1
E	1	1	1	0	0	0	0	0	1	1	0
F	1	1	1	1	0	0	0	1	1	1	0

2.1.2. Minimizações

2.1.2.1. Soma de Produtos

seg_6	$\overline{x_1} \cdot \overline{x_0}$	$\overline{x_1} \cdot x_0$	$x_1 \cdot x_0$	$x_1 \cdot \overline{x_0}$
$\overline{x_3} \cdot \overline{x_2}$	1	1	0	0
$\overline{x_3} \cdot x_2$	0	0	1	0
$x_3 \cdot x_2$	1	0	0	0
$x_3 \cdot \overline{x_2}$	0	0	0	0

$$seg_6 = \overline{x_1} \cdot \overline{x_2} \cdot \overline{x_3} + \overline{x_0} \cdot \overline{x_1} \cdot x_2 \cdot x_3 + x_0 \cdot x_1 \cdot x_2 \cdot \overline{x_3} \quad (1 \text{ OR}, 3 \text{ ANDs}, 4 \text{ NOTs})(8 \text{ Portas})$$

seg_5	$\overline{x_1} \cdot \overline{x_0}$	$\overline{x_1} \cdot x_0$	$x_1 \cdot x_0$	$x_1 \cdot \overline{x_0}$
$\overline{x_3} \cdot \overline{x_2}$	0	1	1	1
$\overline{x_3} \cdot x_2$	0	0	1	0
$x_3 \cdot x_2$	0	1	0	0
$x_3 \cdot \overline{x_2}$	0	0	0	0

$$seg_5 = x_0 \cdot x_1 \cdot \overline{x_3} + x_1 \cdot \overline{x_2} \cdot \overline{x_3} + x_0 \cdot \overline{x_2} \cdot \overline{x_3} + x_0 \cdot \overline{x_1} \cdot x_2 \cdot x_3 \quad (1 \text{ OR}, 4 \text{ ANDs}, 3 \text{ NOTs})(8 \text{ Portas})$$

seg_4	$\overline{x_1} \cdot \overline{x_0}$	$\overline{x_1} \cdot x_0$	$x_1 \cdot x_0$	$x_1 \cdot \overline{x_0}$
$\overline{x_3} \cdot \overline{x_2}$	0	1	1	0
$\overline{x_3} \cdot x_2$	1	1	1	0
$x_3 \cdot x_2$	0	0	0	0
$x_3 \cdot \overline{x_2}$	0	1	0	0

$$seg_4 = \overline{x_2} \cdot \overline{x_1} \cdot x_0 + \overline{x_1} \cdot x_2 \cdot \overline{x_3} + x_0 \cdot \overline{x_3} \quad (1 \text{ OR}, 3 \text{ ANDs}, 3 \text{ NOTs})(7 \text{ Portas})$$

seg_3	$\overline{x_1} \cdot \overline{x_0}$	$\overline{x_1} \cdot x_0$	$x_1 \cdot x_0$	$x_1 \cdot \overline{x_0}$
$\overline{x_3} \cdot \overline{x_2}$	0	1	0	0
$\overline{x_3} \cdot x_2$	1	0	1	0
$x_3 \cdot x_2$	0	0	1	0
$x_3 \cdot \overline{x_2}$	0	1	0	1

$$seg_3 = \overline{x_0} \cdot \overline{x_1} \cdot x_2 \cdot \overline{x_3} + x_0 \cdot \overline{x_1} \cdot \overline{x_2} + x_0 \cdot x_1 \cdot x_2 + \overline{x_0} \cdot x_1 \cdot \overline{x_2} \cdot x_3 \quad (1 \text{ OR}, 4 \text{ ANDs}, 4 \text{ NOTs})(9 \text{ Portas})$$

seg_2	$\overline{x_1} \cdot \overline{x_0}$	$\overline{x_1} \cdot x_0$	$x_1 \cdot x_0$	$x_1 \cdot \overline{x_0}$
$\overline{x_3} \cdot \overline{x_2}$	0	0	0	1
$\overline{x_3} \cdot x_2$	0	0	0	0
$x_3 \cdot x_2$	1	0	1	1
$x_3 \cdot \overline{x_2}$	0	0	0	0

$$seg_2 = \overline{x_0} \cdot x_1 \cdot \overline{x_2} \cdot \overline{x_3} + x_1 \cdot x_2 \cdot x_3 + \overline{x_0} \cdot x_2 \cdot x_3 \quad (1 \text{ OR}, 3 \text{ ANDs}, 3 \text{ NOTs})(7 \text{ Portas})$$

seg_1	$\overline{x_1} \cdot \overline{x_0}$	$\overline{x_1} \cdot x_0$	$x_1 \cdot x_0$	$x_1 \cdot \overline{x_0}$
$\overline{x_3} \cdot \overline{x_2}$	0	0	0	0
$\overline{x_3} \cdot x_2$	0	1	0	1
$x_3 \cdot x_2$	1	0	1	1
$x_3 \cdot \overline{x_2}$	0	0	1	0

$$seg_1 = x_0 \cdot x_1 \cdot x_3 + \overline{x_0} \cdot x_2 \cdot x_3 + x_0 \cdot \overline{x_1} \cdot x_2 \cdot \overline{x_3} + \overline{x_0} \cdot x_1 \cdot x_2 \quad (1 \text{ OR}, 4 \text{ ANDs}, 3 \text{ NOTs})(8 \text{ Portas})$$

seg_0	$\overline{x_1} \cdot \overline{x_0}$	$\overline{x_1} \cdot x_0$	$x_1 \cdot x_0$	$x_1 \cdot \overline{x_0}$
$\overline{x_3} \cdot \overline{x_2}$	0	1	0	0
$\overline{x_3} \cdot x_2$	1	0	0	0
$x_3 \cdot x_2$	0	1	0	0
$x_3 \cdot \overline{x_2}$	0	0	1	0

$$seg_0 = x_0 \cdot \overline{x_1} \cdot \overline{x_2} \cdot \overline{x_3} + \overline{x_0} \cdot \overline{x_1} \cdot x_2 \cdot \overline{x_3} + x_0 \cdot \overline{x_1} \cdot x_2 \cdot x_3 + x_0 \cdot x_1 \cdot \overline{x_2} \cdot x_3 \quad (1 \text{ OR}, 4 \text{ ANDs}, 4 \text{ NOTs})(9 \text{ Portas})$$

2.1.2.2. Produto de Somas

seg_6	$x_1 + x_0$	$x_1 + \overline{x_0}$	$\overline{x_1} + \overline{x_0}$	$\overline{x_1} + x_0$
$x_3 + x_2$	1	1	0	0
$x_3 + \overline{x_2}$	0	0	1	0
$\overline{x_3} + \overline{x_2}$	1	0	0	0
$\overline{x_3} + x_2$	0	0	0	0

$$seg_6 = (x_3 + \overline{x_2} + x_1)(x_2 + \overline{x_1})(\overline{x_1} + x_0)(\overline{x_3} + x_2)(\overline{x_3} + \overline{x_0}) \quad (5 \text{ ORs}, 1 \text{ AND}, 4 \text{ NOTs})(10 \text{ Portas})$$

seg_5	$x_1 + x_0$	$x_1 + \overline{x_0}$	$\overline{x_1} + \overline{x_0}$	$\overline{x_1} + x_0$
$x_3 + x_2$	0	1	1	1
$x_3 + \overline{x_2}$	0	0	1	0
$\overline{x_3} + \overline{x_2}$	0	1	0	0
$\overline{x_3} + x_2$	0	0	0	0

$$seg_5 = (x_3 + \overline{x_2} + x_1)(x_1 + x_0)(\overline{x_2} + x_0)(\overline{x_3} + x_2)(\overline{x_3} + \overline{x_1}) \quad (5 \text{ ORs}, 1 \text{ AND}, 3 \text{ NOTs})(9 \text{ Portas})$$

seg_4	$x_1 + x_0$	$x_1 + \bar{x}_0$	$\bar{x}_1 + \bar{x}_0$	$\bar{x}_1 + x_0$
$x_3 + x_2$	0	1	1	0
$x_3 + \bar{x}_2$	1	1	1	0
$\bar{x}_3 + \bar{x}_2$	0	0	0	0
$\bar{x}_3 + x_2$	0	1	0	0

$$seg_4 = (x_2 + x_1)(\bar{x}_1 + x_0)(\bar{x}_3 + \bar{x}_1)(\bar{x}_3 + \bar{x}_2) \text{ (4 ORs, 1 AND, 3 NOTs)(8 Portas)}$$

seg_3	$x_1 + x_0$	$x_1 + \bar{x}_0$	$\bar{x}_1 + \bar{x}_0$	$\bar{x}_1 + x_0$
$x_3 + x_2$	0	1	0	0
$x_3 + \bar{x}_2$	1	0	1	0
$\bar{x}_3 + \bar{x}_2$	0	0	1	0
$\bar{x}_3 + x_2$	0	1	0	1

$$seg_3 = (x_2 + x_1 + x_0)(x_3 + \bar{x}_1 + x_0)(x_2 + \bar{x}_1 + \bar{x}_0)(\bar{x}_2 + x_1 + \bar{x}_0)(\bar{x}_3 + \bar{x}_2 + x_0) \text{ (5 ORs, 1 AND, 4 NOTs)(10 Portas)}$$

seg_2	$x_1 + x_0$	$x_1 + \bar{x}_0$	$\bar{x}_1 + \bar{x}_0$	$\bar{x}_1 + x_0$
$x_3 + x_2$	0	0	0	1
$x_3 + \bar{x}_2$	0	0	0	0
$\bar{x}_3 + \bar{x}_2$	1	0	1	1
$\bar{x}_3 + x_2$	0	0	0	0

$$seg_2 = (x_2 + x_1)(x_2 + \bar{x}_0)(x_1 + \bar{x}_0)(x_3 + \bar{x}_2)(\bar{x}_3 + x_2) \text{ (5 ORs, 1 AND, 3 NOTs)(9 Portas)}$$

seg_1	$x_1 + x_0$	$x_1 + \overline{x_0}$	$\overline{x_1} + \overline{x_0}$	$\overline{x_1} + x_0$
$x_3 + x_2$	0	0	0	0
$x_3 + \overline{x_2}$	0	1	0	1
$\overline{x_3} + \overline{x_2}$	1	0	1	1
$\overline{x_3} + x_2$	0	0	1	0

$$seg_1 = (x_3 + x_1 + x_0)(x_3 + \overline{x_1} + \overline{x_0})(\overline{x_3} + x_1 + \overline{x_0})(x_2 + x_1)(x_2 + x_0) \quad (5 \text{ ORs, } 1 \text{ AND, } 3 \text{ NOTs})(9 \text{ Portas})$$

seg_0	$x_1 + x_0$	$x_1 + \overline{x_0}$	$\overline{x_1} + \overline{x_0}$	$\overline{x_1} + x_0$
$x_3 + x_2$	0	1	0	0
$x_3 + \overline{x_2}$	1	0	0	0
$\overline{x_3} + \overline{x_2}$	0	1	0	0
$\overline{x_3} + x_2$	0	0	1	0

$$seg_0 = (\overline{x_3} + x_2 + x_1)(x_3 + \overline{x_2} + \overline{x_0})(x_2 + x_0)(x_3 + \overline{x_1})(\overline{x_3} + x_0)(\overline{x_2} + \overline{x_1}) \quad (6 \text{ ORs, } 1 \text{ AND, } 4 \text{ NOTs})(11 \text{ Portas})$$

2.1.2.3. Esquemático do Circuito

Como a quantidade de portas lógicas é menor para todos os casos em que a expressão está no formato de Soma de Produtos (SOP), essa foi a função utilizada para a construção do circuito. A Figura 1.2 apresenta o diagrama esquemático do circuito.




Figura 1.2: Diagrama esquemático do decodificador de display de 7-segmentos.

3.1. Simulação

Para a simulação as entradas foram configuradas para representar todas as configurações possíveis das entradas X, além de configurações aleatórias para as entradas de controle CLR e LD, de modo a permitir a análise completa do funcionamento do circuito.

3.1.1. Simulação Funcional

A Figura 1.3 apresenta as formas de onda dos sinais de entrada e saída geradas pela simulação funcional. Para cada valor das entradas X de 4 bits, a saída se ajusta para controlar os respectivos segmentos dos LEDs do display de 7-segmentos e representar seu respectivo valor em formato hexadecimal (de 0 a F).




Figura 1.3: Resultado da simulação funcional para o decodificador de display de 7-segmentos.

Módulo bus_tristate

1.2. Escopo

Projeto de um circuito combinacional que implementa um módulo formado por buffers do tipo tristate chaveados por um único sinal de controle, com o intuito de controlar o fluxo em um barramento de dados. O módulo será formado por 4 buffers, das quais as entradas serão as entradas do circuito, além de uma única chave de habilitação (enable) que controla o estado da saída: quando o sinal de controle está ativo, a saída o *buffer* apresenta o valor de sua entrada, quando o sinal de controle está inativo, a saída do *buffer* fica em estado de alta-impedância (*tri-state*).

2.2. Projeto do Circuito

2.2.1. Especificação Binária

Entrada:

$in = (in_3, in_2, in_1, in_0)$ com $in_3, in_2, in_1, in_0 \in \{0, 1\}$

$e(enable) \in \{0, 1\}$

Saída:

$out = (out_3, out_2, out_1, out_0)$ com $out_3, out_2, out_1, out_0 \in \{0, 1\}$

Tabela Verdade:

e	in_3	in_2	in_1	in_0	out_3	out_2	out_1	out_0
0	x	x	x	x	Z	Z	Z	Z
1	x_3	x_2	x_1	x_0	x_3	x_2	x_1	x_0

Tabela 2.1: Tabela Verdade para o Módulo bus_tristate.

Enable	input	output
0	x	Z
1	0	0
1	1	1

Tabela 3.1: Tabela Verdade para um buffer tri-state.

2.2.2. Esquemático do Circuito

Ao conectarmos quatro buffers tri-state a um único sinal de "Enable", é possível obter o módulo bus-tristate. Podemos perceber que as especificações apresentadas na tabela 2.1 são idênticas às de um buffer-tristate sem portas negadas. Além disso, quando $E=1$, todos os valores da entrada são copiados na saída simultaneamente, indicando a necessidade de um sinal de "Enable" simultâneo.




Figura 2.1: Diagrama esquemático do módulo bus_tristate.

3.2. Simulação

Para a simulação, as entradas “e” e “in” foram configuradas para assumirem todos os possíveis valores.

3.2.1. Simulação Funcional

A Figura 2.2 apresenta as formas de onda dos sinais de entrada e saída geradas pela simulação funcional. Quando $e=1$, as entradas são copiadas para o barramento de saída; quando $e=0$, as saídas assumem um estado de alta impedância denotado por Z.




Figura 2.2: Resultado da simulação funcional para o módulo bus_tristate.

Circuito ULA Estendida

1.3. Escopo

Projeto de um circuito sequencial que incorpora uma unidade lógica e aritmética com funções adicionais, que possibilita o carregamento de dados em registradores de 4 bits e sua visualização em formato hexadecimal por quatro displays de 7 segmentos. As funções aritméticas utilizadas são as mesmas implementadas no projeto 2, de uma ULA puramente combinacional.

2.3. Projeto do Circuito

2.3.1. Especificação

Entrada:

$R0W1 \in \{0,1\}$

$d = (d_3, d_2, d_1, d_0)$ com $d_3, d_2, d_1, d_0 \in \{0,1\}$

$LDA \in \{0,1\}$

$CLRA \in \{0,1\}$

$GA \in \{0,1\}$

$LDB \in \{0,1\}$

$CLRB \in \{0,1\}$

$GB \in \{0,1\}$

$LDAC \in \{0,1\}$

$CLRAC \in \{0,1\}$

$GAC \in \{0,1\}$

$LDFL \in \{0,1\}$

$CLRFL \in \{0,1\}$

$GFL \in \{0,1\}$

Saída:

$ACM = (ACM_3, ACM_2, ACM_1, ACM_0)$ com $ACM(3..0) \in \{0,1\}$

$FLAGS = (FLAGS_3, FLAGS_2, FLAGS_1, FLAGS_0)$ com $FLAGS(3..0) \in \{0,1\}$

$DISP0 = (DISP0(6, .., 0),$ com $DISP0(6..0) \in \{0,1\}$

$DISP1 = (DISP1(6, .., 0),$ com $DISP1(6..0) \in \{0,1\}$

$DISP2 = (DISP2(6, .., 0),$ com $DISP2(6..0) \in \{0,1\}$

$DISP3 = (DISP3(6, .., 0),$ com $DISP3(6..0) \in \{0,1\}$

Função:

GA (Gate Registrador A): Relógio do registrador A.

LDA (Load Registrador A): Habilita a carga no registrador A.

CLRA (Clear Registrador A): Clear síncrono do registrador A.

GB (Gate Registrador B): Relógio do registrador B.

LDB (Load Registrador B): Habilita a carga no registrador B.

CLRB (Clear Registrador B): Clear síncrono do registrador B.

GAC (Gate Acumulador): Relógio do registrador Acumulador.

LDAC (Load Acumulador): Habilita a carga no registrador Acumulador.

CLRAC (Clear Acumulador): Clear síncrono do registrador Acumulador.

GFL (Gate Registrador FL): Relógio do registrador de Flags.

LDFL (Load Registrador FL): Habilita a carga no registrador de Flags.

CLRFL (Clear Registrador FL): Clear síncrono do registrador de Flags.

R0W1 (Read ativo baixo - Write ativo alto): Conectado ao enable de 2 módulos bus-tristate conectados ao mesmo barramento. Por este motivo, quando um está habilitado, o outro deve estar desabilitado.

d[3..0]: Conectadas às entradas do módulo bus-tristate.

ACM[3..0] : Recebe os dados guardados no registrador Acumulador.

FLAGS[3..0] : Recebe os dados guardados no registrador de Flags.

Os sinais de controle (GA, LDA, CLRA, GB, LDB, CLRB, GAC, LDAC, CLRAC, GFL, LDFL, CLRFL e R0W1) controlam a operação do circuito. Os sinais de gate (GA, GB, GAC e GFL) são ativos na borda de subida. Os sinais de

dados d[3..0] permitem injetar dados no circuito. Já os sinais ACM[3..0] e FLAGS[3..0] permitem o acesso aos valores armazenados no Acumulador e no Registrador FL.

DISP3(6..0): Recebe os dados do decodificador do display de 7 segmentos e é conectado ao display 3.

DISP2: Recebe os dados do decodificador do display de 7 segmentos e é conectado ao display 2.

DISP1: Recebe os dados do decodificador do display de 7 segmentos e é conectado ao display 1.

DISP0: Recebe os dados do decodificador do display de 7 segmentos e é conectado ao display 0.

2.3.3.3. Esquemático do Circuito

A figura 3.1 apresenta o diagrama esquemático do circuito. A figura 3.2 apresenta o diagrama esquemático do circuito de teste com a devida associação de pinos à FPGA utilizada.




Figura 3.1: Diagrama esquemático do circuito ULA estendida.




Figura 3.2: Diagrama esquemático do circuito ULA estendida encapsulado para teste na placa FPGA.

3.3. Simulação

Como é conhecido o funcionamento da ULA simples (puramente combinacional) e dos componentes individuais do circuito, a simulação foi realizada para mostrar quais novas funcionalidades podem ser executadas pela ULA estendida.

3.3.1. Simulação Funcional

A Figura 3.3 apresenta as formas de onda dos sinais de entrada e saída geradas pela simulação funcional.




Figura 3.3: Resultado da simulação funcional para ULA estendida.