

[illegible]

1	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0
1	0	1	0	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0
1	0	1	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
1	0	1	1	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0
1	1	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0
1	1	0	1	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0
1	1	0	1	1	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0
1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0
1	1	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0
1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0
1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

2.1.2. Minimizações

Como para cada uma das saídas há apenas um caso em que $l_n = 1$, não há a necessidade de usar os mapas de Karnaugh para descobrir a expressão minimizada. Assim, as expressões foram retiradas diretamente da tabela-verdade.

$$l_0 = E \cdot \overline{s_3} \cdot \overline{s_2} \cdot \overline{s_1} \cdot \overline{s_0}$$

$$l_1 = E \cdot \overline{s_3} \cdot \overline{s_2} \cdot \overline{s_1} \cdot s_0$$

$$l_2 = E \cdot \overline{s_3} \cdot \overline{s_2} \cdot s_1 \cdot \overline{s_0}$$

$$l_3 = E \cdot \overline{s_3} \cdot \overline{s_2} \cdot s_1 \cdot s_0$$

$$l_4 = E \cdot \overline{s_3} \cdot s_2 \cdot \overline{s_1} \cdot \overline{s_0}$$

$$l_5 = E \cdot \overline{s_3} \cdot s_2 \cdot \overline{s_1} \cdot s_0$$

$$l_6 = E \cdot \overline{s_3} \cdot s_2 \cdot s_1 \cdot \overline{s_0}$$

$$l_7 = E \cdot \overline{s_3} \cdot s_2 \cdot s_1 \cdot s_0$$

$$l_8 = E \cdot s_3 \cdot \overline{s_2} \cdot \overline{s_1} \cdot \overline{s_0}$$

$$l_9 = E \cdot s_3 \cdot \overline{s_2} \cdot \overline{s_1} \cdot s_0$$

$$l_{10} = E \cdot s_3 \cdot \overline{s_2} \cdot s_1 \cdot \overline{s_0}$$

$$l_{11} = E \cdot s_3 \cdot \overline{s_2} \cdot s_1 \cdot s_0$$

$$l_{12} = E \cdot s_3 \cdot s_2 \cdot \overline{s_1} \cdot \overline{s_0}$$

$$l_{13} = E \cdot s_3 \cdot s_2 \cdot \overline{s_1} \cdot s_0$$

$$l_{14} = E \cdot s_3 \cdot s_2 \cdot s_1 \cdot \overline{s_0}$$

$$l_{15} = E \cdot s_3 \cdot s_2 \cdot s_1 \cdot s_0$$

2.1.2.1. Esquemático do Circuito

A figura 1.1 apresenta o diagrama esquemático do circuito para o decodificador da ROM 16x4.




Figura 1.1: Diagrama esquemático do circuito decodificador da ROM 16x4.

3.1. Simulação

Para a simulação, as entradas foram configuradas para representar todas as configurações possíveis.

3.1.1. Simulação Funcional




Figura 1.2: Resultado da simulação funcional para o decodificador da ROM 16x4.

Circuito 2: A ROM 16x4

1.2. Escopo

Projeto de um circuito combinacional que implementa uma ROM - “Read Only Memory” composta por 16 endereços de 4 bits cada. A ROM será projetada utilizando-se de buffers tri-state, cujos valores gravados serão determinados por entradas GND(0) ou VCC(1). As palavras serão selecionadas para leitura por meio do decodificador projetado anteriormente, e as saídas serão 4, uma para cada bit guardado no endereço.

2.2. Projeto do Circuito

Para projetar uma memória ROM de 16 x 4, é importante lembrar que as memórias ROM são apenas de leitura, ou seja, os valores armazenados em seus endereços não podem ser alterados. Portanto, é necessário programar a memória ROM pelo operador, utilizando barramentos que forçam um valor determinado nas saídas d[3..0], dependendo do endereço previamente selecionado. De acordo com as instruções contidas no roteiro deste laboratório, é necessário construir quatro memórias ROM 16 x 4 da seguinte forma:

i) Módulo 0:

Nas posições com endereço par foi armazenado o valor 00000000. Nas posições com endereço ímpar foi armazenado o valor 11111111. O circuito foi encapsulado como um módulo “rom_16x4_mod0”.




Figura 2.1: Diagrama esquemático do circuito 16x4 do módulo 0 da ROM.

ii) Módulo 1:

Nas posições com endereço par foi armazenado o valor 1010 e nos ímpares 0101. O circuito foi encapsulado como um módulo “rom_16x4_mod1”.




Figura 2.2: Diagrama esquemático do circuito 16x4 do módulo 1 da ROM.

iii) Módulo 2:

Agora, será necessário criar dois módulos ROM 16 x 4, um para os 4 bits mais significativos e outro para os 4 bits menos significativos. Os circuitos foram encapsulados como módulos “rom_16x4_mod2_msb” e “rom_16x4_mod2_lsb”, respectivamente.




Figura 2.3: Diagrama esquemático do circuito 16x4 dos bits mais significativos do módulo 2 da ROM.




Figura 2.4: Diagrama esquemático do circuito 16x4 dos bits menos significativos do módulo 2 da ROM.

iii) Módulo 3:

Da mesma forma, também será necessário criar dois módulos ROM 16 x 4, um para os 4 bits mais significativos e outro para os 4 bits menos significativos. Os circuitos foram encapsulados como módulos “rom_16x4_mod3_msb” e “rom_16x4_mod3_lsb”, respectivamente.






Figura 2.5: Diagrama esquemático do circuito 16x4 dos bits mais significativos do módulo 3 da ROM.

3.2.5. Simulação funcional do circuito módulo ROM 16x4 módulo 3 bits mais significativos



3.2.6. Simulação funcional do circuito módulo ROM 16x4 módulo 3 bits menos significativos



Circuito 3: A ROM 16x8

1.3. Escopo

Projeto de um circuito combinacional que implementa uma ROM - “Read Only Memory” composta por 16 endereços de 8 bits cada. A ROM será projetada a partir do módulo 16x4 já desenvolvido anteriormente, para isso basta associar 2 memórias, de modo a obter 8 saídas d[7..0]. Entretanto, um cuidado deve ser tomado, a memória 16x4 cujas saídas são d[7..4] deverá conter os bits mais significativos do valor armazenado e a memória restante de saídas d[3..0] deverá conter os bits menos significativos.

2.3. Esquemático do Circuito




Figura 3.1: Diagrama esquemático do módulo ROM 16 x 8 módulo 0.




Figura 3.2: Diagrama esquemático do módulo ROM 16 x 8 módulo 1.




Figura 3.3: Diagrama esquemático do módulo ROM 16 x 8 módulo 2.






Figura 3.4: Diagrama esquemático do módulo ROM 16 x 8 módulo 3.

3.3. Simulação


3.3.1. Simulação funcional do circuito módulo ROM 16x8 módulo 0




3.3.2. Simulação funcional do circuito módulo ROM 16x8 módulo 1



3.3.3. Simulação funcional do circuito módulo ROM 16x8 módulo 2



3.3.4. Simulação funcional do circuito módulo ROM 16x8 módulo 3



Circuito 4: A ROM 32x8

1.4. Escopo

Projeto de um circuito combinacional que implementa uma ROM - “Read Only Memory” composta por 32 endereços de 8 bits cada. A ROM será projetada a partir do módulo 16x8 já desenvolvida anteriormente, de modo que os dados gravados nesta ROM se repitam a cada 16 endereços de memória.

2.4. Projeto do Circuito

Para atingir este objetivo, é necessário aumentar a quantidade de endereços das memórias e usar outro tipo de associação das memórias construídas anteriormente. Dessa forma, cada entrada SEL das memórias 16x8 será habilitada através de uma entrada SEL global, e dependerá da nova entrada de endereço addr[4]. Quando SEL está ativo e addr[4] = 0, a porta de Enable(SEL0) da memória com os primeiros 16 endereços (00000 a 01111) deve ser ativada, enquanto a porta de Enable da segunda memória deve ser desativada. Já quando SEL está ativo e addr[4] = 1, o circuito deve ativar o Enable(SEL1) da memória que possui os endereços de 10000 a 11111, enquanto o Enable da outra memória é desativado. As portas addr(3..0) podem ser conectadas diretamente às portas de seleção de endereço de cada memória, tendo em vista que apenas uma deverá estar ativa por vez. As saídas das duas memórias, por sua vez, podem ser conectadas diretamente ao barramento.

2.4.1. Especificação Binária

Entrada:

$addr = (addr_4, addr_3, addr_2, addr_1, addr_0)$ com $addr_4, addr_3, addr_2, addr_1, addr_0 \in \{0, 1\}$

$SEL \in \{0, 1\}$

Saída:

$d = (d_7, \dots, d_0)$ com $d_7, \dots, d_0 \in \{0, 1\}$

Tabela Verdade:

SEL	addr[4]	SEL1	SEL0
0	0	0	0
0	1	0	0
1	0	0	1
1	1	1	0

2.4.2. Minimizações

2.4.2.1. Soma de Produtos

SEL_1	$\overline{SEL}$	SEL
$\overline{addr[4]}$	0	0
$addr[4]$	0	1

$$SEL_1 = SEL \cdot addr[4]$$

SEL_0	$\overline{SEL}$	SEL
$\overline{addr[4]}$	0	1
$addr[4]$	0	0

$$SEL_0 = SEL \cdot \overline{addr[4]}$$

2.4.2.2. Produto de Somas

SEL_1	SEL	$\overline{SEL}$
$addr[4]$	0	0
$\overline{addr[4]}$	0	1

$$SEL_1 = SEL \cdot addr[4]$$

SEL_0	SEL	$\overline{SEL}$
$addr[4]$	0	1
$\overline{addr[4]}$	0	0

$$SEL_0 = SEL \cdot \overline{addr[4]}$$

2.4.2.3. Esquemático do Circuito

Tanto Soma de Produtos quanto Produto de Somas dão o mesmo resultado.




Figura 4.1: Diagrama esquemático do módulo ROM 32x8 do módulo 0.




Figura 4.2: Diagrama esquemático do módulo ROM 32x8 do módulo 1.




Figura 4.3: Diagrama esquemático do módulo ROM 32x8 do módulo 2.






Figura 4.4: Diagrama esquemático do módulo ROM 32x8 do módulo 3.

3.4. Simulação


3.4.1. Simulação funcional do circuito módulo ROM 32x8 módulo 0




3.4.2. Simulação funcional do circuito módulo ROM 32x8 módulo 1



3.4.3. Simulação funcional do circuito módulo ROM 32x8 módulo 2



3.4.4. Simulação funcional do circuito módulo ROM 32x8 módulo 3



Circuito 5: A ROM 64x8

1.5. Escopo

Projeto de um circuito combinacional que implementa uma ROM - “Read Only Memory” composta por 64 endereços de 8 bits cada. A ROM será projetada a partir do módulo 32x8 já desenvolvida anteriormente, de modo que os dados gravados nesta ROM se repitam a cada 16 endereços de memória.

2.5. Projeto do Circuito

O circuito será projetado de forma análoga ao circuito para o ROM 32x8, com a diferença de que a expressão para o Enable de cada memória utilizará as portas SEL e addr5.

2.5.1. Especificação binária

Entrada:

$addr = (addr_5, addr_4, addr_3, addr_2, addr_1, addr_0)$ com $addr_5, addr_4, addr_3, addr_2, addr_1, addr_0 \in \{0, 1\}$

$SEL \in \{0, 1\}$

Saída:

$d = (d_7, ..., d_0)$ com $d_7, ..., d_0 \in \{0, 1\}$

Tabela Verdade:

SEL	addr[5]	SEL1	SEL0
0	0	0	0
0	1	0	0
1	0	0	1
1	1	1	0

2.5.2. Minimizações

Analogamente como foi feito no circuito anterior, temos as seguintes minimizações para o circuito:

2.5.2.1. Soma de Produtos

$$SEL_1 = SEL \cdot addr[4]$$

2.5.2.2. Produto de Somas

$$SEL_0 = SEL \cdot \overline{addr[4]}$$

2.5.3.3. Esquemático do Circuito




Figura 5.1: Diagrama esquemático do módulo ROM 64x8 do módulo 0.




Figura 5.2: Diagrama esquemático do módulo ROM 64x8 do módulo 1.




Figura 5.3: Diagrama esquemático do módulo ROM 64x8 do módulo 2.




Figura 5.4: Diagrama esquemático do módulo ROM 64x8 do módulo 3.

3.5. Simulação

3.4.1. Simulação funcional do circuito módulo ROM 64x8 módulo 0

2.6.1. Especificação binária

Entrada:

$addr = (addr_5, addr_4, addr_3, addr_2, addr_1, addr_0)$ com $addr_5, addr_4, addr_3, addr_2, addr_1, addr_0 \in \{0, 1\}$

$BLCK = (BLCK_1, BLCK_0)$ com $BLCK_1, BLCK_0 \in \{0, 1\}$

$SEL \in \{0, 1\}$

Saída:

$d = (d_7, \dots, d_0)$ com $d_7, \dots, d_0 \in \{0, 1\}$

Tabela Verdade:

SEL	BLCK1	BLCK0	SEL0	SEL1	SEL2	SEL3
0	x	x	0	0	0	0
1	0	0	1	0	0	0
1	0	1	0	1	0	0
1	1	0	0	0	1	0
1	1	1	0	0	0	1

2.6.2. Minimizações

Como para cada uma das saídas há apenas um caso em que a saída está alta, não há a necessidade de usar os mapas de Karnaugh para descobrir a expressão minimizada. Assim, as expressões foram retiradas diretamente da tabela-verdade.

2.6.2.1. Soma de Produtos

$$SEL_0 = SEL \cdot \overline{BLCK_1} \cdot \overline{BLCK_0}$$

$$SEL_1 = SEL \cdot \overline{BLCK_1} \cdot BLCK_0$$


$$SEL_2 = SEL \cdot BLCK_1 \cdot \overline{BLCK_0}$$

$$SEL_3 = SEL \cdot BLCK_1 \cdot BLCK_0$$

2.6.2.2. Produto de Somas

Para o Produto de Somas obtemos o mesmo resultado.

2.6.3.3. Esquemático do Circuito



Circuito 7: A RAM 16x4

1.7. Escopo

Projeto de um circuito combinacional que implementa uma RAM - “Random Access Memory” - composta por 16 endereços de 4 bits cada. A RAM contará com funções de leitura e de escrita, que serão desenvolvidas a partir de flip-flops D.

2.7. Projeto do Circuito

2.7.1. Especificação binária

Entrada:

$addr = (addr_3, addr_2, addr_1, addr_0)$ com $addr_3, addr_2, addr_1, addr_0 \in \{0, 1\}$

$i = (i_3, i_2, i_1, i_0)$ com $i_3, i_2, i_1, i_0 \in \{0, 1\}$

$ROW1 \in \{0, 1\}$

$SEL \in \{0, 1\}$

$CLK \in \{0, 1\}$

Saída:

$d = (d_3, d_2, d_1, d_0)$ com $d_3, d_2, d_1, d_0 \in \{0, 1\}$

2.7.3.3. Esquemático do Circuito

Para criar o circuito memória RAM 16x4, é necessário utilizar um decodificador 4x16, que segue as mesmas especificações descritas anteriormente neste relatório, e um registrador, desenvolvido em relatório anterior a partir do uso de Flip-Flops D. Nota-se que a memória RAM em estudo é capaz de ler e escrever um vetor de bits de entrada, de forma que é reprogramável, de certo modo. Dessa forma, para ter a capacidade de escrever, é necessário considerar o uso de registradores, que auxiliam nos processos de escrita e de leitura, através da entrada load. Isso porque, conforme o roteiro, quando o sinal ROW1 está em nível alto, habilita-se o modo de escrita, e o Load do registrador selecionado pelas entradas de endereço consegue carregar o vetor de entrada $i[3..0]$. Assim sendo, obtém-se o seguinte esquemático:




Figura 7.1: Diagrama esquemático do circuito da RAM 16x4.

