

目录

1	序言	3
1.1	这本书讲了一个什么故事	3
1.2	三条暗线，八个台阶	3
1.3	一条贯穿两百年的问题：信号	4
1.4	序幕：电——从实验室的玩具变成一个可以用的东西	5
1.5	第一幕：信号在无源世界里走不远	7
1.6	第二幕：信号第一次能被“撑大”——真空管	7
1.7	第三幕：晶体管——信号的放大从真空中搬进固体内	9
1.8	第四幕：集成电路——当信号通路短到可以和晶体管本身做在同一块材料上	10
1.9	第五幕：CMOS——一个被嘲笑的低功耗专利，等了二十年，因为信号的路数变了	11
1.10	第六幕：摩尔定律的副产品——模拟信号在数字工艺的夹缝里挣扎	12
1.11	第七幕：混合信号——在模拟信号和数字信号之间架桥	13
1.12	历史走完了吗：信号的下一站	14
1.13	两种读法	14
1.14	一个建议	15
2	第一章：信号的语言	16
2.1	本章定位：信号维度	16
2.2	1.1 信号是什么	16
2.3	1.2 时域——信号的长相	16
2.4	1.3 频域——信号的配方	16
2.5	1.4 带宽——信号的“占地面积”	17
2.6	1.5 采样——从连续到离散的桥梁	17
2.7	1.6 信号大小——三种度量方式	18
2.8	本章在整本书中的位置	18
3	第二章：驯服波——信号在无源世界	19
3.1	本章属于「信号 × 电路」维度	19
3.2	1. 三兄弟——R、L、C 各自对信号做了什么	19
3.3	2. KCL 与 KVL——回路的交通规则	20
3.4	3. 阻抗与频率响应——电路对不同频率的“态度”	20
3.5	4. 滤波——选择性让信号通过	20
3.6	5. 传输线——当频率高到导线不再是导线	20
3.7	6. 无源世界的天花板	21
3.8	本章与整条知识链的关系	21
4	第三章：半导体的秘密	22
4.1	本章属于「器件」维度——底层	22
4.2	1. 能带——为什么有的东西导电，有的不导电	22
4.3	2. 掺杂——把半导体变成“可控”的导体	22
4.4	3. 漂移与扩散——两种驱动方式	23
4.5	本章在整条知识链中的位置	23

5	第四章：从 PN 结到晶体管	24
5.1	本章属于「器件」维度——从物理到功能	24
5.2	1. PN 结——一切半导体器件的原子级发动机	24
5.3	2. BJT——电流控制电流	24
5.4	3. MOSFET——电压控制电流	25
5.5	4. BJT 和 MOSFET 的对比	25
5.6	本章在整条知识链中的位置	26
6	第五章：模拟电路——从放大到运放	27
6.1	本章定位	27
6.2	1. 单管放大器——放大的起点	27
6.3	2. 差分对——用“对称”对抗干扰	27
6.4	3. 反馈——用“误差”换“精确”	28
6.5	4. 运算放大器——集大成	28
6.6	本章在整本书中的位置	29
7	第六章：模拟集成电路——基准、时钟、电源与数据转换	30
7.1	本章定位	30
7.2	1. 带隙基准——芯片的“度量衡”	30
7.3	2. LDO——芯片的“稳压心脏”	30
7.4	3. PLL——芯片的“心跳”	31
7.5	4. ADC / DAC——模拟与数字之间的翻译官	31
7.6	5. 版图与匹配——图纸变成硅的最后一步	32
7.7	本章在整本书中的位置	32
8	第七章：数字电路（上）——开关、逻辑与运算	33
8.1	本章定位	33
8.2	1. 开关——同一个管子，另一种人生	33
8.3	2. CMOS 反相器——数字世界的最小单元	33
8.4	3. 逻辑门——用开关拼出“逻辑运算”	33
8.5	4. 组合逻辑——当场算	34
8.6	本章在整本书中的位置	34
9	第八章：数字电路（下）——记忆与状态	35
9.1	本章定位	35
9.2	1. 怎么用晶体管“记住”一个 0 或 1	35
9.3	2. 建立时间与保持时间——物理的硬约束	35
9.4	3. 寄存器——存一个“字”	36
9.5	4. 状态机——行为取决于“之前发生了什么”	36
9.6	5. 从状态机到 CPU——还需什么	36
9.7	6. 数字电路到此为止，往上是什么	36
9.8	本章在整本书中的位置	37

1 序言

1.1 这本书讲了一个什么故事

从一块掺杂的硅开始，到一片能算算术、能记东西的芯片为止——中间只走了八步。

这不是一本教材。教材按课程分册，每册之间老死不相往来——信号与系统不讲晶体管，模电不讲版图。但真实的电子世界不是这样运作的。信号需要放大，所以有了晶体管；晶体管单干不靠谱，所以有了差分和反馈；分立元件搭起来太占地方，所以集成到一片硅上；模拟处理完信号要交给数字，所以有了 ADC 和逻辑门；逻辑门算完要记住结果，所以有了触发器和状态机。

每一步之所以发生，都是因为上一步留了一个解决不了的问题。这八个“为什么”，就是这本书要讲的故事。

但还有一个问题悬在八步之上：**为什么是这条路线？**为什么人类没有跳过真空管直接发明晶体管？为什么反馈理论要比运放早 40 年出现？为什么 CMOS 诞生在 1963 年而不是 1973 年？为什么 ADC 的三种主流架构是 Flash、SAR 和 Sigma-Delta，而不是别的什么？

这篇序言要做的，就是把每一个技术决策放回它当年“不翻墙就死”的历史时刻里。你会发现：**这八步不是课程编排者的审美选择——是历史的必然。**

1.2 三条暗线，八个台阶

全书被三条看不见的线串在一起，它们在每一章里各自扮演不同的角色：

- **信号**（第 1-2 章主导）：描述信号、塑造信号。回答“我要处理的东西长什么样？它能被怎么改变？”
- **器件**（第 3-4 章主导）：提供放大和开关能力的物理实体。回答“什么材料、什么结构能做到小控大？”
- **电路**（第 5-8 章主导）：把器件组织成能处理信号的结构。回答“怎么把晶体管拼成放大器、拼成逻辑门、拼成系统？”

三者的关系不是先后，而是交织——就像三条颜色不同的毛线，最后织出来的图案是它们的合股。但如果非要说谁在驱动谁：**信号是需求方，器件是供给方，电路是组织方**。信号说“我要被放大”——器件说“我能做，但不太稳”——电路说“我把它拼在一起，做成稳的”。整本书的叙事动力，就是信号不断提出新的需求，器件和电路不断给出新的答案。

八个章节是八个台阶。你不应该跳过任何一个，因为每一个台阶都用了上一个台阶搬来的砖：

台阶	你获得的能力	引出的新问题
1. 信号的语言	能量化描述任何信号	有了信号，怎么按我想要的样子改变它？
2. 驯服波	用 RLC 网络给信号塑形	无源世界信号只会变小，传不远
3. 半导体的秘密	有了一种“可控导电”的材料	怎么用这种材料做出有实用功能的器件？
4. 从 PN 结到晶体管	有了能“小控大”的物理器官	怎么用它真正放大一个信号？

台阶	你获得的能力	引出的新问题
5. 模拟电路——从放大到运放	能搭出精密、稳定的放大器	单个运放能搭出什么系统级的东西？
6. 模拟集成电路	有了基准、电源、时钟、数据转换器	模拟处理完的信号怎么转成交给数字？
7. 数字电路（上）	晶体管当开关，拼出逻辑和运算	算出来的结果怎么记住？
8. 数字电路（下）	有了记忆和状态	再往上，就是 CPU 和软件的世界了

读完这八章再回来看这张表，你会意识到：每一个“引出的新问题”都恰好是下一章的标题。这不是巧合——是物理因果链在推着人走。

1.3 一条贯穿两百年的问题：信号

信号是你要处理的对象，器件和电路是为它服务的。从历史上看也确实如此：每一次技术转向，最先撑不住的永远是信号。

整个电子学的历史，其实只被一个问题推着走：

怎么让一个信号，越过距离、穿过时间、扛住干扰，在另一端被完整地认出来？

这个问题从来没有被“彻底解决”过。每个时代的答案只是把天花板推高了一截——然后撞上新的天花板。而撞上去的那个瞬间，你总能从信号的三个维度里至少找到一个在喊救命：**幅度**不够了、**带宽**不够了、**信噪比**不够了。

- 1745 年：莱顿瓶放一次电——信号是一瞬间的火花，没有持续形态，没有可控参数，放完就没了
- 1844 年：摩尔斯电报——信号是直流脉冲，走几十公里还行，跨大西洋就糊成一团，**带宽趋近于零**
- 1906 年：真空三极管——信号第一次能被“撑大”，但放大器自己也在往信号里加失真和噪声，**信噪比**开始成为核心指标
- 1947 年：晶体管——信号放大不再需要烧灯丝，但单管放大器的**增益**随温度漂，漂到多级串联后不可控
- 1958 年：集成电路——信号在芯片内部的走线从“理想导线”变成了“带寄生电容电阻的微型传输线”，**信号完整性**问题从宏观缩进微观
- 2025 年：你的手机在毫米波频段上解调 256QAM——信号的**幅度、相位、频率**三个维度同时被调制，任何一个维度上的噪声都会把星座图上的点推到隔壁去

中间隔了两百多年。信号从“一根导线上的直流脉冲”变成“几十亿个晶体管在毫米见方硅片上以皮秒精度协同翻转的电磁交响”。拐了七八个大弯。这篇序言就讲这些弯——但始终从信号的眼睛看。

1.3.1 三个参数，一条命

在进入历史之前，先把信号的三个维度拆开来看。你会发现在整条时间线上，它们不是同时出问题的——而是一个接一个、轮流变成瓶颈：

幅度是最早撞墙的，也是最早被解决的。海底电缆时代信号一路衰减，除了加粗铜线和降速之外毫无办法——直到真空管给出增益。增益出现之后，新的问题变成了“增益不准”——晶

晶体管随温度漂、随工艺散——直到布莱克用反馈把增益锁死在电阻比上。幅度的故事是：先有，再稳。

带宽是在幅度够用之后才成为瓶颈的。电报时代每分钟几个词就够用，带宽不是瓶颈。但电话要传语音频谱（300Hz~3.4kHz），电视要传 6MHz 的视频基带，雷达要传 GHz 级的瞬时宽带——每一次信息容量的需求升级，都把带宽天花板往上顶。带宽的故事是：信号里塞的内容越来越多，载体必须越跑越快。

信噪比是最后一个喊救命的，也是最顽固的。真空管的散粒噪声、电阻的热噪声、晶体管的 $1/f$ 噪声、ADC 的量化噪声——噪声从来不休息。更残酷的是，幅度和带宽可以通过新器件和新架构来改善，但噪声的物理底线是热力学给的（ kT/C ，第 5 章会反复碰到）。当 CMOS 工艺把电源电压从 5V 一路压到 0.8V，信号摆幅越来越小，热噪声的相对占比越来越大——**信噪比**成了先进工艺里最疼的伤口。

三个参数的出场顺序不是巧合。它是物理逻辑：你得先让信号大得能被检测到（幅度），再让它快得能承载你需要的全部信息（带宽），最后才轮得到“干净不干净”（信噪比）——因为你要先有信号，才能谈论信号里的噪声。

带着这三个参数的眼睛去看后面的每一幕历史——你会发现每一幕里人类在搏斗的，始终是这三个敌人中的至少一个。

1.4 序幕：电——从实验室的玩具变成一个可以用的东西

在电报出现之前，电只是一个实验室里的新奇现象。从摩擦琥珀产生静电，到能驱动一台机器运转，中间隔了两千多年——而真正的突破全都挤在 1800 年前后的几十年里。每一个突破都在回答信号的一个基本问题：**怎么产生它、怎么度量它、怎么描述它。**

1.4.1 静电时代：信号的第一种形态——一次性的“啪”

古希腊人就知道，拿琥珀在毛皮上摩擦，能吸起小纸片。但信号被“困”住了——摩擦产生的静电是一次性的火花，放完就没了，没法持续、没法控制、没法测量，更没法存储。信号在两千年时间里只是一个科学演示，偶尔用来逗人。

第一个突破存储的是 1745 年的莱顿瓶。一个玻璃罐，内外各贴一层金属箔。用摩擦起电器往里灌电荷，电荷存在两层金属之间的玻璃上——**这是人类造出来的第一个电容器，也是第一个能“存一段信号”的装置。**但它释放的是一次性脉冲，不是持续波形。本杰明·富兰克林 1752 年的风筝实验证明闪电和莱顿瓶里的电是同一种东西——但当时的人仍然不知道拿电来做什么。它只是一个惊悚的科学演示：几十个人手拉手被莱顿瓶电得一起跳起来，围观群众尖叫鼓掌，然后没了。

从信号的视角看，莱顿瓶的意义在于：**信号第一次有了“存储”这个操作**——虽然存的是一个无法控制形状的单次脉冲。电容储能的基本概念，在这个时期已经播下了种子（第 2 章）。

1.4.2 伏打电堆：信号的第一种持续形态——直流

1800 年，意大利人伏打做了一件事：把锌片和铜片交替叠起来，中间隔一层泡过盐水的布。两端接上线——**线路上流过了持续的电流。**这就是伏打电堆，人类第一个电池。

从信号的视角看，这件事的意义怎么强调都不过分：和莱顿瓶的单次脉冲不同，伏打电堆给出的是一个**持续的、稳定的信号形态——直流**。第一章里那个最基础的信号——“一个不随时间变化的恒定值”——在物理上第一次被实现了。信号不再是一个瞬间的火花，而是一条可以持续流动的河。有了这条河，你才能往里面编码信息——就像你得先有一张纸，才能在纸上写字。

伏打电堆的出现直接催生了接下来几十年的一系列发现：- 把电流通到水里 → 产生氢气和氧气（电解，1800 年同一年，尼科尔森和卡莱尔）- 电流旁边放一个磁针 → 磁针偏转（奥斯特 1820 年，电和磁第一次被连在了一起）

没有伏打电堆，后面所有的电路实验都无法启动——因为你连一个稳定形态的信号源都没有。

1.4.3 欧姆定律：信号第一次可以被“算”

奥斯特的发现震惊了整个欧洲科学界——电和磁之间有关系。但接下来一个关键问题没人能回答：电流到底是多少？怎么度量它？怎么计算它？

1827年，德国中学教师欧姆做了一系列实验，找到了电压、电流、电阻三者之间的关系：电流 = 电压 / 电阻。从信号的视角看，这不是一个物理定律——这是信号第一次从“只能看”变成了“能算”。给定电池电压和导线电阻，你能算电流多大——也就是你能预测信号在一条导线上的大小。反过来，你需要某个电流值通过某个负载，你知道该配什么样的电池和多粗的导线。

欧姆定律是信号定量分析的起点。第二章的基尔霍夫定律（KCL/KVL）在此基础上把“算一个电阻上的信号”推广到“算整个回路上任意节点的信号”。一百五十年后，SPICE 仿真器在电脑上解几百万个方程——本质上全部是“给定电路结构，算出每个节点上的电压信号长什么样”。根底追到这里——1827年一个德国中学教师手里那根简陋的导线和磁针。

1.4.4 法拉第：信号的第一种“变形术”——交流和变压

1831年，英国的法拉第做了一个实验：把磁铁插入线圈，线圈两端产生了电流。反过来——线圈里的电流变化，会在附近另一组线圈里感应出电流。这就是电磁感应：变化的磁场产生电场。

从信号的视角看，法拉第做了两件划时代的事。第一，他证明了信号不需要永远是直流——交流信号是物理世界自然支持的另一种形态。转动的磁铁 + 固定线圈 = 正弦波。这是人类第一次不靠“开关电池极性”而产生交流电。第二，他把一个信号的电压变了——两组线圈绕在同一个铁芯上，一组通交流，另一组感应出频率完全相同但电压不同的交流信号。信号第一次被“变形”了——幅度变了，频率不变。

第二章里电感 L 的直觉——“电流不能突变”——物理根源在法拉第 1831 年实验里的线圈：变化的电流产生变化的磁场，变化的磁场感应出反抗电流变化的电压。变压器是法拉第感应的直接应用——它是后来所有开关电源、隔离耦合、阻抗变换技术的物理祖宗。

1.4.5 麦克斯韦：信号的神秘面纱被彻底揭开

1861-1865年，苏格兰人麦克斯韦把法拉第的“力线图”、奥斯特的“电生磁”、法拉第的“磁生电”、库仑的“电荷生电场”——全部写进了四个方程。他还在第四个方程里自作主张加了一项：变化的电场也能产生磁场。这一项叫“位移电流”——不是真的有电流在流，是电场随时间变化，等效于一个电流。

从信号的视角看，麦克斯韦做了一件彻底改变一切的事：他让人类理解了“信号”到底是什么。加上位移电流项之后，四个方程解出了一种波动解——电磁波。波速刚好是光速。麦克斯韦在纸上预言了电磁波的存在，并且在算速度之前就知道它一定是光——方程的内部一致性逼出来的。

这个发现让人类对信号的理解从“导线里跑的东西”一跃变成了“空间中传播的电磁场”。后来电子学里所有的信号概念——时域波形、频率、带宽、调制、频谱——追溯物理根源都在麦克斯韦方程组。第一章里你面对的那些信号语言，是麦克斯韦思想在工程世界的子孙。

赫兹在 1887 年用火花隙振荡器在实验室里第一次实际产生了电磁波。马可尼和特斯拉在 1890 年代把它变成了无线电通信。从此，“有线”的电报之外，出现了“无线”——信号不需要电线了，直接从发射天线到接收天线，穿过空气甚至真空。信号的物理载体从“铜线里的电子流”变成了“空间中的电磁波”——这是信号史上第一次“换载体”，但不是最后一次。

1.5 第一幕：信号在无源世界里走不远

1.5.1 1830-1900：电报与海底电缆——信号的第一次“带宽撞墙”

伏打电堆让人类有了稳定形态的直流信号。欧姆定律让你能在纸面上算信号的大小。法拉第让你能把直流变成交流、把电压变大变小。麦克斯韦让你知道信号本质上是电磁波。到了1830年代，一个最朴素的需求把所有发现拽到了一起：把信号送到视线之外的地方，而且要跑得比马快。

1837年摩尔斯电码解决了“怎么把字母变成电脉冲”——用短脉冲（点）和长脉冲（划）的组合编码字母。从信号的视角看，这就是把信息映射到一个时域波形上——不同的时间长度代表不同的符号。这是人类第一次系统性地做信号编码。1844年华盛顿到巴尔的摩的电报线解决了“脉冲能走几十公里”——用伏打电池做电源，铜线做传输。美国铁路公司是最早的狂热用户：调度命令必须比火车先到，电报第一次让信号比物理实体移动得更快。

但真正的硬仗是跨大西洋电缆。海底电缆不只是一根导线——它是一根泡在海水里的几公里长的电容器。铜芯是内电极，海水是外电极，中间的橡胶绝缘层是介质。从信号的视角看：你发送的是一个干净的方波脉冲（第1章时域视角），但电缆的分布RC网络（第2章频域视角——它本质上是一个巨大的低通滤波器）把方波里的高频分量全部吃掉了。高频谐波是方波陡峭边沿的来源（第1章傅里叶级数的直觉——方波 = 基频 + 奇次谐波），高频分量一死，方波的边沿就塌了、圆了、拖长了。信号到了对岸，已经从清晰的时域脉冲变成了一团拖了几百毫秒的模糊隆起。发得快一点，前后两个脉冲的模糊尾巴就叠在一起——码间干扰。

这就是人类第一次撞上“带宽”和“信号完整性”这两个概念。不是理论推出来的——是工程现实硬砸在脸上的。

苏格兰物理学家威廉·汤姆森（后来的开尔文勋爵）在1855年写出了海底电缆的RC扩散方程——信号在长电缆上的衰减和展宽被第一次量化。他证明：信号衰减与电缆长度呈指数关系，而信号展宽与长度的平方成正比。加粗铜芯可以展宽带宽（RC时间常数变小，低通的截止频率上移）——但粗到一定程度就贵到不可接受了，一根跨大西洋电缆的成本抵得上一艘战舰。

1866年跨大西洋电缆终于成功——靠的不是解决了物理问题，而是妥协：把发报速度降到极慢（每分钟几个词），在接收端用极其灵敏的镜式检流计（汤姆森亲自设计）去辨认那团模糊隆起的“方向”是正还是负。用时间换可辨识度——把信号速率压到远低于物理带宽的极限，给每个脉冲足够的时间让RC充放电稳定下来。这是人类第一次被迫在“信号速率”和“传输距离”之间做交易。这个交易在后面每一个传输媒介上都会以不同的面目重新出现。

这个阶段的物理天花板很明确：无源网络——电池、电线、电磁铁——无论如何组合，信号幅度只会变小、不会变大。每一公里电线都在吃掉你的信号功率，转化成熟。长距离通信的信号被物理定律锁死在“要么慢到几乎静止，要么烂到完全不可辨认”的死循环里。你需要放大——但放大还不存在。

1.6 第二幕：信号第一次能被“撑大”——真空管

1.6.1 1904-1910：从灯泡里长出三极管——信号有了“增益”这个概念

爱迪生在1883年做灯泡实验时发现了一个奇怪的现象：灯泡里的碳丝加热后会向附近一个金属片发射负电荷——电流能从灯丝流到金属片，但反过来不行。这本质是热电子发射。他记录了“爱迪生效应”，申请了专利，然后放那儿了——他不知道拿它做什么。从信号的视角看：他手里有一个单向导电的东西——信号只能朝一个方向走——但当时没有哪个信号需要用单向导电来解决。

1904年，英国人马可尼公司的弗莱明把它变成了检波器——用灯泡改的“弗莱明阀”来整流无线电信号。从信号的视角看，整流就是把交流载波的包络提取出来——高频正弦波的幅度包络里藏着音频信息，把它“削”成单向才能听出来。这是第一个真空管二极管，也是信号处理里“检波”这个动作的物理始祖。

两年后的 1906 年，美国人李·德·福雷斯特在二极管里加了一样东西：在灯丝和金属板之间插入一根金属网——**栅极**。他发现，栅极上加一点点电压，飞向金属板的电子流就剧烈变化。真空三极管诞生。

从信号的视角看：这是人类历史上第一次拥有了信号的“增益”。输入的栅极电压信号可以比输出的屏极回路里的信号功率小几十倍——小信号进去，大信号出来。信号不再是一路衰减的宿命——它可以被“撑起来”了。无源世界的天花板被打破了。

在那个年代，这个发明带来的冲击我们很难体会。海底电缆时代被“信号只能变小不能变大”这条天花板压了整整半个世纪。电话出现之后（贝尔 1876 年），长途通话面临同样的信号问题——人声的声压信号在几十公里导线上衰减到接收端完全听不清。中继站用机械方式（碳粒麦克风 + 电磁耳机）转接话音信号，失真大到多级串联之后语音频谱完全走样、无法辨认。三极管第一次让弱信号进来、强信号出去变成现实——不是机械耦合，不是碳粒对振动膜的响应，是纯粹的电子流被电场实时控制。

从信号参数的角度看：真空管把一个信号的**幅度**放大了几十倍，同时尽量不改变它的**波形**（频率成分和相位关系）。放大器的唯一职责就是这个——幅度变大，波形不变。但现实中永远做不到完美——波形一定会走样，这就是失真的物理来源，后面反馈要解决的核心问题。

1.6.2 物理直觉

真空三极管和 42 年后发明的晶体管的物理原理完全不同——真空管是靠加热金属丝让电子“煮”出来，在真空中飞向屏极，栅极电场在途中拦截或放行。晶体管是靠半导体里的掺杂区与电场控制载流子在固体内部移动。但从信号的视角看，它们在功能上是同一个东西：一个**压控电流源**——输入电压信号控制输出电流信号。跨导 g_m （输出电流变化量 / 输入电压变化量）这个概念，就是在这个时期被命名和量化的，至今仍然是第 5 章放大器分析的核心参数。

1.6.3 1927：反馈——当增益本身变成信号质量的杀手

贝尔实验室的哈罗德·布莱克在 1927 年发明了负反馈放大器。他不是追求“理论美感”——他负责的是跨大陆长途电话系统。从信号的视角看，他面对的问题是：

一个信号经过几百个真空管放大器级联后，失真在相乘。每个放大器本身有一点点增益不准（管子老化、温度变化、电源波动），有一点点非线性（输出波形不是输入波形的完美放大版）。级联放大时，前一放的失真被后一放当作“信号”的一部分再放大一次。发出去的是干净的语音频谱，跨大陆传到对岸变成了一团频谱走样、噪声堆叠的嘶吼。

布莱克花了六年才想通：你不应该把整个信号全部放大——你应该放大“输入信号和输出信号按比例减回来的那个差”。把输出的一小部分用电阻网络衰减后送回输入端，和输入信号做减法。放大器放大的是这个差值（误差信号），而反馈环不断修正输出，直到差值趋近于零。

从信号的视角看，反馈做了一件魔术般的事：**- 增益不再由管子决定，而由电阻比决定**——电阻比在工程上可以做到 0.1% 精度，信号放大倍数从此是精确的、可设计的、不随温度和老化漂的；**- 失真被抑制了**——输出波形一走样，反馈环立刻检测到“输出和输入按比例不一样了”，产生一个修正信号把波形掰回来。闭环失真 $\approx$ 开环失真 / $(1 + A\beta)$ ；**- 带宽被扩展了**——增益带宽积守恒，你用增益换精度，多出来的那部分“增益预算”自动转换成了更宽的可用频带。

他是在纽约渡轮上想到这个主意的——上班通勤坐船穿越哈德逊河。他在一张报纸边上草草写下了负反馈的基本方程。反馈的稳定性判据（奈奎斯特判据、伯德图）在 1930 年代由 Harry Nyquist 和 Hendrik Bode 在贝尔实验室建成完整的数学框架——它们回答的本质上是信号问题：反馈环里信号绕一圈回来，相位会不会刚好翻 180° 把“负反馈”变成“正反馈”？如果会，信号就自激振荡——自己给自己源源不断地提供输入，完全不依赖外部信号，输出变成一个失控的、固定频率的大幅度正弦波。这不是放大，这是自毁。

反馈这件事的后果蔓延到了整个 EE 的所有领域：运放、LDO、PLL、Sigma-Delta ADC——任何一个需要精确闭环控制的系统，根都在布莱克 1927 年的那一次思维转向。

1.6.4 1943 备忘录：雷达逼出了采样定理——信号从连续到离散的第一次跳跃

二战期间，雷达是最高优先级的军事技术。雷达发射无线电脉冲，脉冲碰到敌机反射回来——回波的延时告诉你距离，回波的多普勒频移告诉你速度。从信号的视角看，雷达回波是一个时域上发生了延时和频移的、原来发射脉冲的“变形版本”。你的任务是从这个变形版本里提取延时和频移两个参数。

战争初期的雷达信号处理全部是模拟的——用模拟延时线做距离门，用模拟滤波器组做频移分析。模拟信号处理有两个致命的软肋：噪声在每一级处理中累积（每个处理级都在信号上叠加自己的热噪声），而且系统灵活性为零（换一种雷达波形就要重新设计全部模拟处理硬件）。

解决这两个问题的方向叫数字化：把模拟回波信号变成一串数字，然后用数学运算（而非电路特性）去提取延时和频移。数字化之前必须回答一个核心问题：多快采样才不会让信号的频谱发生不可逆的混叠？

答案来自两个源头：贝尔实验室的奈奎斯特在 1928 年从数学上证明了采样定理——采样频率必须大于信号最高频率的两倍。克劳德·香农在 1948 年把它纳入了信息论的框架，给出了完整的信息论证明。两者之间的 1946 年，贝尔实验室的 PCM（脉冲编码调制）系统第一次把“模拟信号变成一串 0 和 1”做成了能工作的工程设备——采样 + 量化 + 编码，一整套信号从连续到离散的完整翻译链路。

从信号的视角看，采样定理定义了模拟信号和数字信号之间的那条边界——采样频率是这道门的宽度，信号带宽决定了你的信号能不能安全走过去而不被“调包”（混叠把高频分量伪装成低频分量混进采样结果里——第 1 章采样部分的核心物理直觉）。第 6 章任何 ADC 前面那个抗混叠滤波器，位置在这条定律里早已注定——它不是可选项，是物理定律的刚性约束。

1.6.5 真空管的天花板——信号还在等什么

到 1940 年代末，真空管拖到了它的物理极限。从信号的视角看：- 功耗：每个管子的灯丝烧掉几瓦功率——这些功率不参与信号放大，纯粹是“维持管子活着”的代价。ENIAC（1946）一万八千根管子，150 千瓦总功耗——其中 99% 以上不是信号处理消耗的，是灯丝发热消耗的 - 可靠性：灯丝是消耗品，平均每两天烧断一根——意味着你正在处理的那路信号随时可能“断流” - 体积：拳头大一个管子——信号通路在物理空间上被撑得巨大，高频信号在这么长的物理路径上走，寄生电容和电感让带宽做不上去

信号需要的是：一个小到让信号路径足够短（从而寄生参数小 → 带宽能上去）、不需要烧灯丝（从而功耗全用在信号上而不是发热）、能在常温下可靠工作（从而信号通路不会随机断流）的“小控大”器件。这场搜寻直接导向了半导体。

1.7 第三幕：晶体管——信号的放大从真空中搬进固体内

1.7.1 1947-1948：贝尔实验室的圣诞节

肖克利在 1939 年就有过一个想法：用外加电场控制半导体里的电流——做“固体的真空管”，靠电场效应控制载流子，不需要烧灯丝在真空中发射电子。战争打断了一切。1945 年贝尔实验室组建固体物理组，巴丁和布拉顿加入。巴丁从固体表面态理论入手，建议用金属尖端接触半导体表面来验证场效应；布拉顿负责实验。1947 年 12 月 16 日，第一个点接触锗晶体管做出来了——两片金属箔压在锗晶体表面，间距不到一根头发丝的宽度。增益约几十倍，能清晰放大语音信号。输入是微弱的语音信号，输出是同样波形但幅度大几十倍的信号——放大功能被复制了，但这次在固体内完成。

这件事之所以能发生在 1947 年而不是 1927 年，有三个前提缺一不可：

1. 量子力学（1920-1930 年代）给了固体物理的理论框架——能带理论解释了为什么有的材料导电、有的不导电、半导体的导电性为什么可以被掺杂调控
2. 二战期间的雷达用了大量的锗和硅点接触整流器——战时的迫切需求推动了半导体材料的冶金纯化技术

3. 贝尔实验室有钱、有人、有管理层的战略耐心——“AT&T 的电话交换网需要一个不必每两天换一次的放大器。”商业驱动，不是纯科学好奇心

1948 年肖克利在理论上完成了结型晶体管（BJT）——在同一块晶体内部用 P 型和 N 型掺杂区天然形成两个背靠背的 PN 结。这才是后来真正能量产、能可靠工作的架构。1956 年三人共获诺贝尔物理学奖。

晶体管不是“被发明的”，而是被等到的。理论、材料、工艺、需求——四样东西全部到齐的那一年，它就自然出现了。从信号的视角看，晶体管做的事和真空管完全一样——输入小信号控制输出大电流——但信号路径从真空搬进了固体，不需要预热、不烧灯丝、物理尺寸小了不少一个数量级（信号路径短 → 寄生参数小 → 带宽上限更高）。而“为什么是锗先于硅”这个问题，答案也在信号上：锗更容易纯化到器件要求的纯度（先能做出来），但硅的带隙更宽意味着关断状态下信号泄漏更低，天然氧化层 SiO_2 又是完美的绝缘体和光刻掩模——后来集成电路选硅，是信号质量要求做出的物理选择。

1.8 第四幕：集成电路——当信号通路短到可以和晶体管本身做在同一块材料上

1.8.1 1958-1959：基尔比与诺伊斯——信号完整性从宏观缩进微观

晶体管的发明让电子设备的体积和功耗降了一个数量级。但到了 1950 年代末，新的天花板又从另一个维度撞上来了。从信号的视角看，问题出在晶体管和晶体管之间的信号通路上。

一个用分立晶体管搭的计算机逻辑板，几百个晶体管，几千根手工焊的连接线。每一根线从元件引脚焊到电路板焊盘上——焊点是信号通路上的一个机械接点，而机械接点的接触电阻会随机波动（信号幅度被随机调制）、引脚到焊盘的寄生电容和电感对高频信号形成低通滤波（信号边沿变慢、带宽被压缩）。焊点多到一定程度，信号完整性崩塌——一根虚焊就能让信号通路彻底断开。业界管这叫“数字暴政”（tyranny of numbers）——不是晶体管本身不靠谱，是信号在晶体管之间走的路不靠谱。

德州仪器的杰克·基尔比在 1958 年夏天用一个想法破局：不要把晶体管做在不同的小芯片上再用金属线连起来——把所有元件做在同一块半导体材料上。信号从一个晶体管到下一个晶体管的路，直接做在晶体内部。他用一块锗做了第一个集成电路原型——一个移相振荡器，电阻、电容和晶体管全做在同一块锗片上。

几乎同时，仙童半导体的罗伯特·诺伊斯解决了一个基尔比没解决的关键问题：批量可制造的信号互连线。诺伊斯用光刻 + 金属蒸发的方式在硅片表面做金属薄膜互连线——先在硅片表面覆盖一层铝，然后用光刻胶定义图案，刻蚀出连线。这就是“平面工艺”——光刻定义图案、掺杂改变导电性、金属层做信号通路。这套流程成为了此后所有集成电路制造的标准化范式。

从信号的视角看，诺伊斯的平面工艺把信号通路从“厘米级的导线 + 手工焊点”压缩到了“微米级的金属薄膜 + 光刻定义的几何图形”。信号从一个晶体管到下一个晶体管，不再经过不可靠的机械焊点，而是走了一条由光刻精确定义的、寄生参数可控的、可以一次性批量制造的金属路径。信号完整性的问题没有消失——它只是从宏观尺度（焊点、导线、插接件）缩小到了微观尺度（金属线对衬底的寄生电容、相邻金属线间的串扰、走线电阻的 IR drop）。第 6 章的版图和匹配——本质上就是在微观尺度上继续和“信号在路上变差”这件事搏斗。

基尔比证明了“可以”，诺伊斯证明了“能产”。2000 年基尔比获诺贝尔物理学奖。诺伊斯于 1990 年去世，诺奖不追授。但诺伊斯的平面工艺在信号的视角下留下了一个延续至今的印记：从那以后，芯片上的信号通路不再经过不可靠的机械焊点，而是走光刻精确定义的金属薄膜。而信号完整性的问题并没有消失——金属线对衬底的寄生电容仍然在拖慢信号边沿（和 1855 年开尔文面对的海底电缆 RC 展宽是同一个物理方程，只是空间尺度从几千公里缩到了几微米），相邻金属线的耦合电容也成了芯片级串扰的根源。

1.9 第五幕：CMOS——一个被嘲笑的低功耗专利，等了二十年，因为信号的路数变了

1.9.1 1963：MOS 出场——信号从“电流控制”变成“电压控制”

BJT 是“电流控制”的——基极要吃直流偏置电流。在模拟放大器里（第 5 章），这是信号处理必须付的入场费。但在数字逻辑里，当晶体管作为开关使用时，问题出现了：每个逻辑门——即使什么都不算、只是静态地保持着一个 0 或 1——基极仍然在吃电流。几百个门在一起，信号还没开始处理，功耗已经把芯片烤到能煎鸡蛋。几千个门在一起，信号处理本身的功耗之外，静态的“空转功耗”就足以把芯片烧穿。

1963 年，仙童半导体的弗兰克·万拉斯发明了 CMOS——Complementary MOS，互补 MOS 逻辑。核心结构极其简洁：一个 PMOS 和一个 NMOS 串联在 VDD 和 GND 之间，两个管子的栅极连在一起做输入。任何时候只有一个管子导通——VDD 到 GND 之间没有直流通路。静态功耗趋近于零。只有开关的瞬间，两个管子同时微微导通那么一刹那（几十皮秒量级），才有一小股短路电流流过。

从信号的视角看，CMOS 做了一件被当时绝大多数人严重低估的事：它把“信号”和“功耗”解耦了。在 BJT 逻辑里，信号流过门的同时，直流电流也流过门——信号和功耗是绑定的。在 CMOS 里，门静态保持 0 或 1 时没有电流——只有信号翻转（从 0 到 1 或从 1 到 0）的那一刻才消耗能量，而且消耗的能量主要是给栅极电容充放电，不是直流导通。信号翻转的次数决定动态功耗，信号的静止状态几乎不耗电。

万拉斯在 1963 年 ISSCC 上展示这个想法时，台下反应是礼貌性的冷淡。当时工业界的判断：这玩意儿速度太慢（PMOS 空穴迁移率是电子的 1/3，所以 PMOS 天生比 NMOS 慢），面积太大（两个管子做一个逻辑功能），不值得为省那点直流功率牺牲速度和密度。万拉斯的专利被仙童以极低的价格卖给了其他公司。

二十年后，集成度上到百万晶体管量级。BJT 逻辑的静态功耗把设计师逼到了墙角——不是“设计不太优化”，是“芯片物理上散发不了那么多热量”。CMOS 从“被嘲笑的选择”变成了“唯一可行的选择”。不是 CMOS 征服了世界，是信号通路的密度推到百万门量级之后，功率密度把其他所有选项都物理淘汰了。

第 7 章里那个“PMOS 在上、NMOS 在下”的反相器——它之所以长成那样，不是因为课本这么画的，而是信号密度的需求判了 BJT 逻辑的死刑。

CMOS 的另一个信号层面的巨大优势——第 4 章里提到的 MOSFET 栅极不导电——在这里显出了全部威力：一个时钟信号（本身是一串方波）可以同时驱动几万个逻辑门的栅极而几乎不衰减，因为每一路栅极看到的输入阻抗是 $10^{15} \Omega$ 量级。没有高输入阻抗，一个时钟信号根本驱动不了大规模数字电路——信号在路上就被负载吃光了。数字电路规模的上限在器件物理层面就被解开了。

1.9.2 1965：摩尔定律——信号密度的时间表

戈登·摩尔在 1965 年为《电子学》杂志写了一篇短文，画了一条线：集成电路上的晶体管数量，大约每两年翻一番。这不是物理定律——是他观察了 1959 年到 1965 年的趋势后做出的经验外推。当时他预测的只是未来十年。结果这条线跑了超过半个世纪。

从信号的视角看，摩尔定律意味着什么？信号通路的密度每两年翻一番，信号在每个门上的传播延迟每两年缩短约 30%，信号在芯片上的总带宽每两年翻一番。整条半导体产业链把摩尔线当成了行业时间表——不是它像物理定律一样准确，而是所有人同时按照同一个节奏往前跑，你不跟上就被甩出赛道。

摩尔定律的另一个效应：它强制定死了 EE 设计方法论的基础假设——工艺每两年变一次，你的信号处理方法必须能在不同工艺之间迁移。模拟设计师不能只会在 180nm 工艺上设计运放——他们需要的是一套不绑定在某代工艺参数上的通用方法。这就是为什么 gm/Id 设计方法成

为了模拟 IC 设计的核心武器——它用归一化变量替代对具体 V_{th} 、 μn 、 C_{ox} 数值的依赖。

到此，CMOS 的故事给信号留下了三个遗产：第一， SiO_2 栅氧绝缘层让 MOSFET 能可靠关断，信号静态时不消耗直流功率——这是高密度信号处理能存在的物理前提。第二，栅极的高输入阻抗让一个时钟信号能同时驱动几万个门而几乎不衰减——信号在大规模数字系统里不会被负载吃光。第三，PMOS 和 NMOS 互补串联的结构本身，定义了第 7 章那个反相器——它是此后所有数字逻辑的最小单元。这三样加在一起，把“数字信号处理能走多远”的物理上限推到了此前无法想象的高度。

1.10 第六幕：摩尔定律的副产品——模拟信号在数字工艺的夹缝里挣扎

1.10.1 1970s-现在：数字拖着模拟走——信号的“摆幅危机”

有一个反直觉的事实：模拟电路——放大器、带隙基准、LDO、ADC——从 1970 年代到现在，不是被它自己的需求主动推动的，而是被数字电路拖着走的。

每一代 CMOS 工艺几乎只为一件事做优化：数字逻辑门做得更小、更快、更省电。摩尔定律的主语是数字。模拟电路的设计者永远是“副产品的用户”——在数字优化的工艺上，用各种设计技巧和架构创新，让模拟信号处理在越来越恶劣的物理环境里还能工作。

从信号的视角看，两个维度的恶化是致命的：

- **信号增益危机**：阈值电压 V_{th} 一代比一代低（数字逻辑省电——栅极摆幅小 → 充放电电流少 → 动态功耗低）。但模拟放大器的本征增益 $g_m \cdot r_o$ 随之下降——沟道越短 → 输出阻抗 r_o 越小 → 单管电压增益越差。以前一个共源管能给 40dB 增益，现在可能连 15dB 都勉强，必须用 cascode（管子叠管子增加输出阻抗）或多级运放来攒增益。信号在每一级上的“放大倍数”被工艺偷走了。
- **信号摆幅危机**：电源电压从 5V → 3.3V → 1.8V → 1.0V → 0.8V。模拟信号的可用电压摆幅从几 V 被压缩到几百 mV。摆幅小了 → 同样的热噪声电平（由物理常数 kT/C 锁定，不能随电压等比例缩小）在信号摆幅中占据的相对比例越来越大 → **信噪比代代恶化**。放大器的设计越来越像在最窄的独木桥上跳舞——信号的脚下空间越来越小，掉进噪声的概率越来越大。

这就是第 5 章的 cascode 结构、第 6 章的带隙基准曲率补偿、低噪声运放设计、精密修调技术这些“高级技巧”存在的真实动机——不是设计者“喜欢复杂”，是数字工艺给模拟信号的存活空间越来越小，简单方案已经物理上不可行。

1.10.2 ADC 架构的分化——同一个信号问题，三种不同的取舍

ADC 的历史是一个完美的“信号需求决定架构取舍”的样本。同一个问题——把连续模拟信号变成离散数字编码——当信号的带宽、精度、功耗约束不同时，最优解完全不同：

- **Flash ADC (1950s-1960s)**：军事雷达和电子侦察。信号的带宽极宽（GHz 级），战场电磁环境差，信号本身信噪比有限。需求：速度绝对优先——一个时钟周期出结果；精度次要——6 到 8 位够了（输入信号本身的信噪比就锁在这个层级）。 $2^N - 1$ 个比较器同时比较——“用硬件并行换采样速度”。
- **SAR ADC (1970s-1980s)**：工业控制、医疗仪器、地震数据采集。信号带宽中等（kHz~MHz），但需要高精度（12-16 位）去捕捉微小的信号变化（比如地震仪里地壳微动的微伏级信号）。逐次逼近——每一位一个时钟周期，用时间换精度。1975 年第一款商用 SAR ADC 芯片诞生，证明了这个架构可以量产。
- **Sigma-Delta ADC (1980s 后期)**：数字音频。CD 需要 16 位以上精度、44.1kHz 采样率——SAR 在这个精度上非常难做，因为电容阵列的匹配精度在芯片上被物理失配锁死在 12 位左右。Sigma-Delta 的思路是信号层面的换道：“我不在模拟域硬拼元件匹配——我多跑 64 甚至 256 倍的采样率（过采样），把量化噪声用反馈环推到高频（噪声整形），然后用数字低通滤波器一刀切掉带外噪声。”信号的精度从模拟域（电容匹配精度）转移到了数字域

（数字滤波器的阶数和系数精度）——对 1980s 后期的 CMOS 工艺来说，数字滤波器已经非常成熟且廉价，而模拟高精度电容匹配始终是物理硬伤。

第 6 章里那三种 ADC 架构不是并列的“可选方案”让你挑一个——它们是三个不同的历史时代，面对同一个信号翻译问题，在三种不同的**带宽-精度-功耗**约束组合下，各自走到了最优解的岔路口。Flash 用“硬件并行”换速度，SAR 用“逐位时间”换精度，Sigma-Delta 用“过采样率 + 噪声整形”把精度实现的负担从模拟搬到数字。

而这一切的背后，是一个更深层的趋势：数字 CMOS 工艺每一代都在压缩信号的生存空间——单管本征增益 $gm \cdot ro$ 越来越低（信号靠一个管子“撑”不起来了，cascode 和多级运放成了必修课），电源电压越来越低（信号可用摆幅从几 V 被压到几百 mV，同样的热噪声占了更大的相对比例），数字部分的瞬态电流尖峰却越来越大（LDO 做电源域隔离不再是为了“更干净”，而是“不被数字噪声淹死”）。模拟信号处理设计的难度，不是设计师自己没事找事——是数字工艺在每一代升级时，都在把模拟信号的存活空间收紧一寸。

1.11 第七幕：混合信号——在模拟信号和数字信号之间架桥

1.11.1 什么叫混合信号

不是“一块芯片上既有模拟电路又有数字电路”。那是物理结果，不是本质定义。

从信号的视角看，混合信号的真正含义是：一个系统在世界的最前沿接住的是连续时间的连续幅度信号（电磁波、声压、温度、压力……），而系统的内核只能用离散时间、离散幅度的数字信号来做存储和运算——在这条边界上，所有的设计本质上都是在两种信号形态之间做翻译，并在翻译过程中保住信号的信息不丢失。

ADC 是“连续幅度 → 离散编码”的翻译器。DAC 是反方向——“离散编码 → 连续波形”。PLL 是“连续相位差 → 离散分频比调整”——一边是模拟的连续时间比较，另一边是数字的可编程分频器。LDO 是“连续的模拟控制环路，给数字负载供电”——而数字负载消耗的电流信号是以纳秒为单位的方波跳变，频谱从 DC 一直铺到 GHz。LDO 的反馈环路带宽必须覆盖这个频谱，才能在负载电流跳变的瞬间及时调整，不让输出电压掉出容差。

第 6 章你以为是在学“几个独立的芯片功能模块”。从信号的视角看，你其实是在学**信号怎么在模拟和数字两个世界之间安全地过桥**。每一座桥用的材料全是前五章的东西：反馈环（第 5 章——让翻译误差趋零）、带隙基准（第 3、4、6 章——给出翻译用的度量衡）、采样定理的硬约束（第 1 章——规定模拟信号的带宽和采样频率之间必须保持的安全距离）。

1.11.2 整个 EE 知识体系的结构：不是一棵树，是一张信号网

前八章如果是按章节顺序读的，可能会让你产生一个错觉：EE 知识是一条直线——信号 → 器件 → 电路 → 系统，一根链条从头串到尾，各章节“分工”明确、互不相扰。

真实的 EE 不是这样。真实的情况是——从信号的视角看，同一个概念、同一个器件、同一种分析方法，在完全不同的上下文里反复出现，每次换个面貌，但物理本质不变：

- **同一个晶体管**（第 4 章）：信号输入差分对的放大管（第 5 章——饱和区，连续的微小信号摆动），LDO 的调整管（第 6 章——饱和区，大电流驱动），数字逻辑门的开关管（第 7 章——截止区和线性区之间跳跃），SAR ADC 的开关电容阵列（第 6 章——三态：导通、关断、沟道电荷注入对信号精度的影响）。同一颗管子的物理结构没变，但信号通过它的方式在四个场景里完全不同。
- **同一个反馈思想**（第 5 章）：运放里的频率补偿反馈（稳增益、扩带宽、降失真），LDO 里的电压反馈（输出电压和带隙基准比较），PLL 里的相位反馈（VCO 的输出相位和参考相位锁定），Sigma-Delta 里的噪声整形反馈（量化噪声被推高频再切掉）。同一个“**输出取样-和参考比较-放大误差-修正输出**”的信号闭环逻辑，在四个维度上换了四张脸。
- **同一个电容 C**（第 2 章）：密勒补偿电容（运放里做极点分裂——把一个电容的物理值变成输入端的等效大电容，压低主极点），ADC 的采样保持电容（在采样瞬间把模拟电压“冻

住”—— $Q = CV$ ），开关电容滤波器的电荷传输媒介（用开关和电容的组合等效一个电阻——用采样率控制等效电阻值），PLL 环路滤波器的核心元件（把电荷泵的脉冲电流积分成 VCO 的控制电压）。同一种元件的物理方程（ $Q = CV, i = C \cdot dV/dt$ ）完全没变，信号接入的方式变了——电容就从“稳定信号的”变成“存储信号的”变成“滤噪声的”。

EE 不是一条链，是一张信号网。每一个知识节点都同时参与多条信号处理路径——信号放大、信号滤波、信号转换、信号存储、信号传输——在不同的历史和物理约束下改换面目。前八章按线性顺序讲，是为了帮你建立第一遍“从左到右”的骨架。但你在读完这篇序言之后回头看，会发现第一章给你的“看信号的眼睛”在后面每一章都在用；第五章给你的“反馈——用误差换精度”的思想，你到第六、七、八章每一次遇到闭环系统时都在用；第四章给你的“这个管子怎么控信号的流动”，从第五到第八章你换了至少四种用法。

1.12 历史走完了吗：信号的下一站

没有。这本书停在 2025 年，但那个贯穿两百年的核心信号问题还在往前推——**怎么让信号在另一端被完整地认出来**——只是今天的“另一端”是 5G 基站的毫米波相控阵、是火星探测器到地球深空天线的几亿公里链路、是植入体内的传感器到体外接收器的微瓦级信号。每个场景都在把信号的带宽、功率、精度、可靠性往不同方向的极限推。

- 摩尔定律在物理层面趋近尽头——3nm 以下沟道只有十几个原子宽，量子隧穿从次要效应变成信号泄漏的主要机制。业界在探索 GAAFET、CFET，但这些仍然在 CMOS 范式内部延伸。下一个信号处理的范式——是光子计算、是量子比特、还是别的物理机制——目前没有定论
- 模拟信号在原子尺度挣扎：失配的物理极限——晶体管沟道里只有几百个掺杂原子时，随机涨落让每个管子的信号特性各不相同；1/f 噪声、栅极漏电流——以前是“工艺工程师要解决的问题”，现在是“器件物理的基本定律在明确告诉你：此路不通”
- 存内计算——在存储阵列里直接做矩阵乘加，省去数据在存储和计算之间搬运的能量。从信号的视角看：信号不再走“存储 → 总线 → 计算单元 → 总线 → 存储”的长途路径，而是在数据原地被处理。信号通路缩短了几个数量级，能量消耗和延迟同步降低
- 硅光子——用光子而非电子做芯片间数据传输。从信号的视角看：这是信号的物理载体第二次大换道（第一次是真空电磁波替代导线上的电流，这一次是光子替代导线上和芯片里的电子）。光在波导里几乎不发热，带宽是电信号的几个数量级——但光电转换的效率和集成度目前仍在和电子方案激烈竞争

这本书不回答这些问题。它的任务只有一个：让你站到这道门前面，用你自己的眼睛看清——这道门是怎么出现在这里的、门后面有光、光是从哪个方向照过来的——然后你自己决定什么时候去推它。

1.13 两种读法

从头到尾读：如果你想要“从零到一”的完整图景——按章节顺序。这本书就是为了这个顺序写的。

按维度跳读：如果你只关心中间的某一条线：

- 信号线：第 1 章 → 第 2 章 → 跳到第 5 章（反馈对信号的作用）→ 第 6 章（ADC 的采样和量化）
- 器件线：第 3 章 → 第 4 章 → 第 5 章（器件的小信号模型用于放大）→ 第 7 章（同一器件换用法做开关）
- 电路线：第 5 章 → 第 6 章 → 第 7 章 → 第 8 章

三条线最后汇合在同一个地方：你能搭出一个完整的、从模拟输入到数字输出的信号处理链路。只不过顺序不同、侧重点不同——就像同一座山，三条不同的登山路线。

1.14 一个建议

这本书里的每一章，我都尽量用物理直觉而非数学推导来讲。不是因为数学不重要，而是因为**直觉在先，公式在后**。你先把“这件事为什么存在、它在解决什么问题”搞懂了，公式自然有去处。反过来——先背公式再套题——你永远分不清密勒补偿和调零电阻哪个是为了解决哪个问题。

所以读每一章时，试着问自己三个问题：

1. 这一章解决了上一章的什么遗留问题？
2. 这一章用了哪条线（信号？器件？电路？还是多线的交叉？）
3. 这一章给下一章留了什么新问题？

回答得了这三个问题，你就不是在“学知识点”了——你在跟着人类 EE 的演化史重走一遍。

这篇序言没有引入任何新技术——它只做了一件事：把前八章的每一个“是什么”补上了“为什么在这个时间点出现”。把物理因果线和历史动力线叠在一起，你脑子里留下的不是“EE 有哪些知识点要背”，而是 **EE 是人类为信号杀出的一条血路**。

2 第一章：信号的语言

2.1 本章定位：信号维度

在整个 EE 知识体系中，信号是第一块基石。器件是处理信号的，电路是组织器件的——但如果你不知道信号长什么样、怎么描述它、它有什么脾气，后面的一切设计都无从下手。

本章建立一套描述信号的完整语言。两套“眼睛”——时域看形状，频域看配方。再加两个工程刚需：带宽告诉你电路得多快，采样定理告诉你从模拟到数字怎么翻译才不会丢信息。

2.2 1.1 信号是什么

往最简单说，信号就是某个物理量随时间变化的轨迹。你拿电压探头戳到电路里一个节点，示波器上跳动的那个东西，就是信号。

但“看到它跳”不等于“理解它”。要真正描述一个信号，需要两套语言——时域和频域。同一件事的两副面孔。

2.3 1.2 时域——信号的长相

时域是人最本能的视角：信号随时间怎么变？横轴是时间，纵轴是幅度。

直流：一个恒定的值，不随时间变。像一个永远不动的湖面。理想的直流是一根水平线，但现实中永远有微小波动——那些波动就是噪声，后面第 6 章会反复遇到。

正弦波：某个量以固定频率、固定幅度来回摆动。频率 f 告诉你一秒摆多少次（单位 Hz），周期 $T = 1/f$ 告诉你摆一次要多久，幅度告诉你摆多远，相位告诉你“计时从哪个位置开始”。

正弦波看起来简单到了无聊的地步，但它是一切信号中最重要的一种——原因在 1.3 节频域部分揭晓。

方波、三角波、锯齿波：肉眼可见的不同“形状”。方波在 0 和 1 之间跳，三角波直上直下，锯齿波慢慢爬上去然后突然掉下来。它们各自有不同的频率“配方”——1.3 节傅里叶级数里会拆开来看。

阶跃信号：从 0 突然跳到某个值，然后永远停在那里——就像你啪一下合上开关。阶跃是测试电路的“标准考试题”：给放大器一个阶跃输入，看输出多快能反应过来、有没有振铃——这叫阶跃响应，它和频率响应是一对等价描述（第三章数学书的拉普拉斯变换里会严格证明这一点）。

冲激信号：一个无限窄、无限高、但面积固定为 1 的尖峰。自然界里不存在真正的冲激，但它是信号世界的“基本粒子”——任何信号都可以拆成一串不同时刻、不同强度的冲激的排列。这个思想在第 2 章“卷积”里是核心。

随机信号：不是确定的波形——你永远不会知道下一个瞬间它确切是多少。热噪声就是最典型的随机信号：每个时刻的值服从高斯分布，有确定的 RMS 强度但没有确定的峰值。第三本书概率论第四章和本章 1.4 节的采样噪声分析都会用到它。

2.4 1.3 频域——信号的配方

时域能描述“形状”，但有一个严重的盲区：看不出信号的“内容”。两个完全不同的时域波形，可能包含相似的频率成分。而频域直接告诉你——这个信号里藏了哪些频率、各有多少。

频域思维的物理必要性：你要设计电路去处理一个信号，首先得知道信号占多宽的频谱、能量集中在哪个频段——否则连该用多大带宽的放大器都不知道。

2.4.1 傅里叶级数：周期信号的频域“指纹”

核心洞察：任何周期信号，不管时域长得多么奇怪，全都可以拆成一堆正弦波的叠加。直流分量 + 基频分量 + 二次谐波 + 三次谐波 + ……就像一个和弦——你听到的是一个声音，但它其实是很多个频率同时发出来的。

举例：方波的频谱只有奇次谐波（ $1f$ 、 $3f$ 、 $5f$ 、 $7f$ ……），谐波次数越高幅度越小（ $1/n$ 衰减）。这意味着方波的边沿越陡，需要的高频谐波越多——你要完整传输一个方波，电路带宽必须足够宽，否则高频谐波分量被砍掉，方波的边沿就变圆了。

2.4.2 傅里叶变换：非周期信号的连续频谱

一个孤立的脉冲不是周期的——怎么拆？把周期想象成无限大，离散的谱线就连成了一片连续谱。这就是傅里叶变换： $F(\omega) = \int f(t) \cdot e^{-j\omega t} dt$ 。第三本书第 6 章会展开讲这个公式怎么用、怎么算；本章只需要理解它的物理意义。

一个极窄的脉冲：时域只占一瞬间，频域却铺满所有频率——从 0 到无穷，每个频率都有分量。一个纯正弦波：频域就是孤零零一根线，时域却从负无穷延伸到正无穷。

这就是时域与频域的“不确定性原理”——信号在时域上越集中，在频域上就越分散；反过来也一样。一个脉冲越窄，占用的频谱越宽。这不是数学家的怪癖，是物理世界的硬规律。

2.4.3 为什么偏偏是正弦波

不是数学家拍脑袋选的。因为正弦波经过任何线性电路，出来还是正弦波——频率完全不变，只可能改变幅度和相位。你给放大器灌一个 1kHz 正弦波，出来的就是 1kHz，不是 1.2kHz，也不是方波。

在数学上，正弦波是线性系统的唯一“特征函数”（第三本书线性代数第 3 章会讲什么是特征函数——这里只记直觉：正弦波是 LTI 系统的“不变形态”）。这个性质意味着：只要你知道电路对每一个频率单独的态度（频率响应），你就能预测它对任意输入信号的态度——因为任意信号已经拆成正弦波了，每个频率分量各自被电路“处理”一遍，最后拼回去就是输出。这个思想贯穿了从第 5 章单管放大器到第 6 章 ADC 的每一个设计环节。

2.5 1.4 带宽——信号的“占地面积”

带宽是信号“用到了”的频率范围——从最低有意义的频率分量到最高有意义的频率分量。几个例子建立直觉：

- 纯 1kHz 正弦波：理想情况下带宽 ≈ 0 ，就一根谱线
- 人声：约 50Hz $\sim$ 4kHz
- 高质量音频：20Hz $\sim$ 20kHz
- 视频信号：DC $\sim$ 几十 MHz
- 雷达脉冲：几 GHz 量级

带宽决定了电路设计的难度上限。信号带宽越宽，电路必须在更宽的频率范围内保持一致的增益和稳定的相位；同时越宽的带宽意味着越多的噪声被放进来（噪声通常是宽带的），需要消耗的功耗也越大。所以有经验的工程师拿到需求的第一反应永远是——“能不能把带宽压到刚好够用？”

2.6 1.5 采样——从连续到离散的桥梁

真实世界的信号是连续的（模拟），但数字系统只能处理离散的点。你需要对信号采样——每隔固定时间量一次电压值。

2.6.1 采样定理

采样频率 $\geq$ 信号带宽 $\times 2$

这不是一个“建议”，是物理的硬约束。采样过程在频谱上会产生原信号频谱的“副本”——副本之间的间隔就是采样频率。如果采样太慢，副本就会和原版重叠（混叠），高频分量会“伪装”成低频分量混进采样结果里。

混叠一旦发生，不可逆。你永远分不清混叠后的那个分量是真的低频信号还是高频信号“冒名顶替”来的。这就是为什么每个 ADC 前面一定有一个抗混叠滤波器——把高于采样频率一半

的信号分量提前压到足够低。这个滤波器不是可选项，是物理定律的刚需。第 6 章会回来看这条定律在芯片上是如何被执行的。

2.7 1.6 信号大小——三种度量方式

同一个信号，“多大”可以有三个不同答案，各有各的用途：

- **峰值（或峰峰值）**：最大值离零多远（或最大值减最小值）。用来判断信号会不会把电路“撑爆”——超过电源轨导致饱和，超过击穿电压导致损坏。
- **平均值**：直流分量。长时间的均值。如果均值为零，说明信号没有直流偏置。
- **有效值（RMS，均方根）**：功率等效。1V RMS 的正弦波和 1V 直流，在同一个电阻上发热一样。计算信噪比时，信号和噪声都用 RMS。

噪声因为理论上峰值无穷大（虽然概率极低），只能用 RMS 来描述它的“有效强度”。

2.8 本章在整本书中的位置

- 本章是全书起点：信号是你要处理的对象，后面一切章节都在为它服务
- → 第 2 章《驯服波》：有了信号，下一步是用 RLC 网络塑造它——滤波、谐振、传输线
- → 第 5 章《模拟电路——从放大到运放》：放大器的输入是信号的某一个“碎片”，频域思维直接用于频率补偿
- → 第 6 章《模拟集成电路》：ADC 的设计以采样定理为物理前提；信噪比计算依赖 RMS
- → 第三本书第 6 章《信号变换》：傅里叶变换和拉普拉斯变换的数学全貌

3 第二章：驯服波——信号在无源世界

3.1 本章属于「信号 × 电路」维度

上一章建立了描述信号的语言；本章回答下一个问题——有了信号，在不动用“放大”这个能力之前，我能用什么手段去改变它？

答案是 R、L、C。三个无源元件，不需要电源，不需要晶体管，仅靠几何和材料，就能让信号改变形状、选择性通过、在某一个频率上共振。这一章是整个 EE 的“交通规则”——电流怎么流、电压怎么分、不同频率的信号被怎样差别对待。

3.2 1. 三兄弟——R、L、C 各自对信号做了什么

3.2.1 电阻 R

最简单也最诚实。不管什么频率的信号过来，它都一视同仁——电压和电流成正比（欧姆定律），能量被不可逆地转化成熟。电阻在频域上没有“态度”——阻抗恒定为 R，不随频率变化。

3.2.2 电容 C

电容不像电阻那样一视同仁——它对不同频率的态度完全不同。它的物理图像：两块导体中间夹一层绝缘，电荷在极板上积累，电场储存能量。

- 直流（频率 = 0）：电容是开路——绝缘层不让直流电流通过，电容充满后电流为零
- 低频交流：电容阻抗很大——电压变化慢，电荷有足够时间在极板上堆积，产生反向电压阻止电流
- 高频交流：电容阻抗很小——电压变化太快，电荷来不及堆积就被反方向抽走了，电容“短路”
- 数学上：阻抗 = $1/(j\omega C)$ ——频率越高阻抗越小，反比关系
- 电压不能突变——电容电压的“惯性”来源：要改变电压必须改变极板上的电荷量，这需要时间

3.2.3 电感 L

电感和电容是镜像关系。物理图像：绕成圈的导线，电流流过产生磁场，磁场储存能量。

- 直流（频率 = 0）：电感是短路——理想电感对直流就是一根导线，磁场稳定后不再产生反压
- 低频交流：电感阻抗很小——电流变化慢，感应反压小
- 高频交流：电感阻抗很大——电流变化快，磁场快速变化产生强大的反向电压阻止电流变化
- 数学上：阻抗 = $j\omega L$ ——频率越高阻抗越大，正比关系
- 电流不能突变——电感电流的“惯性”来源：要改变电流必须改变磁场的强度，这需要时间

3.2.4 物理直觉

- 电容像水箱（体积大 → 容值大）：水压（电压）变化需要注水（充电）或放水（放电），急不来
- 电感像重飞轮（质量大 → 感值大）：转速（电流）变化需要克服惯性，也急不来
- 电容和电感都是储能元件，不像电阻那样消耗能量，而是“暂时存着、下个时刻吐出来”——这正是谐振和滤波的物理基础

3.3 2. KCL 与 KVL——回路的交通规则

- 基尔霍夫电流定律 (KCL): 任何一个节点, 流进的电流 = 流出的电流。电流不会凭空消失。
- 基尔霍夫电压定律 (KVL): 任何一个闭合回路, 所有器件的电压差走一圈加起来 = 0。电压不会凭空产生。

这是所有电路方程的两条总源头, 从手算节点电压法到 SPICE 仿真器在电脑上解几百万个方程, 本质上都是在应用这两条规则。

3.4 3. 阻抗与频率响应——电路对不同频率的“态度”

把 RLC 组合成网络, 这个网络对不同频率的输入会呈现不同的阻抗——对某些频率“放行”(低阻抗路径), 对某些频率“拦截”(高阻抗路径)。

- RC 低通: 电阻串联 + 电容到地。低频时电容开路, 信号完整通过; 高频时电容短路到地, 信号被衰减。截止频率 $f_0 = 1/(2\pi RC)$ 。
- RC 高通: 电容串联 + 电阻到地。低频被电容拦住, 高频通过。同样的 f_0 。
- RLC 串联谐振: 在某一个频率上, 感抗和容抗大小相等方向相反 ($j\omega_0 L = 1/(j\omega_0 C)$), 互相抵消——总阻抗只剩 R , 最小。信号最容易通过这个频率。
- RLC 并联谐振: 反过来, 在谐振频率上阻抗最大——信号最难通过。

物理直觉: 串联谐振时, 电感和电容之间互相倒腾能量——电感磁场放能 → 给电容充电, 电容放电 → 给电感充磁。就像一个秋千, 你推的频率和它自然摆的频率一样, 越摆越大。并联谐振也是一样的能量交换, 只是在不同的回路结构里。

3.5 4. 滤波——选择性让信号通过

滤波是利用 RLC 的频率选择性做“信号筛选”: 某些频率分量畅通无阻, 其他频率被压制。

- 低通滤波器: 低频通过, 高频衰减。应用: 抗混叠滤波 (ADC 前面那个)、电源去耦 (把高频纹波滤掉)、平滑 PWM 输出。
- 高通滤波器: 高频通过, 低频衰减。应用: 隔直 (把直流分量去掉, 只保留交流信号)、交流耦合放大器级间。
- 带通滤波器: 只让一个频率范围的信号过。应用: 收音机选台 (从满天的电磁波中选出你听的那个频道的信号)、通信信道选择。
- 带阻滤波器 (陷波器): 专灭某一个频率。应用: 消除 50Hz 工频干扰。

滤波器的一个关键概念是阶数——阶数越高, 从“通过”到“不通过”的过渡带越陡峭。但代价也越大——更多元件、更复杂、对元件精度更敏感。

3.6 5. 传输线——当频率高到导线不再是导线

前面都假设导线是理想的——信号瞬间从这头传到那头, 电压沿线处处相同。

但频率高到一定程度, 这个假设就崩了。信号不是“瞬间传过去”的, 而是像波浪一样沿线传播。如果线的长度和信号的波长在一个数量级上, 必须考虑传输线效应。

- **何时需要?** 线长 > 波长的 1/10 左右就得考虑了。1GHz 信号在 FR4 板材上波长约 15cm, 几 cm 的走线就开始有传输线效应。
 - **特性阻抗 Z_0 :** 传输线最重要的参数——由线宽、介质厚度、介电常数等几何参数决定, 与线长无关。
 - **反射:** 当信号走到线的终点, 碰到一个和 Z_0 不等的负载阻抗——能量传不进去, 一部分弹回来。反射系数 $\Gamma = (Z_L - Z_0)/(Z_L + Z_0)$ 。
 - 负载 = 开路 ($Z_L = \infty$): $\Gamma = +1$, 全反射, 弹回来的波和入射波同相——电压叠加翻倍
 - 负载 = 短路 ($Z_L = 0$): $\Gamma = -1$, 全反射, 弹回来的波反相——电压抵消归零
 - 负载 = Z_0 : $\Gamma = 0$, 零反射——完美匹配, 能量全部传给负载
 - **驻波:** 入射波和反射波在两个方向上交叠, 沿线形成一个“不动”的包络。波腹处电压最大 (入射 + 反射同相叠加), 波节处电压最小 (互相抵消)。
 - **阻抗匹配:** 让负载阻抗 = 传输线特性阻抗, 信号完整传递不反射。这是射频工程师的核心手艺活儿——史密斯圆图就是用来做这个的。
-

3.7 6. 无源世界的天花板

到这一章为止, 所有元件——R、L、C——都是无源的。这意味着什么?

信号经过任何无源网络, 幅度只会变小, 永远不会变大。电阻必然消耗能量, 即使电容电感不消耗, 它们也只能储存和释放——不会凭空多出能量来。

这叫“换不出比它自己更大的信号”。你要传得更远 (驱动长线)、测更弱的信号 (天线收到的微伏级电磁波)、或者控制更大的负载 (喇叭、电机), 必须要有“放大”。

无源世界走完了, 下一站——器件——就是为了突破这条天花板而生的。

3.8 本章与整条知识链的关系

- ← 第 1 章《信号的语言》: 频域思维直接用于理解阻抗和频率响应
- → 第 3 章《半导体的秘密》: 无源世界到头了, 必须引入“能放大的器件”
- → 第 5 章《放大》: 放大器的偏置网络大量使用 R、L、C, 频率响应分析继承自本章
- → 第 7 章《运算放大器》: 运放的频率补偿 (密勒电容 + 调零电阻) 本质上是利用本章 RC 网络的频率选择性做极点分裂
- 第 8 章《模拟 IC 系统》: 传输线思维——GHz 以上芯片的走线、封装引线、PCB 走线全是传输线

4 第三章：半导体的秘密

4.1 本章属于「器件」维度——底层

前面两章讲完了信号怎么描述、怎么用无源网络塑造。但从这一章开始，方向转了——从“信号”转向“器件”。因为要突破无源世界的天花板（信号只能变小不能变大），你需要一种“能主动控制电流”的东西。

本章回答第一个器件问题：凭什么存在“有时导电、有时不导电”的材料？这是晶体管诞生的物理前提。

4.2 1. 能带——为什么有的东西导电，有的不导电

原子中的电子不是随便飞的。每个电子只能待在某些特定的“能量楼层”上——这叫能级。当大量原子凝聚成固体时，相邻原子的能级互相影响、展宽、变成近似连续的“能带”。

导电的关键看两个带：

- **价带**：正常情况下电子填满的带——电子被原子核束缚着参与化学键
- **导带**：价带上面更高的带——电子到了导带就是自由电子，能满材料跑，参与导电
- **禁带（带隙 / bandgap）**：价带和导带之间的距离——电子从价带跳到导带需要跨过的“能量鸿沟”

按带隙宽度分三类材料：**- 导体（金属）**：价带和导带重叠，电子随时自由——天生导电 - **绝缘体**：带隙 $> 5\text{eV}$ ，价带电子要吸收极大能量才能跳到导带——正常条件下几乎不导电 - **半导体**：带隙适中（硅 1.12eV ）——正常温度下少量电子有足够热能跳到导带，导电性介于导体和绝缘体之间；更重要的是，它的导电性可以被外部手段调控，这是导体和绝缘体都做不到的

为什么是硅？ 硅的带隙 1.12eV ——不算太小（不至于漏电太大）、不算太大（不至于太难导电）。储量丰富（沙子），工艺成熟，而且自然氧化层 SiO_2 是优良绝缘体（在芯片上做绝缘隔离很容易）。高频/高功率/光电器件用 GaAs 、 GaN 、 SiC ——它们的带隙和电子特性不同，各有各的适用场景。

4.3 2. 掺杂——把半导体变成“可调控”的导体

纯硅（本征半导体）导电性很差——室温下热激发到导带的电子太少了，载流子浓度极低。

但硅是四价元素——每个硅原子伸出四个电子跟四个邻居组成共价键。如果你往硅晶体里塞一点五价元素（磷、砷），多出来的那个电子没有化学键可参与，孤零零地飘在晶格中，容易被激发到导带——这就是 **N 型半导体**，靠电子导电。那个“多出来的电子”是多数载流子。

如果你塞三价元素（硼），硅原子上缺了一个电子——那个空缺就像一个“空座位”，邻居的电子可以跳过来填上，但原来的位置又空了，等效于空位在移动。这就是 **P 型半导体**，靠空穴导电。空穴等效于带正电的粒子——它是多数载流子。

掺杂浓度几个数量级地改变了半导体的导电性——而且你可以精确控制掺杂的浓度和位置。这就是半导体成为“可编程材料”的原因。

4.4 3. 漂移与扩散——两种驱动方式

载流子在半导体里怎么运动？两种基本方式：

- **漂移**：存在电场时，电子被电场拉着往正电位走，空穴被拉着往负电位走。服从欧姆定律—— $\text{电流密度} = \sigma E$ 。这是外加电压时的主要运输方式。
- **扩散**：没有电场也行——载流子从浓度高的地方自发往浓度低的地方散开，就像墨水滴进水里。扩散电流正比于浓度梯度。

这两种运动方式——漂移是被动（外场拉着走），扩散是主动（浓度差推着走）——共同构成了半导体器件内部所有电流的物理来源。PN 结的工作原理就是漂移和扩散的博弈。

4.5 本章在整条知识链中的位置

- ← 第 2 章结尾的无源世界天花板——需要找一种新材料来突破
- → 第 4 章《从 PN 结到晶体管》：用本章的掺杂硅做出 PN 结，再从 PN 结演化出 BJT 和 MOSFET
- 本章在整个知识体系里是**最底层**的物理基础——后面所有的设计技巧和分析方法，都建立在这一层的物理事实上

5 第四章：从 PN 结到晶体管

5.1 本章属于「器件」维度——从物理到功能

上一章讲清楚了半导体怎么导电。这一章要往前走一步：用 P 型和 N 型半导体拼出 PN 结（二极管），再用 PN 结拼出可以放大信号的 BJT，同时引入不需要 PN 结、靠电场效应工作的 MOSFET。这两个器件是整个电子世界的主角。

5.2 1. PN 结——一切半导体器件的原子级发动机

把一块 P 型半导体和一块 N 型半导体紧密接触在一起，就得到一个 PN 结——最简单的半导体器件，也就是二极管。

5.2.1 结的形成（物理图像，不推导方程）

P 区空穴多、N 区电子多——浓度差异巨大。一接触，界面两侧的电子和空穴开始向对面扩散：P 区空穴往 N 区跑，N 区电子往 P 区跑。

但它们不是“跑了就跑了”。它们的跑动在界面上留下了“不可移动的带电离子”——N 区一侧留下了正电荷的施主离子（电子跑了），P 区一侧留下了负电荷的受主离子（空穴跑了）。这些固定离子产生一个从 N 指向 P 的内建电场。

这个电场推着载流子往相反方向走（漂移）——正好对抗扩散的趋势。扩散给载流子往对面跑的冲动，漂移把它们拽回来。达到平衡时，两种运动刚好抵消，界面处形成一个几乎没有自由载流子的“耗尽区”（depletion region）——自由电子和空穴都被扫干净了，剩下的只有那些固定的离子电荷。

5.2.2 偏置——控制耗尽区的宽窄

- 正向偏置（P 接正，N 接负）：外加电场与内建电场方向相反 → 削弱内建电场 → 耗尽区变窄 → 扩散压倒漂移 → 大电流导通。
- 反向偏置（P 接负，N 接正）：外加电场与内建电场同向 → 增强内建电场 → 耗尽区变宽 → 漂移压倒扩散 → 仅有微弱的漏电流（反向饱和电流），几乎不导电。
- 反向击穿：反向电压太高，耗尽区的强电场把电子从共价键中硬拽出来（雪崩效应或齐纳隧穿）→ 电流突然急剧增大。雪崩击穿是碰撞电离的链式反应；齐纳击穿是量子隧穿。

PN 结的核心特征是单向导电——正向通、反向不通。虽然后面 BJT 和 MOSFET 远比 PN 结复杂，但它们的功能结构里每一个“结”的行为，归根到底都是 PN 结的物理。

5.3 2. BJT——电流控制电流

BJT（双极型晶体管）本质上是两个背靠背的 PN 结：NPN（NPN 三个区）或 PNP（三个区反过来）。三个端子分别叫发射极（Emitter）、基极（Base）、集电极（Collector）。

5.3.1 工作原理的直觉

以 NPN 为例：基极-发射极之间正偏（导通），基极-集电极之间反偏。发射极向基区注入大量电子（因为是 N 型，电子是多数载流子）。基区做得又薄又轻掺杂——大部分电子来不及在基区复合，直接被集电极的反偏电压“吸”走了。

基极灌一个小电流 → 集电极流过一个大电流。电流增益 $\beta = I_c / I_b$ ，通常在几十到几百之间。

关键词**双极**：电子和空穴都参与导电（BJT 里不止一种载流子在工作，所以叫“双极”）。发射极注入电子（多数载流子），基极的电流主要靠少数的空穴来维持基极-发射极的偏置。

5.3.2 BJT 的跨导

跨导 $g_m = I_c / V_T$ ，其中 $V_T = kT/q \approx 26\text{mV}$ （室温下的热电压）。这个关系意味着给定集电极电流，跨导就被物理锁定了——不依赖工艺，不依赖尺寸。这是一把双刃剑：好在你没法把跨导做得太差（物理定律帮你兜底），坏在你也没法把跨导做得太大（要更大跨导只能加电流）。

BJT 的跨导天然大于同样偏置电流下的 MOSFET。这就是为什么精密低噪声电路里 BJT 仍然有不可替代的位置。

5.4 3. MOSFET——电压控制电流

MOSFET（金属-氧化物-半导体场效应晶体管）不用 PN 结做控制端，而用电场效应。四个端子：栅极（Gate）、源极（Source）、漏极（Drain）、衬底（Body/Bulk）。

5.4.1 MOS 结构——核心中的核心

栅极金属 / SiO_2 绝缘层 / P 型硅衬底——这就是一个电容。栅极上拉正电压，在硅表面“感应”出负电荷（电子被吸引到表面）。当栅极电压超过阈值电压 V_{th} ，表面的电子浓度超过了空穴浓度——P 型表面反转成了 N 型——形成一条从源极到漏极的 N 型导电沟道。管子“开通”。

这个过程的精妙之处：栅极只靠电场隔着氧化层控制沟道，几乎不消耗直流电流。栅极输入阻抗极高（ $10^{15} \Omega$ 量级），所以才说 MOSFET 是电压控制器件。

5.4.2 MOSFET 的三个工作区

- 截止区： $V_{gs} < V_{th}$ ，沟道未形成，管子关断。漏极电流 ≈ 0 。
- 线性区（三极管区）： $V_{gs} > V_{th}$ 但 V_{ds} 很小（ $< V_{gs} - V_{th}$ ）。沟道像连续电阻， I_{ds} 与 V_{ds} 成正比。
- 饱和区（放大区）： $V_{gs} > V_{th}$ 且 $V_{ds} > V_{gs} - V_{th}$ 。沟道在漏端被“夹断”（pinch-off）——漏端电压太高把沟道拉薄了，沟道在漏端消失。但电流并没有中断——电子到了夹断处被强电场加速扫入漏极。夹断后 I_{ds} 基本不随 V_{ds} 增大（理想）；关键关系： $I_{ds} \approx (\mu_n C_{ox} / 2) \cdot (W/L) \cdot (V_{gs} - V_{th})^2$

工程师控制两个参数来设计管子： W （沟道宽度）和 L （沟道长度）。 W/L 是管子的“容量开关”——同样的 $V_{gs} - V_{th}$ ， W/L 越大， I_{ds} 越大。

5.4.3 小信号模型

在直流工作点（Q 点）附近，MOSFET 的行为可以近似为线性的——这就是小信号分析的基础。两个关键参数：

- 跨导 $g_m = \partial I_{ds} / \partial V_{gs} = 2 \cdot I_{ds} / (V_{gs} - V_{th})$ （饱和区）。 g_m 告诉你栅极电压变化能引起多少漏极电流变化——这是放大能力的核心指标。 g_m 越大，同样输入电压波动引起的输出电流波动越大。
- 输出阻抗 $r_o = \partial V_{ds} / \partial I_{ds} \approx 1/(\lambda \cdot I_{ds})$ 。 r_o 反映了沟道长度调制效应——漏极电压微微改变有效沟道长度 → 漏极电流微微变化。 λ 叫沟道长度调制系数， L 越长 λ 越小 → r_o 越大。

本征增益 = $g_m \times r_o$ 。这是单管能提供的最大电压增益。工艺越先进（ L 越小）， g_m 变大但 r_o 变得更小——本征增益下降。这就是为什么模拟设计不追最先进工艺的原因之一。

5.5 4. BJT 和 MOSFET 的对比

	BJT	MOSFET
控制方式	电流控制（基极电流）	电压控制（栅极电压）
输入阻抗	中等（基极-发射极是正偏 PN 结）	极高（栅极氧化层绝缘）
跨导 g_m	I_c / V_T ，电流驱动， g_m 大	$2 \cdot I_{ds} / (V_{gs} - V_{th})$ ，适中
1/f 噪声	低（少子器件，非表面导电）	高（沟道在氧化层界面，受陷阱影响）
热噪声	基极电阻热噪声	沟道热噪声， $4kT\gamma g_m$
适合场景	低噪声精密模拟	开关、数字、高阻抗节点

5.6 本章在整条知识链中的位置

- ← 第 3 章《半导体的秘密》：掺杂硅是 BJT 和 MOSFET 的材料基础
- → 第 5 章《放大》：用本章的 BJT 和 MOSFET 搭出真正能用的放大器
- 本章是整个知识体系从“物理”跨越到“电路”的转换点——下面全是材料的物理，上面就是设计和系统

6 第五章：模拟电路——从放大到运放

6.1 本章定位

前四章打完了基础：会描述信号（第1章）、知道信号在无源网络里怎么走（第2章）、搞懂了半导体的物理（第3章）、拿到了能放大的器件（第4章）。从本章开始进入「电路」维度——两个主题：模拟和数字。本章是模拟电路的主线：从单管放大开始，一路走到运算放大器。

整条逻辑链是：单管能放大但不准 → 差分对抗干扰 → 反馈换精度 → 三者合一 = 运放。

6.2 1. 单管放大器——放大的起点

6.2.1 偏置：给管子一张“躺椅”

晶体管要放大，得先待在放大区。这就是偏置——用电阻或电流源给管子设定一个直流工作点。信号（小信号）是在工作点附近的微小摆动。工作点偏了，信号一摆就撞到截止区或线性区——失真甚至截断。

6.2.2 三种基本组态

同一个晶体管，从哪个端子进、哪个端子出，决定了性格：

- **共源/共射**（电压放大主力）：信号栅极进、漏极出。电压增益 $\approx -g_m \times \text{负载电阻}$ （负号：输出反相）。带宽受米勒效应限制——栅-漏电容 C_{gd} 跨在输入输出之间，等效到输入端放大 $(1 + \text{增益})$ 倍 → 带宽被严重压缩。
- **共漏/共集**（源随/射随，缓冲器）：信号栅极进、源极出。电压增益 ≈ 1 ，但输入阻抗高、输出阻抗低（ $\approx 1/g_m$ ）。不放大电压，做**阻抗变换**——不让后级拖垮前级。
- **共栅/共基**（高频宽带）：信号源极进、漏极出。没有米勒效应（栅极是交流地），带宽最宽。但输入阻抗低（ $\approx 1/g_m$ ），不常用作第一级。

6.2.3 单管的三个致命缺陷

1. **工作点漂移**： V_{th} 随温度变、偏置随电源变 → g_m 变 → 增益变。温度和电源波动直接“骑”在信号上一起被放大。
2. **增益不准**： g_m 和 r_o 随工艺和偏置变，开环增益是“大概”的，不是确定的。
3. **失真**：管子的转移特性 $I_{ds} \propto (V_{gs} - V_{th})^2$ 不是直线——大信号时输出不是输入的完美放大版。

6.3 2. 差分对——用“对称”对抗干扰

单管把信号和“垃圾”（温度漂移、电源纹波）一起放大，分不开。差分对的做法：用**两个一模一样的管子**，共用尾电流源。信号取两输入之差——只有差模信号产生输出差异。

- **共模干扰**（温度、电源波动、50Hz 哼声）同时影响两个管子，而且影响方式相同 → 差值不变 → 被抑制
- **差模信号**让两个管子的电流分配改变 → 输出有差异 → 被放大
- **CMRR（共模抑制比）**：差模增益 ÷ 共模增益。尾电流源阻抗越大 → CMRR 越高

差分对的线性范围：约 $\pm \sqrt{2} \times (V_{gs} - V_{th})$ 。输入超过这个范围，一管截止，另一管吃掉全部尾电流——限幅。

失调电压：两个“一模一样”的管子永远有微小差异（掺杂、氧化层厚度、应力）→ 输入为零时输出不为零。降低失调靠大尺寸（失配 $\propto 1/\sqrt{\text{面积}}$ ）和版图匹配技巧（第6章）。

6.4 3. 反馈——用“误差”换“精确”

6.4.1 开环的困境与闭环的思想

开环直接放大——增益取决于 g_m 和负载电阻，二者都随工艺温度飘。反馈把输出的一部分送回输入端跟输入比较，放大器放大的是“输入和反馈的差”（误差信号），不断修正输出直到误差趋零。

直觉：冬天洗澡拧水龙头——觉得凉了（误差）→ 拧热一点（修正）→ 差不多就停。没有反馈是你事先算好“拧到 37° ”，水压一变全砸了。

6.4.2 负反馈的四大收益

- **增益稳定**：闭环增益 $\approx 1/\beta$ (β 是反馈系数)，取决于电阻比或电容比——在芯片上可以做极准 ($< 0.1\%$)
- **带宽扩展**：增益带宽积恒定，降低增益自动换来更宽带宽
- **失真减小**：输出歪了反馈能检测到 → “掰回来”。闭环失真 $\approx$ 开环失真 / $(1 + A\beta)$
- **阻抗可控**：不同反馈组态可以改变输入/输出阻抗的大小

6.4.3 反馈的暗坑——振荡

每一个电路节点都有寄生电容，每一个电容和驱动它的阻抗组成一个极点。每个极点贡献额外相位滞后。频率升高，多个极点累积的相移可能把 -180° 推到 -360° → “负反馈”变“正反馈” → 振荡。

相位裕度 (PM)：在环路增益降到 0dB 的频率上，总相移离 360° 还有多远。PM $> 60^\circ$ 才安全。这就是频率补偿存在的理由。

6.5 4. 运算放大器——集大成

运放不是新器件，是把前面所有东西拼在一起的“三明治”：

- **第一级**：差分对 → 高 CMRR、高输入阻抗
- **第二级**：共源放大 → 再叠一次增益 + 驱动能力
- **第三级**：输出缓冲（源随/射随）→ 低输出阻抗，带得动负载
- **密勒补偿电容**跨接在第一二级之间，做频率补偿

6.5.1 两级密勒补偿运放

第一级差分对把差模电压转为电流差，流过负载变电压。第二级共源再放大一次。跨接在两级之间的密勒电容 C_c 利用密勒效应——输入端的等效电容 = $C_c \times (1 + \text{增益})$ ——把物理上不大的电容变成等效巨大的电容。

这个巨大等效电容把第一输出极点拖到低频（主极点），同时 C_c 在高频时短接第二级输入 → 第二输出极点被推到更高频——**极点分裂**。一个往下拖、一个往上推，让运放在 0dB 以上只有一个主极点 → 相位裕度天然安全。

调零电阻 R_z ： C_c 在极高频短接了输入输出，产生一个右半平面零点（额外相移，害稳定）。 R_z 串联在 C_c 上，调整值可以把零点推到无穷远（消除）甚至变成有用的左半平面零点。

6.5.2 其他结构

- **折叠共源共栅**：输入管漏极经 cascode 管“折叠”到负载。输入共模范围大、带宽高，代价是额外电流源支路 → 功耗和噪声略多。
- **套筒共源共栅**：从电源到地一条串联通路——增益高、噪声优，但输出摆幅受限。
- **全差分运放**：输入差分、输出差分，输出摆幅翻倍。但需要共模反馈电路（CMFB）来稳定输出共模电压。

6.5.3 BJT 运放 vs MOS 运放

	BJT 运放	MOS 运放
gm	大 (gm = Ic/VT, 固定关系)	偏小 (同样电流下)
1/f 噪声	低 (体材料导电, 少界面陷阱)	高 (沟道贴着氧化层, 陷阱多)
输入阻抗	中等 (基极 PN 结需要偏置电流)	极高 (栅氧绝缘 ~10 ¹⁵ Ω)
适合场景	低噪声精密模拟前端	高阻抗节点、低功耗数字辅助模拟

BiCMOS 工艺: 同一芯片上同时有 BJT 和 MOSFET——BJT 做输入差分对 (低噪声), MOSFET 做电流镜和开关。

6.5.4 噪声——运放的灵敏度下限

- 热噪声: 沟道载流子随机热运动。vn² = 4kTγgm。降低手段: 增大输入管 gm (加电流)。
- 1/f 噪声: 氧化层界面陷阱随机捕获/释放载流子, 功率 ∝ 1/f。MOSFET 的头号死穴。降低手段: 大尺寸管子、或换成 BJT。
- 输入参考噪声: 把运放内部所有噪声源等效到输入端的总等效噪声电压。信号低于它就淹没。

6.6 本章在整本书中的位置

- ← 第 4 章 (晶体管)、第 2 章 (RC 频率响应)、第 1 章 (频域思维)
- → 第 6 章: 用运放搭出基准、LDO、PLL、ADC/DAC 等芯片级系统
- → 第 7 章: 同一颗晶体管的另一种用法——做开关

7 第六章：模拟集成电路——基准、时钟、电源与数据转换

7.1 本章定位

第 5 章搭出了运放这个“终极积木”。本章回答：用运放能搭出什么？答案是整个芯片的基础设施——度量衡（基准）、心跳（时钟）、血液（电源）、翻译官（ADC/DAC）。最后还有一道关：图纸怎么变成硅——版图、匹配、ESD。

本章所有内容都在「电路」维度，但属于系统级——不再是单管或单个运放，而是由运放和晶体管拼出来的功能模块。

7.2 1. 带隙基准——芯片的“度量衡”

芯片上所有的精度最终都追溯到这一个电压。ADC 要靠它做量化标尺，LDO 要靠它做输出电压的参考，PLL 也要靠稳定的参考偏置。

7.2.1 零温度系数的原理

找两个量，一个随温度升高而升高，一个随温度升高而降低，按比例加起来——温度系数抵消。

- V_{be} (BJT 基极-发射极正偏电压)：随温度下降，约 $-2\text{mV}/^\circ\text{C}$ (CTAT)
- $V_t = kT/q$ (热电压 $\approx 26\text{mV}$ @ 室温)：随温度上升，约 $+0.085\text{mV}/^\circ\text{C}$ (PTAT)
- 带隙电压 $= V_{be} + K \times V_t$ 。取 $K \approx 23 \rightarrow$ 斜率抵消 $\rightarrow V_{bg} \approx 1.25\text{V}$ ，零温度系数

运放的作用是强制两个关键节点电压相等。如果运放有失调，失调被 PTAT 项放大 K 倍叠加到输出——所以带隙里的运放对失调要求极高。

7.2.2 为什么叫“带隙”

硅的带隙约 1.12eV 。 V_{be} 在绝对零度时的外推值 $\approx 1.12\text{V}$ (即硅的带隙电压)，加上一个室温下的 V_t 修正 $\approx 0.13\text{V} \rightarrow$ 总和约 1.25V 。“带隙基准”就是从这个物理根源得名的。

7.2.3 进阶

- 曲率补偿： V_{be} 不是完全线性的，高温端有弯曲 $\rightarrow$ 二阶温度补偿技术 (用亚阈值 MOSFET 的指数特性做修正)
- 低压带隙： V_{bg} 固定在 1.25V ，但电源可能 $< 1\text{V} \rightarrow$ 电流模结构 + 电阻分压重新生成任意低压输出
- 掩埋齐纳：精度最高、噪声最低的基准类型，用于计量和精密仪器

7.3 2. LDO——芯片的“稳压心脏”

外部电源又脏又不稳——纹波、噪声、负载突变。LDO (低压差线性稳压器) 把它变成某个模块需要的干净、稳定、独立的电压。

7.3.1 结构与原理

误差放大器 (运放) + 调整管 (大功率 MOSFET) + 电阻分压反馈 + 带隙基准。是一个经典的负反馈系统——运放不断比较“输出分压”和“带隙参考”，误差驱动调整管的栅极，修正输出电压。

7.3.2 关键指标与设计矛盾

- **压差 (Dropout):** 输入最低要比输出高多少。PMOS 结构可以 $< 200\text{mV}$ 。
- **PSRR (电源抑制比):** 输入纹波有多少泄漏到输出——精密模拟电路对 PSRR 要求极高。
- **负载瞬态响应:** 负载电流突变时, 输出电压波动多大、恢复多快——反馈环的带宽直接决定恢复速度。
- **静态电流 (I_q):** LDO 自己消耗的电流——电池供电场景最关键。
- **稳定性:** 输出电容的 ESR 影响环路稳定性——有“甜区”, 太大太小都可能振荡。无电容 LDO 用特殊补偿省掉片外大电容。

7.3.3 为什么多个 LDO

数字部分开关瞬间产生巨大电流尖峰 (纳秒级从 0 跳到几十 mA), 通过共享电源网络耦合到模拟电路 → 精密信号废掉。所以模拟模块各自需要独享的 LDO——电源域隔离。

7.4 3. PLL——芯片的“心跳”

你需要一个 5GHz 的时钟, 但世界上没有 5GHz 的晶振。PLL 用一个低频但极稳定的参考 (如 40MHz 晶振), 通过模拟反馈环合成一个高频、低抖动的时钟。

7.4.1 PLL 的反馈环

鉴频鉴相器 (PFD) → 比较参考时钟和分频后输出时钟的相位差 → 输出 UP/DN 脉冲 → 电荷泵充放电 → 环路滤波器 (低通) 平滑成 DC 控制电压 → 压控振荡器 (VCO) 受控改变频率 → 输出 → 可编程分频器降频 → 送回 PFD。

锁定的含义: 反馈时钟和参考时钟频率相同、相位对齐。锁定后 VCO 输出频率 = 参考频率 $\times$ 分频比。

7.4.2 模拟的血统

PFD 是比较器 + 数字逻辑, 电荷泵是开关电流源, 环路滤波器是 RC 低通, VCO 里是变容二极管 + 振荡回路 (LC tank) 或环形振荡器。PLL 本质上是一个混合信号反馈系统——和运放里的相位裕度分析是同一种数学, 只是频率范围从运放的 MHz 移到 PLL 的 GHz。

7.5 4. ADC / DAC——模拟与数字之间的翻译官

自然界的一切信号都是连续的模拟量, 数字系统只认 0 和 1。ADC 把模拟变数字, DAC 反过来。这是模拟 IC 最难的设计领域——又快又准是物理矛盾。

7.5.1 三大主流 ADC 架构的取舍

- **Flash ADC:** 全并行——N 位需要 $2^N - 1$ 个比较器同时比。最快 (一个时钟周期出结果), 但每多一位精度比较器翻倍、功耗翻倍。一般 6-8 位、GHz 采样。
- **SAR ADC:** 逐次逼近——像天平称重, 从最大砝码开始, 重了就撤、轻了就留, N 次逼近得 N 位。最通用的架构, 8-18 位、几十 kHz 到几百 MHz。内部: 开关电容 DAC + 高速比较器 + SAR 控制逻辑——全是前面讲的基本功。
- **Sigma-Delta ADC:** 过采样 (采样率远超奈奎斯特频率, 如 64 倍) + 噪声整形 (Sigma-Delta 调制器把量化噪声推到高频) + 数字低通滤波清掉带外噪声。精度可达 24 位, 但采样率低。精度靠“耐心”换。

7.5.2 前置条件：抗混叠滤波器

任何 ADC 前面必须有一个抗混叠滤波器（第 1 章的采样定理——混叠不可逆）。这不是可选项，是物理定律的刚需。

7.5.3 DAC：反过来

- **电流舵 DAC**：二进制比例电流源组合，电流加起来流过电阻变模拟电压
 - **R-2R 梯形 DAC**：只用两种电阻值，做任意精度的分压网络
-

7.6 5. 版图与匹配——图纸变成硅的最后一步

原理图上“两个一模一样的晶体管”，在硅片上永远不会真的一模一样。掺杂浓度不均匀、氧化层厚度有空间梯度、封装应力挤压晶格、温度不均匀……版图设计就是在和这些物理非理想性搏斗。

7.6.1 匹配技术

- **共质心**：匹配器件的“重心”重合。差分对管各切两半，ABAB 田字格交错——一阶梯度对两个管子相同，差值抵消
- **叉指排列**：ABABAB……梳子交叉，局部环境共享
- **虚拟器件 (Dummy)**：匹配器件边界外各放一个同类型管参与电路工作——保护“真”器件的边界环境跟中间一致

失配 $\propto 1/\sqrt{(WL)}$ ——面积越大匹配越好。同时用大尺寸推低 $1/f$ 噪声——一箭双雕。

7.6.2 寄生效应

- 金属线对衬底电容、相邻线耦合电容（串扰根源）
- 走线电阻、通孔电阻 $\rightarrow$ IR drop（电流流过产生压降，远端电压低于近端）
- **后仿真 (PEX 提寄生 $\rightarrow$ 重新仿真)** ——前仿和后仿差距多大决定是一次流片成功还是多轮改版

7.6.3 门锁 (Latch-up)

CMOS 工艺天然潜藏寄生 PNP 四层结构（寄生 SCR）。某个 IO 口电压超出电源/地范围触发它 $\rightarrow$ 导通 $\rightarrow$ 电源到地低阻抗直通 $\rightarrow$ 大电流 $\rightarrow$ 微秒级烧毁芯片。

防护：保护环 (Guard Ring——多数载流子的“围墙”)、足够密度的衬底/阱接触，把寄生 BJT 的基极-发射极电压永远钳死在 0.6V 以下。

7.6.4 ESD——静电防护

手指一摸 $\rightarrow$ 几千伏静电。栅氧化层几纳米厚 $\rightarrow$ 击穿电压可能不到 5V。ESD 防护网络在信号进入核心电路之前截住高压，安全泄放到地。防护器件的设计窗口：触发电压 $<$ 被保护电路的击穿电压，且自身能扛住大电流冲击。

7.7 本章在整本书中的位置

- $\leftarrow$ 第 5 章（运放是本章所有模块的核心积木）、第 4 章（BJT 是带隙基础）
- $\leftarrow$ 第 1 章（采样定理 $\rightarrow$ ADC 前置抗混叠滤波）
- $\rightarrow$ 第 7 章：模拟处理完了物理信号，转换到数字域之后——数字电路怎么组织

8 第七章：数字电路（上）——开关、逻辑与运算

8.1 本章定位

自第 5 章以来，晶体管一直在做一件事：工作在饱和区，部分导通地放大信号。但晶体管还有另一种完全不同的活法——完全导通/完全截止，做开关。

这一转，电子世界从“处理连续量”跨入了“处理 0 和 1”——数字电路诞生。本章讲数字电路的前半段：晶体管怎么当开关、怎么拼出逻辑门、怎么用逻辑门搭出能算算术的组合逻辑。

8.2 1. 开关——同一个管子，另一种人生

同一个 MOSFET，栅极电压把它推入两种截然不同的工作状态：

- 模拟用法（第 5-6 章）： V_{gs} 略高于 V_{th} → 饱和区 → I_{ds} 随 V_{gs} 连续变化 → 处理的是“黑到白之间所有的灰度”
- 数字用法（本章）： $V_{gs} \gg V_{th}$ → 完全导通， $V_{ds} \approx 0$ （线性区）； $V_{gs} < V_{th}$ → 完全关断， $I_d \approx 0$ （截止区）。只有两个状态——“通”和“断”

8.2.1 为什么数字能赢

抗干扰。0 和 1 之间隔着整个电源电压——噪声要让系统误解一个 0 为 1，需要大到跨越整个电源轨。而模拟信号是连续量，噪声稍大一点就蒙对了蒙错了——无法区分。

代价是失去了“连续性”——你不能用一根数字线直接传温度（除非先用 ADC 把温度变成数字编码，那是第 6 章的事了）。

8.3 2. CMOS 反相器——数字世界的最小单元

把一个 PMOS 和一个 NMOS 串在一起：PMOS 在上（源极接 VDD，漏极接输出），NMOS 在下（源极接 GND，漏极接输出），两个栅极连在一起做输入。

- 输入 = 0：NMOS 关断（ $V_{gs} = 0 < V_{th}$ ），PMOS 导通（ $V_{gs} = -V_{DD} < V_{th_p}$ ）。PMOS 把输出拉到 VDD → 输出 = 1
- 输入 = 1：NMOS 导通（ $V_{gs} = V_{DD} > V_{th}$ ），PMOS 关断（ $V_{gs} = 0 > V_{th_p}$ ）。NMOS 把输出拉到 GND → 输出 = 0

关键设计特征：任何时候只有一个管子导通——从 VDD 到 GND 之间没有直流通路（除了极短暂的开关瞬间，两个管子同时微微导通的那一刹那）。无数个这样的门拼在一起，静态功耗趋近于零。这就是 CMOS 改变世界的原因。每一代工艺缩小尺寸，电容变小 → 充放电更快 → 速度更快、功耗更低、密度更高——摩尔定律在 CMOS 工艺上跑了半个多世纪。

8.4 3. 逻辑门——用开关拼出“逻辑运算”

从反相器出发，加一个输入就得到了实际芯片里最常用的两种基本门：

- 与非门（NAND）：两个 NMOS 串联（只有两个输入都 = 1，两个管子都通，输出才能拉到 0），两个 PMOS 并联（只要有一个输入 = 0，就有一个 PMOS 通，输出就拉到 1）
- 或非门（NOR）：NMOS 并联（任一输入 = 1 就拉到 0），PMOS 串联（两个输入都 = 0 才都导通拉到 1）

NAND 和 NOR 最常用，因为 CMOS 实现最简洁。从它们出发，用布尔代数组合，可以拼出任何逻辑函数。

布尔代数的核心：与（AND）、或（OR）、非（NOT）三种基本运算，加上德摩根定律——“与的非 = 非的或”、“或的非 = 非的与”——可以在 NAND 和 NOR 之间自由转换。

8.5 4. 组合逻辑——当场算

逻辑门直接连接，输出纯由当前输入决定——这叫**组合逻辑**。没有记忆、没有状态、没有时间概念——输入一变输出就变（经过门延迟）。

8.5.1 基本积木

- 加法器：
 - 半加器：两个 1 位数相加 $\rightarrow$ 和 + 进位。不能处理从低位来的进位。
 - 全加器：三个 1 位数相加（ $A + B +$ 低位进位） $\rightarrow$ 和 + 进位。N 个全加器串联 = N 位行波进位加法器——简单但慢（进位从最低位一路“涟漪”到最高位）。
 - 超前进位加法器：用额外逻辑“预判”进位 $\Rightarrow$ 更快的加法，代价是更多逻辑门。
- 译码器 / 编码器：N 选 1（比如 3 线 $\rightarrow$ 8 线，输入 3 位二进制，激活 8 路输出中对应的那一路）
- 多路选择器（MUX）：数据层面的选通开关——从多路输入中选一路输出，由选择信号控制。MUX 是 FPGA 和数字数据通路的底层积木。

8.5.2 组合逻辑的致命缺陷

没有记忆。可以用来算（加法器），但不能“存住算的结果”。不能存储中间结果、不能“等下一步”、不能根据“之前发生过什么”来改变行为。下一步需要的东西——记忆——是第 8 章的主题。

8.6 本章在整本书中的位置

- $\leftarrow$ 第 4 章（同一个 MOSFET 的两种用法）、第 5 章（放大和开关是同一个 gm 的两面）
- $\rightarrow$ 第 8 章（有了组合逻辑还需要记忆——时序逻辑的到来）

9 第八章：数字电路（下）——记忆与状态

9.1 本章定位

第 7 章的组合逻辑会“算”但不会“记”——算出来的结果下一秒就丢了。本章解决“记忆”——怎么用晶体管搭出能留住 0 或 1 的电路单元，然后从它一步步堆出数字系统的三样核心东西：触发器、寄存器、状态机。组合逻辑 + 记忆 = 数字电路完整了。

9.2 1. 怎么用晶体管“记住”一个 0 或 1

9.2.1 最基本的记忆单元——交叉耦合反相器

两个反相器首尾相连——A 的输出接 B 的输入，B 的输出接 A 的输入。分析一下有什么稳态：如果 A 输出 1 → B 输入 1 → B 输出 0 → A 输入 0 → A 输出 1。闭环一致——这就是一个稳定状态。反过来（A 输出 0，B 输出 1）也是一个稳定状态。

这个结构有两个稳态——能自己维持在其中任何一个上。这就是“记忆”的物理来源：正反馈把当前状态锁死。外力（强加的信号电压）可以硬把它翻到另一个稳态——这就是“写入”。

9.2.2 锁存器（Latch）

在交叉耦合反相器前面加一个传输门（开关），由时钟信号控制什么时候让输入“打”进来。时钟使能信号有效时 → 输入直通输出（透明模式）；时钟无效时 → 开关断开 → 闭锁保持当前值。

- 问题：透明模式下，输入变化直接穿透到输出。如果多个锁存器串联，同一个时钟高电平时输入可以一路穿透多层——“跑马”。

9.2.3 D 触发器（Flip-Flop）——边沿采样

用两级锁存器串联（主锁存器 + 从锁存器），两级用相反的时钟相位控制。结果是：数据只在时钟沿被“拍”进触发器。上升沿一来，输入值被锁定到输出，其余时间输入随便变输出不动。

为什么需要边沿触发？解决了“跑马”问题——一个时钟周期内，每个触发器只更新一次。所有触发器在同一个时钟沿上同步更新 → 系统行为可预测、可分析。

9.3 2. 建立时间与保持时间——物理的硬约束

D 触发器不是理想器件。它的内部传输门需要时间来捕获数据：

- **建立时间（Setup Time）**：数据必须在时钟沿到来之前稳定足够长的时间。违反 → 数据来不及传进主锁存器的内部节点 → 输出不确定（亚稳态）。
- **保持时间（Hold Time）**：数据在时钟沿之后必须继续保持一小段时间。违反 → 传输门还没完全关闭，新数据冲掉旧数据 → 也出亚稳态。

亚稳态：触发器输出悬在 0 和 1 中间，可能振荡、可能随机偏到其中一侧——后面的电路读到什么完全不可知。这是数字系统里的定时炸弹——所有时序错误的根源。

违反建立时间 → 降时钟频率（给更多时间建立）违反保持时间 → 加缓冲延迟（给更长时间保持，通常更难修复，因为不能降频解决）

9.4 3. 寄存器——存一个“字”

多个 D 触发器共享同一个时钟，每个触发器存一位，拼在一起存一个“字”（8/16/32/64 位）。寄存器 = CPU 的“草稿纸”——ALU 算出来的中间结果暂存在寄存器里，下一拍再送去进行下一步运算。

寄存器堆：大量寄存器按地址组织的阵列——CPU 里“寄存器文件”（register file）的底层实现。地址译码选中一个寄存器 → 读写对应的 D 触发器组。

9.5 4. 状态机——行为取决于“之前发生了什么”

组合逻辑（第 7 章）+ 寄存器（本章）= **状态机**。下一个状态不仅取决于当前输入，还取决于“当前在哪个状态”——考虑了之前发生过的所有事情。

9.5.1 两种类型

- **Moore 机：**输出只取决于当前状态。输出更“稳”——不会因为输入毛刺跳动。
- **Mealy 机：**输出取决于当前状态 + 当前输入。响应更快（输入一变，不等到下个时钟沿就能反映到输出），但输出可能被输入噪声干扰。

9.5.2 状态机是数字控制器的核心

任何一个有“流程”的数字系统——从 UART 收发器到 DDR 内存控制器，从电梯调度到 CPU 指令译码——底层都是一个状态机。状态的转移由时钟驱动，每个状态定义“这个周期做什么”，跳转到下一个状态的逻辑根据当前条件和输入决定。

9.6 5. 从状态机到 CPU——还需什么

寄存器会存了、ALU 会算了、状态机会按流程走控制流了。再加三样东西就是 CPU：

1. **指令集：**定义一组操作——加载、存储、加减乘除、分支跳转——用二进制编码
 2. **程序计数器 + 指令存储器：**程序存在哪里、当前执行到哪一条指令
 3. **数据路径 + 控制器：**状态机“译码”指令 → 生成控制信号 → 在寄存器堆和 ALU 之间路由数据 → 执行指令规定的操作。下一条指令地址由程序计数器生成（顺序执行或跳转）
- 这就是冯·诺依曼架构的精髓——程序和数据存在同一个存储器里，改软件不用改硬件。
-

9.7 6. 数字电路到此为止，往上是什么

从交叉耦合反相器走到状态机，走完了“数字电路设计”的核心路线。再往上——CPU 微架构（流水线、超标量、乱序执行、缓存一致性）、GPU 并行架构、SoC 系统集成——这些属于计算机体系结构。本书不展开。

但需要记住一件事：那个被第 7 章当做开关用的 MOSFET，和那个被第 5 章当做放大器的 MOSFET，是同一个东西。从模拟到数字不是两种技术的分叉，而是同一物理器件的两种不同工作方式。

9.8 本章在整本书中的位置

- ← 第 7 章（组合逻辑负责算，本章负责记）
- ← 第 4 章（MOSFET 当开关的物理基础）
- 本书至此完结。从一块掺杂的硅开始，顺着信号 → 器件 → 电路三条线，走到了状态机——“从电子到计算”的完整演化路线。