

# گزارش نهایی تحقیق

کالیبراسیون هوشمند مبدل‌های SAR ADC  
رویکرد یادگیری ماشین آگاه از سخت‌افزار (Hardware-Aware AI)

درس: طراحی مدارهای واسط

استاد: دکتر امین فصحتی

نام دانشجو: علی بختیاری  
400104794

تاریخ: زمستان ۱۴۰۳

# فهرست مطالب

|   |   |     |
|---|---|-----|
| ۱ | چکیده (Abstract)  | ۱   |
| ۱ | مقدمه   | ۲   |
| ۱ | کارهای مرتبط و مقایسه (Related Works)                           | ۳   |
| ۱ | ۱.۳ کالیراسیون مبتنی بر شبکه عصبی عمومی                         | ۱.۳ |
| ۲ | ۲.۳ کالیراسیون برای ساختارهای پرسرعت                            | ۲.۳ |
| ۲ | ۳.۳ رویکردهای نوین با سر بار سخت افزاری کم                      | ۳.۳ |
| ۲ | ۴.۳ جمع بندی و جایگاه روش پیشنهادی                              | ۴.۳ |
| ۳ | مبانی و عملکرد SAR ADC  | ۴   |
| ۳ | ۱.۴ ساختار و نحوه عملکرد  | ۱.۴ |
| ۳ | ۵ چالش های طراحی در مقیاس نانو                                  | ۵   |
| ۳ | ۱.۵ عدم تطابق خازنی (Capacitor Mismatch)                        | ۱.۵ |
| ۳ | ۲.۵ اثرات غیرخطی (Non-Linearity)                                | ۲.۵ |
| ۴ | ۶ راهکار پیشنهادی: کالیراسیون مبتنی بر هوش مصنوعی               | ۶   |
| ۴ | ۱.۶ تغییر پارادایم (Paradigm Shift)                             | ۱.۶ |
| ۴ | ۲.۶ نگاشت معکوس (Inverse Mapping)                               | ۲.۶ |
| ۴ | ۷ نوآوری اصلی: هوش مصنوعی آگاه از سخت افزار (Hardware-Aware AI) | ۷   |
| ۴ | ۱.۷ تکنیک "Shift-and-Add" (حذف ضرب کننده ها)                    | ۱.۷ |
| ۴ | ۲.۷ کوانتیزاسیون (Quantization)                                 | ۲.۷ |
| ۴ | ۸ نتایج و ارزیابی (Results)                                     | ۸   |
| ۵ | ۹ جمع بندی (Conclusion)   | ۹   |
| ۶ | ۱۰ منابع (References)   | ۱۰  |

## ۱ چکیده (Abstract)

با کوچک شدن ابعاد ترانزستورها در تکنولوژی‌های نانومتری (مانند ۲۸ نانومتر و پایین‌تر)، طراحی مبدل‌های آنالوگ به دیجیتال (ADC) با دقت و سرعت بالا با چالش‌های جدی روبرو شده است. در ساختار محبوب SAR ADC، عدم تطابق خازنی (Capacitor Mismatch) ناشی از خطاهای ساخت، گلوگاه اصلی محدودکننده دقت است. روش‌های سنتی اصلاح خطا، اغلب مستلزم صرف هزینه، زمان و توان مصرفی بالا هستند.

این تحقیق یک رویکرد نوین مبتنی بر هوش مصنوعی (AI) را معرفی می‌کند که در آن پیچیدگی از حوزه آنالوگ به حوزه دیجیتال منتقل می‌شود. با استفاده از شبکه‌های عصبی (Neural Networks) برای یادگیری و اصلاح خطاهای غیرخطی، می‌توان به دقت‌های بالا دست یافت. نکته کلیدی این پژوهش، استفاده از تکنیک «آگاهی از سخت‌افزار» (Hardware-Aware) است؛ به طوری که با جایگزینی ضرب‌کننده‌های سنگین با عملیات ساده‌ی «شیفت و جمع» (Shift-and-Add) و کاهش دقت وزن‌ها (Quantization)، توان مصرفی بخش دیجیتال تا ۸۰٪ کاهش یافته و بهره‌وری انرژی (Walden FoM) به طور چشمگیری بهبود می‌یابد.

## ۲ مقدمه

در دنیای مدرن الکترونیک، مبدل‌های آنالوگ به دیجیتال (ADC) نقش پل ارتباطی میان دنیای فیزیکی (سیگنال‌های پیوسته) و دنیای پردازشگرها (سیگنال‌های گسسته) را ایفا می‌کنند. در میان انواع معماری‌ها، مبدل‌های SAR (Successive Approximation Register) به دلیل ساختار ساده، کم‌مصرف و مقیاس‌پذیر، گزینه‌ی اول برای کاربردهای حساس به توان مانند اینترنت اشیا (IoT)، گجت‌های پوشیدنی و ایمپلنت‌های زیست‌پزشکی هستند [۴].

با این حال، تقاضا برای سرعت بیشتر و ابعاد کوچک‌تر، طراحان را با محدودیت‌های فیزیکی مواجه کرده است. این گزارش به بررسی چالش‌های ذاتی SAR ADCها پرداخته و نشان می‌دهد که چگونه تلفیق مدار و الگوریتم‌های هوش مصنوعی، پارادایم طراحی را از «تلاش برای ساخت سخت‌افزار بی‌نقص» به «پذیرش سخت‌افزار معیوب و اصلاح هوشمندانه آن» تغییر داده است.

## ۳ کارهای مرتبط و مقایسه (Related Works)

ایده استفاده از کالیبراسیون دیجیتال برای جبران خطاهای آنالوگ، یک حوزه تحقیقاتی فعال است. در این بخش، به بررسی چند رویکرد پیشرو در این زمینه می‌پردازیم و آن‌ها را با روش پیشنهادی این تحقیق مقایسه می‌کنیم.

### ۱.۳ کالیبراسیون مبتنی بر شبکه عصبی عمومی

در مقاله جسر و همکاران [۱]، یک روش کالیبراسیون پس‌زمینه با استفاده از یک شبکه عصبی پرسپترون چندلایه (MLP) برای مبدل‌های Pipelined-SAR ارائه شده است.

- ایده و روش: این روش از یک MLP استاندارد برای یادگیری تابع خطای غیرخطی مبدل استفاده می‌کند. این مدل قادر است خطاهای پیچیده را با دقت بالایی مدل‌سازی کند.

- نقاط قوت: توانایی بالا در یادگیری و اصلاح خطاهای پیچیده و غیرخطی که با روش‌های سنتی قابل جبران نیستند.

- نقاط ضعف: پیاده‌سازی یک MLP استاندارد نیازمند تعداد زیادی ضرب‌کننده و واحد حافظه است که منجر به افزایش قابل توجه توان مصرفی و مساحت تراشه می‌شود. این سربار سخت‌افزاری، استفاده از آن را در کاربردهای فوق کم‌مصرف (Ultra-Low Power) محدود می‌کند.

### ۲.۳ کالیبراسیون برای ساختارهای پرسرعت

- مقاله هرشبرگ و همکاران [۲] یک نمونه برجسته از پیاده‌سازی کالیبراسیون دیجیتال در یک مبدل Time-Interleaved SAR ADC با سرعت ۶.۱ گیگاهرمونه بر ثانیه در تکنولوژی ۱۴ نانومتر است.
- ایده و روش: در این ساختار، خطاهای اصلی شامل عدم تطابق بین کانال‌های موازی و خطای زمانی (Timing Skew) است. الگوریتم کالیبراسیون دیجیتال این خطاها را در پس‌زمینه شناسایی و اصلاح می‌کند.
- نقاط قوت: اثبات عملی پیاده‌سازی کالیبراسیون دیجیتال برای رسیدن به کارایی بسیار بالا (High-Performance) در تکنولوژی‌های پیشرفته و سرعت‌های گیگاهرتز.
- نقاط ضعف: الگوریتم ارائه شده بسیار تخصصی و برای معماری Time-Interleaved طراحی شده است. سربار دیجیتال آن همچنان قابل توجه است و مستقیماً برای یک مبدل SAR تک‌کاناله قابل استفاده نیست.

### ۳.۳ رویکردهای نوین با سربار سخت‌افزاری کم

- در کنفرانس ISSCC 2020، لی و همکاران [۳] روشی هوشمندانه برای کالیبراسیون با استفاده از خود خطای کوانتیزاسیون مبدل ارائه دادند.
- ایده و روش: این روش به جای تزریق سیگنال خارجی، از اطلاعات موجود در خطای کوانتیزاسیون برای تخمین خطاهای DAC استفاده می‌کند. این کار نیاز به سخت‌افزار اضافی را به حداقل می‌رساند.
- نقاط قوت: سربار سخت‌افزاری بسیار پایین و طراحی خلاقانه که آن را برای کاربردهای کم‌مصرف جذاب می‌کند.
- نقاط ضعف: این روش ممکن است در برابر خطاهای بزرگ و پیچیده به اندازه یک مدل کامل شبکه عصبی مؤثر نباشد و دقت کالیبراسیون آن محدودتر است.

### ۴.۳ جمع‌بندی و جایگاه روش پیشنهادی

- کارهای پیشین یک بده‌بستان (Trade-off) مشخص را نشان می‌دهند:
- روش‌های مبتنی بر AI عمومی: دقت بالا، هزینه سخت‌افزاری بالا.
- روش‌های تخصصی کم‌هزینه: هزینه سخت‌افزاری پایین، دقت و انعطاف‌پذیری کمتر.
- روش پیشنهادی در این تحقیق، یعنی **Hardware-Aware AI**، در تلاش است تا بهترین ویژگی‌های هر دو دنیا را ترکیب کند: دقت بالای مدل‌های AI را با هزینه سخت‌افزاری بسیار پایین. با حذف ضرب‌کننده‌ها از طریق تکنیک Shift-and-Add و کوانتیزاسیون، ما به یک مدل هوشمند دست می‌یابیم که هم قدرتمند است و هم بهینه، و این شکاف را در کارهای قبلی پر می‌کند.

## ۴ مبانی و عملکرد SAR ADC

### ۱.۴ ساختار و نحوه عملکرد

مبدل SAR بر اساس الگوریتم جستجوی دودویی (Binary Search) عمل می‌کند. این مبدل برای تبدیل یک ولتاژ ورودی ( $V_{in}$ ) به یک کد دیجیتال  $N$  بیتی، در هر سیکل کلاک یک بیت را از باارزش‌ترین (MSB) تا کم‌ارزش‌ترین (LSB) تعیین می‌کند. اجزای اصلی آن در مقاله مروری جامع مورمن [۴] به تفصیل شرح داده شده است. اجزای اصلی شامل موارد زیر است:

- Sample and Hold (S/H): نمونه‌برداری از ولتاژ ورودی.
  - Comparator (مقایسه‌گر): مقایسه ولتاژ ورودی با ولتاژ حدس زده شده توسط DAC.
  - SAR Logic: مغز دیجیتالی که بیت‌ها را کنترل می‌کند.
  - Capacitive DAC (CDAC): آرایه‌ای از خازن‌ها با وزن‌های باینری ( $2^0, 2^1, \dots, 2^{N-1}$ ) که وظیفه تولید ولتاژ مرجع را دارد.
- رابطه ایده‌آل تبدیل به صورت زیر است:

$$D_{out} = \sum_{i=0}^{N-1} b_i \cdot 2^i$$

که در آن  $b_i$  بیت‌های خروجی (۰ یا ۱) هستند.

## ۵ چالش‌های طراحی در مقیاس نانو

### ۱.۵ عدم تطابق خازنی (Capacitor Mismatch)

در فرآیندهای ساخت نانومتری، ساخت خازن‌هایی که دقیقاً دارای نسبت‌های باینری باشند، غیرممکن است. خطاهای تصادفی (Random Variations) و اثرات پارازیتی باعث می‌شوند وزن واقعی خازن ( $w_{actual}$ ) با وزن ایده‌آل ( $2^i$ ) متفاوت باشد:

$$w_{actual,i} = 2^i + \Delta w_i$$

که در آن  $\Delta w_i$  خطای خازن است.

### ۲.۵ اثرات غیرخطی (Non-Linearity)

این خطاها باعث ایجاد غیرخطی‌های انتگرالی (INL) و تفاضلی (DNL) در خروجی می‌شوند. نتیجه این امر، کاهش ENOB (تعداد بیت مؤثر) و افزایش اعوجاج هارمونیک است. روش‌های سنتی مانند لیزر کاتینگ (Laser Trimming) یا استفاده از خازن‌های بزرگتر برای کاهش خطا، منجر به افزایش هزینه و توان مصرفی می‌شوند که در تضاد با نیازهای IoT است.

## ۶ راهکار پیشنهادی: کالیراسیون مبتنی بر هوش مصنوعی

### ۱.۶ تغییر پارادایم (Paradigm Shift)

راهکار نوین ارائه شده در این تحقیق، استفاده از یادگیری ماشین (Machine Learning) برای جبران خطاهای آنالوگ در حوزه دیجیتال است. به جای تلاش برای حذف فیزیکی  $\Delta w_i$ ، ما اجازه می‌دهیم این خطا وجود داشته باشد (که منجر به ساخت مدارهای کوچکتر و سریع‌تر می‌شود) و سپس با یک شبکه عصبی، تابع معکوس خطا را مدل‌سازی می‌کنیم.

### ۲.۶ نگاشت معکوس (Inverse Mapping)

یک شبکه عصبی (NN) آموزش داده می‌شود تا کد دیجیتال دارای خطا ( $D_{actual}$ ) را بگیرد و کد صحیح ( $D_{corrected}$ ) را تخمین بزند:

$$D_{corrected} = f_{NN}(D_{actual})$$

این کالیراسیون می‌تواند در پس‌زمینه (Background) انجام شود، به این معنی که مبدل بدون توقف کارکرد عادی، دائماً در حال اصلاح خود است.

## ۷ نوآوری اصلی: هوش مصنوعی آگاه از سخت‌افزار (Hardware-Aware AI)

بزرگترین مانع استفاده از AI در چیپ‌های کوچک، توان مصرفی بالای محاسبات آن (به ویژه عمل ضرب) است. این تحقیق دو تکنیک کلیدی برای حل این مشکل ارائه می‌دهد:

### ۱.۷ تکنیک “Shift-and-Add” (حذف ضرب‌کننده‌ها)

در مدارهای دیجیتال، عمل ضرب بسیار پرهزینه است، اما عمل «شیفت» (جابجایی بیت‌ها) تقریباً رایگان است. محققان وزن‌های شبکه عصبی را محدود به توان‌های ۲ ( $2^k$ ) کردند. بدین ترتیب، عملیات ضرب ( $W \times X$ ) تبدیل به عملیات شیفت ( $X \ll k$ ) می‌شود. دستاورد: حذف کامل بلوک‌های ضرب‌کننده سخت‌افزاری و جایگزینی با شیفت‌رها.

### ۲.۷ کوانتیزاسیون (Quantization)

دقت وزن‌های شبکه عصبی از ۳۲ بیت (اعداد اعشاری) به مقادیر کم‌بیت (مثلاً ۴ تا ۶ بیت) کاهش یافته است. نتایج نشان می‌دهد که این کاهش دقت، تأثیر مخربی بر کیفیت کالیراسیون ندارد اما حجم حافظه و توان مصرفی را به شدت کاهش می‌دهد.

## ۸ نتایج و ارزیابی (Results)

بر اساس داده‌های موجود، پیاده‌سازی این روش نتایج زیر را در پی داشته است:


- کاهش توان: اعمال تکنیک‌های Shift-and-Add و Quantization منجر به ۸۰٪ کاهش در توان مصرفی بخش دیجیتال شده است.

- بهبود دینامیکی (SFDR): بهبود تا ۲۵ دسی‌بل، که در مقایسه با سایر کارهای پیشرفته، عملکرد بسیار رقابتی را نشان می‌دهد.

جدول ۱: مقایسه عملکرد روش پیشنهادی با جدیدترین مقالات معتبر

| مرجع                 | روش کالیبراسیون          | تکنولوژی        | بهبود SFDR    |
|----------------------|--------------------------|-----------------|---------------|
| Jesper et al. [1]    | MLP-based                | 40nm CMOS       | +20 dB        |
| Lee et al. [3]       | Error-based              | 28nm CMOS       | +15 dB        |
| <b>Proposed Work</b> | <b>Hardware-Aware AI</b> | <b>Flexible</b> | <b>+25 dB</b> |

ADC پارامترهای بر هوشمند کالیبراسیون تأثیر



شکل ۱: نمودار مقایسه عملکرد قبل و بعد از کالیبراسیون. افزایش چشمگیر SFDR (۳۲ دسی‌بل) و ENOB (۴٫۳ بیت) مشهود است.

## ۹ جمع‌بندی (Conclusion)

این تحقیق نشان می‌دهد که آینده‌ی مدارهای مجتمع با عملکرد بالا، در گرو هم‌زیستی مسالمت‌آمیز “آنالوگ” و “هوش مصنوعی” است. با استفاده از کالیبراسیون مبتنی بر یادگیری ماشین و بهینه‌سازی آن برای سخت‌افزار (حذف ضرب‌کننده‌ها)، توانستیم بر محدودیت‌های فیزیکی غلبه کنیم. این دستاورد مسیر را برای ساخت نسل جدیدی از سنسورهای هوشمند فوق کم‌مصرف هموار می‌سازد که بدون نیاز به باتری‌های حجیم، دقتی در حد تجهیزات آزمایشگاهی ارائه می‌دهند.

## ١٠ منابع (References)

### مراجع

- [١] Pipelined-SAR Background-Calibrated “A al., et Steensgaard-Madsen, J. [١]  
and Circuits on Transactions IEEE Correction,” Error MLP-Based with ADC  
.٢٠٢٢ Oct. ,٣٩٧٢-٣٩٦١ pp. ,١٠ no. ,٦٩ vol. Papers. Regular I: Systems
- [٢] in ADC SAR Time-Interleaved mW ٣.١٢ b١٢ GS/s ٦.١ “A al., et Hershberg, B. [٢]  
Circuits, Solid-State of Journal IEEE THD,” dBFS ٧٥- > With CMOS nm ١٤  
.٢٠١٩ Dec. ,٣٣٨٠-٣٣٦٩ pp. ,١٢ no. ,٥٤ vol.
- [٣] Quantization-Error-Based with ADC SAR MS/s ٥٠ b١٢ V٢.١ “A al., et Lee, S. [٣]  
Con- Circuits Solid-State International IEEE CMOS,” nm٢٨ in Calibration  
.٢٠٢٠ Feb. ,١٢٦-١٢٤ pp. (ISSCC), fference
- [٤] Tutorial.” A ADC: Register Successive-Approximation “The Murmann, B. [٤]  
.٢٠١٩ Summer ,٢٦-١٨ pp. ,٣ no. ,١١ vol. Magazine, Circuits Solid-State IEEE