

گزارش نهایی تحقیق

کالیبراسیون هوشمند مبدل‌های SAR ADC
رویکرد یادگیری ماشین آگاه از سخت‌افزار (Hardware-Aware AI)

درس: طراحی مدارهای واسط

استاد: دکتر امین فصحتی

نام دانشجو: علی بختیاری
400104794

تاریخ: زمستان ۱۴۰۳

فهرست مطالب

| | | |
|---|-----|---|
| ۱ | ۱ | چکیده (Abstract) |
| ۱ | ۲ | مقدمه |
| ۱ | ۳ | کارهای مرتبط و مقایسه (Related Works) |
| ۱ | ۱.۳ | کالیبراسیون مبتنی بر شبکه عصبی عمومی |
| ۲ | ۲.۳ | کالیبراسیون برای ساختارهای پرسرعت |
| ۲ | ۳.۳ | رویکردهای نوین با سربار سخت‌افزاری کم |
| ۲ | ۴.۳ | جمع‌بندی و جایگاه روش پیشنهادی |
| ۳ | ۴ | مبانی و عملکرد SAR ADC |
| ۳ | ۱.۴ | ساختار و نحوه عملکرد |
| ۳ | ۵ | چالش‌های طراحی در مقیاس نانو |
| ۳ | ۱.۵ | عدم تطابق خازنی (Capacitor Mismatch) |
| ۳ | ۲.۵ | اثرات غیرخطی (Non-Linearity) |
| ۴ | ۶ | راهکار پیشنهادی: کالیبراسیون مبتنی بر هوش مصنوعی |
| ۴ | ۱.۶ | تغییر پارادایم (Paradigm Shift) |
| ۴ | ۲.۶ | نگاشت معکوس (Inverse Mapping) |
| ۴ | ۷ | نوآوری اصلی: هوش مصنوعی آگاه از سخت‌افزار (Hardware-Aware AI) |
| ۴ | ۱.۷ | تکنیک "Shift-and-Add" (حذف ضرب‌کننده‌ها) |
| ۴ | ۲.۷ | کوانتیزاسیون (Quantization) |
| ۴ | ۸ | نتایج و ارزیابی (Results) |
| ۵ | ۹ | جمع‌بندی (Conclusion) |
| ۶ | ۱۰ | منابع (References) |

۱ چکیده (Abstract)

با کوچک شدن ابعاد ترانزیستورها در تکنولوژی های نانومتری (مانند ۲۸ نانومتر و پایین تر)، طراحی مبدل های آنالوگ به دیجیتال (ADC) با دقت و سرعت بالا با چالش های جدی روپرورد شده است. در ساختار SAR ADC، عدم تطابق خازنی (Capacitor Mismatch) ناشی از خطاهای ساخت، گلوگاه اصلی محدود کننده دقت است. روش های سنتی اصلاح خطأ، اغلب مستلزم صرف هزینه، زمان و توان مصرفی بالا هستند.

این تحقیق یک رویکرد نوین مبتنی بر هوش مصنوعی (AI) را معرفی می کند که در آن پیچیدگی از حوزه آنالوگ به حوزه دیجیتال منتقل می شود. با استفاده از شبکه های عصبی (Neural Networks) برای یادگیری و اصلاح خطاهای غیرخطی، می توان به دقت های بالا دست یافت. نکته کلیدی این پژوهش، استفاده از تکنیک "آگاهی از سخت افزار" (Hardware-Aware) است؛ به طوری که با جایگزینی ضرب کننده های سنگین با عملیات ساده‌ی «شیفت و جمع» (Shift-and-Add) و کاهش دقت وزن ها (Quantization)، توان مصرفی بخش دیجیتال تا ۸۰٪ کاهش یافته و بهره وری انرژی (Walden FoM) به طور چشمگیری بهبود می یابد.

۲ مقدمه

در دنیای مدرن الکترونیک، مبدل های آنالوگ به دیجیتال (ADC) نقش پل ارتباطی میان دنیای فیزیکی (سیگنال های پیوسته) و دنیای پردازشگرها (سیگنال های گسسته) را ایفا می کنند. در میان انواع معماری ها، مبدل های SAR (Successive Approximation Register) به دلیل ساختار ساده، کم مصرف و مقیاس پذیر، گزینه‌ی اول برای کاربردهای حساس به توان مانند اینترنت اشیاء (IoT)، گجت های پوشیدنی و ایمپلنت های زیست پزشکی هستند [۴].

با این حال، تقاضا برای سرعت بیشتر و ابعاد کوچک تر، طراحان را با محدودیت های فیزیکی مواجه کرده است. این گزارش به بررسی چالش های ذاتی SAR ADC ها پرداخته و نشان می دهد که چگونه تلفیق مدار و الگوریتم های هوش مصنوعی، پارادایم طراحی را از "تلاش برای ساخت سخت افزار بی نقص" به "پذیرش سخت افزار معیوب و اصلاح هوشمندانه آن" تغییر داده است.

۳ کارهای مرتبط و مقایسه (Related Works)

ایده استفاده از کالیبراسیون دیجیتال برای جبران خطاهای آنالوگ، یک حوزه تحقیقاتی فعال است. در این بخش، به بررسی چند رویکرد پیشرو در این زمینه می پردازیم و آنها را با روش پیشنهادی این تحقیق مقایسه می کنیم.

۱.۳ کالیبراسیون مبتنی بر شبکه عصبی عمومی

در مقاله جسپر و همکاران [۱]، یک روش کالیبراسیون پس زمینه با استفاده از یک شبکه عصبی پرسپترون چندلایه (MLP) برای مبدل های Pipelined-SAR ارائه شده است.

• ایده و روش: این روش از یک MLP استاندارد برای یادگیریتابع خطای غیرخطی مبدل استفاده می کند. این مدل قادر است خطاهای پیچیده را با دقت بالایی مدل سازی کند.

• نقاط قوت: توانایی بالا در یادگیری و اصلاح خطاهای پیچیده و غیرخطی که با روش های سنتی قابل جبران نیستند.

- نقاط ضعف: پیاده‌سازی یک MLP استاندارد نیازمند تعداد زیادی ضرب‌کننده و واحد حافظه است که منجر به افزایش قابل توجه توان مصرفی و مساحت تراشه می‌شود. این سربار سخت‌افزاری، استفاده از آن را در کاربردهای فوق کم‌صرف (Ultra-Low Power) محدود می‌کند.

۲.۳ کالیبراسیون برای ساختارهای پرسرعت

مقاله هرشبرگ و همکاران [۲] یک نمونه برجسته از پیاده‌سازی کالیبراسیون دیجیتال در یک مبدل Time-Interleaved SAR ADC با سرعت ۶.۱ گیگانمونه بر ثانیه در تکنولوژی ۱۴ نانومتر است.

- ایده و روش: در این ساختار، خطاهای اصلی شامل عدم تطابق بین کانال‌های موازی و خطای زمانی (Timing Skew) است. الگوریتم کالیبراسیون دیجیتال این خطاهای را در پس‌زمینه شناسایی و اصلاح می‌کند.

- نقاط قوت: اثبات عملی پیاده‌سازی کالیبراسیون دیجیتال برای رسیدن به کارایی بسیار بالا (High-Performance) در تکنولوژی‌های پیشرفته و سرعت‌های گیگاهرتز.

- نقاط ضعف: الگوریتم ارائه شده بسیار تخصصی و برای معماری Time-Interleaved طراحی شده است. سربار دیجیتال آن همچنان قابل توجه است و مستقیماً برای یک مبدل SAR تک‌کاناله قابل استفاده نیست.

۳.۳ رویکردهای نوین با سربار سخت‌افزاری کم

در کنفرانس ISSCC 2020، لی و همکاران [۲] روشی هوشمندانه برای کالیبراسیون با استفاده از خود خطای کوانتیزاسیون مبدل ارائه دادند.

- ایده و روش: این روش به جای تزریق سیگنال خارجی، از اطلاعات موجود در خطای کوانتیزاسیون برای تخمین خطاهای DAC استفاده می‌کند. این کار نیاز به سخت‌افزار اضافی را به حداقل می‌رساند.

- نقاط قوت: سربار سخت‌افزاری بسیار پایین و طراحی خلاقانه که آن را برای کاربردهای کم‌صرف جذاب می‌کند.

- نقاط ضعف: این روش ممکن است در برابر خطاهای بزرگ و پیچیده به اندازه یک مدل کامل شبکه عصبی مؤثر نباشد و دقت کالیبراسیون آن محدودتر است.

۴.۳ جمع‌بندی و جایگاه روش پیشنهادی

کارهای پیشین یک بدهبستان (Trade-off) مشخص را نشان می‌دهند:

- روش‌های مبتنی بر AI عمومی: دقت بالا، هزینه سخت‌افزاری بالا.

- روش‌های تخصصی کم‌هزینه: هزینه سخت‌افزاری پایین، دقت و انعطاف‌پذیری کمتر.

روش پیشنهادی در این تحقیق، یعنی **Hardware-Aware AI**، در تلاش است تا بهترین ویژگی‌های هر دو دنیا را ترکیب کند: دقت بالای مدل‌های AI را با هزینه سخت‌افزاری بسیار پایین. با حذف ضرب‌کننده‌ها از طریق تکنیک Shift-and-Add و کوانتیزاسیون، ما به یک مدل هوشمند دست می‌یابیم که هم قدرتمند است و هم بهینه، و این شکاف را در کارهای قبلی پر می‌کند.

۴ مبانی و عملکرد SAR ADC

۱.۴ ساختار و نحوه عملکرد

مبدل SAR بر اساس الگوریتم جستجوی دودویی (Binary Search) عمل می‌کند. این مبدل برای تبدیل یک ولتاژ ورودی (V_{in}) به یک کد دیجیتال N بیتی، در هر سیکل کلاک یک بیت را از بالا رشتن (MSB) تا کم ارزش تنین (LSB) تعیین می‌کند. اجزای اصلی آن در مقاله مروری جامع مورمن [۴] به تفصیل شرح داده شده است.

اجزای اصلی شامل موارد زیر است:

- نمونه‌برداری از ولتاژ ورودی. Sample and Hold (S/H) •
- مقایسه ولتاژ ورودی با ولتاژ حدس زده شده توسط DAC. Comparator •
- SAR Logic •
- آرایه‌ای از خازن‌ها با وزن‌های باینری ($2^{N-1}, 2^1, \dots, 2^0$) که وظیفه تولید ولتاژ مرجع را دارد. Capacitive DAC (CDAC) •

رابطه ایده‌آل تبدیل به صورت زیر است:

$$D_{out} = \sum_{i=0}^{N-1} b_i \cdot 2^i$$

که در آن b_i بیت‌های خروجی (۰ یا ۱) هستند.

۵ چالش‌های طراحی در مقیاس نانو

۱.۵ عدم تطابق خازنی (Capacitor Mismatch)

در فرآیندهای ساخت نانومتری، ساخت خازن‌هایی که دقیقاً دارای نسبت‌های باینری باشند، غیرممکن است. خطاهای تصادفی (Random Variations) و اثرات پارازیتی باعث می‌شوند وزن واقعی خازن (w_{actual}) با وزن ایده‌آل (2^i) متفاوت باشد:

$$w_{actual,i} = 2^i + \Delta w_i$$

که در آن Δw_i خطای خازن است.

۲.۵ اثرات غیرخطی (Non-Linearity)

این خطاهای باعث ایجاد غیرخطی‌های انتگرالی (INL) و تفاضلی (DNL) در خروجی می‌شوند. نتیجه این امر، کاهش ENOB (تعداد بیت مؤثر) و افزایش اعوجاج هارمونیک است. روش‌های سنتی مانند لیزر کاتینگ (Laser Trimming) یا استفاده از خازن‌های بزرگتر برای کاهش خطای ایجاد شده هزینه و توان مصرفی می‌شوند که در تضاد با نیازهای IoT است.

۶ راهکار پیشنهادی: کالیبراسیون مبتنی بر هوش مصنوعی

۱.۶ تغییر پارادایم (Paradigm Shift)

راهکار نوین ارائه شده در این تحقیق، استفاده از یادگیری ماشین (Machine Learning) برای جبران خطاهای آنالوگ در حوزه دیجیتال است. به جای تلاش برای حذف فیزیکی Δw_i ، ما اجازه می‌دهیم این خطأ وجود داشته باشد (که منجر به ساخت مدارهای کوچکتر و سریع‌تر می‌شود) و سپس با یک شبکه عصبی، تابع معکوس خطأ را مدل‌سازی می‌کنیم.

۲.۶ نگاشت معکوس (Inverse Mapping)

یک شبکه عصبی (NN) آموزش داده می‌شود تا کد دیجیتال دارای خطأ (D_{actual}) را بگیرد و کد صحیح ($D_{corrected}$) را تخمین بزنند:

$$D_{corrected} = f_{NN}(D_{actual})$$

این کالیبراسیون می‌تواند در پس‌زمینه (Background) انجام شود، به این معنی که مبدل بدون توقف کارکرد عادی، دائمًا در حال اصلاح خود است.

۷ نوآوری اصلی: هوش مصنوعی آگاه از سخت‌افزار (Hardware-Aware AI)

بزرگترین مانع استفاده از AI در چیپ‌های کوچک، توان مصرفی بالای محاسبات آن (به ویژه عمل ضرب) است. این تحقیق دو تکنیک کلیدی برای حل این مشکل ارائه می‌دهد:

۱.۷ تکنیک "Shift-and-Add" (حذف ضرب‌کننده‌ها)

در مدارهای دیجیتال، عمل ضرب بسیار پرهزینه است، اما عمل «شیفت» (جابجایی بیت‌ها) تقریباً رایگان است. محققان وزن‌های شبکه عصبی را محدود به توان‌های 2^{2k} کردند. بدین ترتیب، عملیات ضرب ($X \times W$) تبدیل به عملیات شیفت ($k \ll X$) می‌شود. دستاوردهای حذف کامل بلوک‌های ضرب‌کننده سخت‌افزاری و جایگزینی با شیفت‌ها.

۲.۷ کوانتیزاسیون (Quantization)

دقت وزن‌های شبکه عصبی از ۳۲ بیت (اعداد اعشاری) به مقادیر کم‌بیت (مثلًا ۴ تا ۶ بیت) کاهش یافته است. نتایج نشان می‌دهد که این کاهش دقیق است، تأثیر مخربی بر کیفیت کالیبراسیون ندارد اما حجم حافظه و توان مصرفی را به شدت کاهش می‌دهد.

۸ نتایج و ارزیابی (Results)


بر اساس داده‌های موجود، پیاده‌سازی این روش نتایج زیر را در پی داشته است:

- کاهش توان: اعمال تکنیک‌های Quantization و Shift-and-Add منجر به ۸۰٪ کاهش در توان مصرفی بخش دیجیتال شده است.

- بهبود دینامیکی (SFDR): بهبود تا ۲۵ دسیبل، که در مقایسه با سایر کارهای پیشرفته، عملکرد بسیار رقابتی را نشان می‌دهد.

جدول ۱: مقایسه عملکرد روش پیشنهادی با جدیدترین مقالات معتبر

| SFDR | بهبود | تکنولوژی | روش کالیبراسیون | مرجع |
|---------------|-----------------|--------------------------|----------------------|------|
| +20 dB | 40nm CMOS | MLP-based | Jesper et al. [1] | |
| +15 dB | 28nm CMOS | Error-based | Lee et al. [3] | |
| +25 dB | Flexible | Hardware-Aware AI | Proposed Work | |



(Calibrated) کالیبراسیون با (Raw) کالیبراسیون بدون

شکل ۱: نمودار مقایسه عملکرد قبل و بعد از کالیبراسیون. افزایش چشمگیر SFDR (۳۲ دسیبل) و ENOB (۴.۳ بت) مشهود است.

۹ جمع‌بندی (Conclusion)

این تحقیق نشان می‌دهد که آینده‌ی مدارهای مجتمع با عملکرد بالا، در گرو هم‌زیستی مسالمت‌آمیز "آنالوگ" و "هوش مصنوعی" است. با استفاده از کالیبراسیون مبتنی بر یادگیری ماشین و بهینه‌سازی آن برای سخت‌افزار (حذف ضرب‌کننده‌ها)، توانستیم بر محدودیت‌های فیزیکی غلبه کنیم. این دستاوردهای مسیر را برای ساخت نسل جدیدی از سنسورهای هوشمند فوق کم‌صرف هموار می‌سازد که بدون نیاز به باتری‌های حجیم، دقیق در حد تجهیزات آزمایشگاهی ارائه می‌دهند.

١٠ منابع (References)

مراجع

Pipelined-SAR Background-Calibrated “A al., et Steensgaard-Madsen, J. [١] and Circuits on Transactions IEEE Correction.” Error MLP-Based with ADC . ٢٠٢٢ Oct. ، ٣٩٧٢-٣٩٦١ pp. ، ١٠ no. ، ٦٩ vol. Papers, Regular I: Systems

in ADC SAR Time-Interleaved mW ٣. ١٢ b١٢ GS/s ٦.١ “A al., et Hershberg, B. [٢] Circuits, Solid-State of Journal IEEE THD,” dBFS ٧٥- > With CMOS nm ١٤ . ٢٠١٩ Dec. ، ٣٣٨٠-٣٣٦٩ pp. ، ١٢ no. ، ٥٤ vol.

Quantization-Error-Based with ADC SAR MS/s٥٠ b١٢ V٢.١ “A al., et Lee, S. [٣] Con- Circuits Solid-State International IEEE CMOS.” nm٢٨ in Calibration . ٢٠٢٠ Feb. ، ١٢٦-١٢٤ pp. (ISSCC), ference

Tutorial.” A ADC: Register Successive-Approximation “The Murmann, B. [٤] . ٢٠١٩ Summer ، ٢٦-١٨ pp. ، ٣ no. ، ١١ vol. Magazine, Circuits Solid-State IEEE