VHDL


Ece Olcay Güneş, Berna Örs Yalçın

Giriş

- VHDL "VHSIC Hardware Description Language" in kısaltmasıdır.
- VHSIC "Very High Speed Integrated Circuits" in kısaltmasıdır.
- Devre çizimi yapmak yerine bir programlama dili ile devreyi tanımlamada kullanılır.
- Büyük sayısal devre tasarımında pek çok kullanım şekli vardır.
 - Açıklama (Documentation)
 - Doğrulama (Verification)
 - Gerçekleme (Synthesis)
- Üç farklı devre tanımlama yöntemi kullanılır:
 - Yapısal (Structural)
 - Veri Akışı (Data flow)
 - Davranışsal (Behavioral)
- Çoğu zaman bu üç yöntemin karışımı kullanılır.
- VHDL 1976 yılında IEEE tarafından geliştirilmiş bir standartdır.
- Dil pek çok yenilemeden geçmiştir. Şu anda 1993 yılı üretimi en çok kullanılan halidir.

Alt Bloklar

- Bir tasarımı daha anlaşılabilir ve değişikliklere açık hale getirebilmek için devreler alt bloklara ayrılır.
- Daha sonra bu bloklar bütün devreyi oluşturmak üzere uygun şekilde bağlanır.



Entity

VHDL'de her blok kendi başına bir devre olarak düşünülür ve entity olarak adlandırılır.

Entity: Verilen bir lojik fonksiyon için bütün giriş ve çıkışları tanımlar. Yani lojik fonksiyonun dış dünyayla bağlantısını tanımlar. Her VHDL tasarım mutlaka en az bir entity içerir.

entity entity tanımlayıcı is
 port (işaret tanımlama);
end entity tanımlayıcı;

Port: Port giriş ve çıkış işaretidir. Port ifadesi, her işaret için, port tanımlayıcı, port yönü ve port veri tipini belirlemelidir. Port da 3 yön kullanılır. Giriş için **in**, çıkış için **out**, çift yönlü portlar için **inout** kullanılır. Pek çok değişik veri tipi kullanılabilir.

Veri tipleri:

bit: 0 ve 1 değerini alabilir

bit-vector: aynı isim altında bir dizi 0 ve 1'l göstermek için kullanılır.

integer: pozitif ya da negatif tamsayılara karşı düşer

natural: 0'dan başlayıp istenen bir limit değere kadar tamsayılar için kullanılır. **positive:** 1'den başlayıp istenen bir limit değere kadar tamsayılar için kullanılır.

Boolean: Doğru ve yanlış olmak üzere 2 değerli bir veri tipidir.

Entity Örneği

entity Ornek is port (A,B: in bit; Z: out naturel range 0 to 31); end Ornek;

- İlk satır yeni tanımlanacak devrenin ismini bildirir: Ornek
- Son satır tanımlamanın bittiğini gösterir.
- Aradaki satırlar devrenin giriş cıkışlarını tanımlar.
- Port tanımında her satır bir giriş-çıkış listesi, modunu ve veri tipini gösterir.
- Son satırın dışındaki her satır ; ile bitirilir. Port tanımının tamamı da ; ile bitirilir.

Architecture

Lojik fonksiyonun işlevi **architecture** tarafından belirlenir. Her **entity** için bir **architecture** tanımlanır.

architecture mimari ismi of tanımlayıcı ismi is begin

lojik fonksiyonun yapacağı iş burada tanımlanır; **end** mimari ismi;

Architecture Örneği

```
entity AND_Gate is
  port(A, B: in bit; X:out bit);
end entity AND_Gate;
Architecture dataflow of AND_Gate is
begin
  X <= A and B;
end dataflow;</pre>
```


- İlk satır dataflow isimli mimarinin AND_Gate isimli devreye ait olduğunu gösteriyor.
- begin ve end arasındaki satırlar AND_Gate in nasıl bir işlem gerçekleyeceğini belirtir.

Yapısal Tanımlamalar

- Tasarımımızdaki temel bloklar entity ve karşılık gelen architecture kullanılarak tanımlandıktan sonra diğer tasarımlarda kullanılmak üzere birleştirilebilirler.
- Bu işlem yapılırken alt bloklar üst bloğun içinde component olarak tanımlanırlar.

component elemanın-adı is port (uç tanımları) end component;

Component Örneği




Ara bağlantılara karşı düşer. Entegre içinde dış bağlantısı olmayan elemanlar arası bağlantılardır.

```
entity AND-OR-logic is
   port(IN1, IN2, IN3, IN4: in bit; OUT3: out bit);
end AND-OR-logic;
architecture LogicOperation of AND-OR-logic is
 component AND Gate is
  port(A, B:in bit; X:out bit);
 end component;
 component OR Gate is
   port(A,B:in bit; X:out bit);
end component;
signal OUT1, OUT2:bit;
begin
 G1: AND Gate
     port map (A \Rightarrow IN1, B \Rightarrow IN2,
                X⇒OUT1):
 G2: AND Gate
     port map (A⇒IN3, B⇒IN4,
                X⇒OUT2):
 G3: OR Gate
     port map (A⇒OUT1, B⇒OUT2,
                X⇒OUT3):
end LogicOperation;
```

Veri Akışı Tanımlama


- Veri akışı tanımlamada temel blokların (örneğin and kapısı) girişlerinin ve çıkışlarının devre içinde nasıl bağlanacağı tanımlanır.
- İşaretlerin devre içinde nasıl akacağı tanımlanır.

Veri Akışı Tanımlama Örneği 1



```
entity latch is
port (s,r: in bit; q,nq:
out bit);
end latch;
architecture dataflow of
latch is
begin
q<=r nor nq;
nq<=s nor q;
end dataflow;
```

Sayıları BCD'den Decimal'e çeviren decoder tasarımı



```
entity decoder is
   port (A: in bit-vector(0 to3); X:out bit-vector (0 to 9));
end decoder:
```

architecture BCD-to-decimal of decoder is begin

```
X(0) \Leftarrow not A(3) and not A(2) and not A(1) and not A(0); X(1) \Leftarrow not A(3) and not A(2) and not A(1) and A(0); X(2) \Leftarrow not A(3) and not A(2) and A(1) and not A(0); X(3) \Leftarrow not A(3) and not A(2) and A(1) and A(0); X(4) \Leftarrow not A(3) and A(2) and not A(1) and not A(0); X(5) \Leftarrow not A(3) and A(2) and not A(1) and A(0); X(6) \Leftarrow not A(3) and A(2) and A(1) and not A(0); X(7) \Leftarrow not A(3) and A(2) and A(1) and A(0); X(8) \Leftarrow A(3) and not A(2) and not A(1) and not A(0); X(9) \Leftarrow A(3) and not A(2) and not A(1) and A(0); end BCD-to-decimal:
```

Not

- Bu örnekte birden fazla giriş çıkış söz konusu olduğu için bunlar
 VHDL'de bir dizi (bit-vector) veri tipi ile gösterilebilir.
- Genel olarak bit dizilerinin büyüklüğü 0'dan n'ye seçilir.
- 0 her zaman dizinin ilk elemanına karşı düşer.
- Bu nedenle n dizideki eleman sayısından 1 eksik olarak seçilmelidir.
- n+1 giriş veya çıkış dizi olarak bit-vector (0 to n) olarak gösterilir.
- Örnekte giriş bit-vector (0 to 3)
- Cıkış bit-vector (0 to 9) biçimindedir.

Kombinezonsal Devre Tasarımı Örneği

Elemanları iki bitlik olan iki matrisin çarpımını bulan devre tasarlanacaktır.

$$\begin{bmatrix} a_{11} & a_{12} \\ a_{21} & a_{22} \end{bmatrix} \begin{bmatrix} b_{11} & b_{12} \\ b_{21} & b_{22} \end{bmatrix} = \begin{bmatrix} c_{11} & c_{12} \\ c_{21} & c_{22} \end{bmatrix}$$

$$c_{11} = a_{11}b_{11} + a_{12}b_{21} c_{12} = a_{11}b_{12} + a_{12}b_{22}$$


$$c_{21} = a_{21}b_{12} + a_{22}b_{22} c_{22} = a_{21}b_{12} + a_{22}b_{22}$$

```
entity Matris_Carpici is
```

 $a_{ii}b_{kl}$ Çarpımı 4-bitliktir.

5-bitlik olmalıdır.


```
port(a11 : in std logic vector(1 downto 0);
   a12: in std logic vector(1 downto 0);
   a21: in std logic vector(1 downto 0);
   a22: in std logic vector(1 downto 0);
   b11: in std logic vector(1 downto 0);
   b12: in std logic vector(1 downto 0);
   b21: in std logic vector(1 downto 0);
   b22: in std logic vector(1 downto 0);
   c11 : out std logic vector(4 downto 0);
   c12 : out std logic vector(4 downto 0);
   c21 : out std logic vector(4 downto 0);
   c22 : out std logic vector(4 downto 0));
end Matris Carpici;
```



architecture dataflow of Matris_Carpici is


begin

```
c11 <= (a11 * b11) + (a12 * b21);
c12 <= (a11 * b12) + (a12 * b22);
c21 <= (a21 * b11) + (a22 * b21);
c22 <= (a21 * b12) + (a22 * b22);
end dataflow;
```




```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
USE ieee.std logic unsigned.all;
USE ieee.numeric std.ALL;
ENTITY matris 5bitlik tb vhd IS
END matris 5bitlik tb vhd;
ARCHITECTURE behavior OF matris 5bitlik tb vhd
IS
 COMPONENT Matris Carpici
  PORT(a11,a12,a21,a22,b11,b12,b21,
         b22: IN std logic vector(1 downto 0);
         c11,c12,c21,
         c22 : OUT std logic vector(3 downto 0));
 END COMPONENT;
 SIGNAL a11,a12,a21,a22,b11,b12,b21,b22:
     std logic vector(1 downto 0) := (others=>'0');
 SIGNAL c11,c12,c21,
     c22:std logic vector(3 downto 0):
```

```
BEGIN
uut: Matris Carpici PORT MAP(
  a11 => a11, a12 => a12, a21 => a21, a22 => a22,
  b11 => b11, b12 => b12, b21 => b21, b22 => b22,
  c11 \Rightarrow c11, c12 \Rightarrow c12, c21 \Rightarrow c21, c22 \Rightarrow c22);
 tb: PROCESS
  BEGIN
   wait for 10 ns:
   a11 <= "11": a12 <= "11": a21 <= "11": a22 <= "11":
   b11 <= "11"; b12 <= "11"; b21 <= "11"; b22 <= "11";
   wait for 10 ns:
   a11 <= "01"; a12 <= "10"; a21 <= "11"; a22 <= "00";
   b11 <= "00"; b12 <= "01"; b21 <= "10 "; b22 <= "11";
   wait;
 END PROCESS:
END;
```



```
architecture dataflow of Matris_Carpici is
  signal ara1, ara2, ara3, ara4, ara5, ara6,
ara7, ara8: std_logic_vector(4 downto 0);
 begin
  ara1 <= (a11 * b11);
  ara2 <= (a12 * b21);
  ara3 <= (a11 * b12);
  ara4 \le (a12 * b22);
  ara5 <= (a21 * b11);
  ara6 \le (a22 * b21);
  ara7 \le (a21 * b12);
  ara8 <= (a22 * b22);
  c11 <= ara1 + ara2;
  c12 \le ara3 + ara4;
  c21 <= ara5 + ara6;
  c22 \le ara7 + ara8;
 end dataflow;
```



```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
USE ieee.std logic unsigned.all;
USE ieee.numeric std.ALL;
ENTITY matris_5bitlik aracarpim tb vhd IS
END matris 5bitlik aracarpim to vhd;
ARCHITECTURE behavior OF
matris 5bitlik aracarpim tb vhd IS
 COMPONENT Matris Carpici
  PORT(a11,a12,a21,a22,b11,b12,b21,
         b22: IN std logic vector(1 downto 0);
         c11,c12,c21,
         c22 : OUT std logic vector(3 downto 0));
 END COMPONENT;
 SIGNAL a11,a12,a21,a22,b11,b12,b21,b22:
     std logic vector(1 downto 0) := (others=>'0');
 SIGNAL c11,c12,c21,
     c22:std logic vector(3 downto 0):
```

```
BEGIN
uut: Matris Carpici PORT MAP(
  a11 => a11, a12 => a12, a21 => a21, a22 => a22,
  b11 => b11, b12 => b12, b21 => b21, b22 => b22,
  c11 \Rightarrow c11, c12 \Rightarrow c12, c21 \Rightarrow c21, c22 \Rightarrow c22);
 tb: PROCESS
  BEGIN
   wait for 10 ns:
   a11 <= "11": a12 <= "11": a21 <= "11": a22 <= "11":
   b11 <= "11"; b12 <= "11"; b21 <= "11"; b22 <= "11";
   wait for 10 ns:
   a11 <= "01"; a12 <= "10"; a21 <= "11"; a22 <= "00";
   b11 <= "00"; b12 <= "01"; b21 <= "10 "; b22 <= "11";
   wait;
 END PROCESS:
END;
```

Now: 35 ns		Ons 7	14 ns	21 28 ns 35
⊞ 3 a 11[1:0]	1	0	3	χ 1
	2	0	3	2
	3	0	3	
	0	0	3	0
⊞ ⋈ b11[1:0]	0	0	3	0
⊕ b 12[1:0]	1	0	3	<u>X</u> 1
⊕ 3 b21[1:0]	2	0	3	2
⊕ 3 b22[1:0]	3	0	3	
⊕	4	0	2	X 4
⊕	7	0	2	7
⊕	0	0	2	0
⊕ X c22[3:0]	3	0	2	3

Now:		0 ns 11	22,ns 33	44 ns 55
54.883 ns				
⊕	1	0	3	X 1
	2	0	3	2
	3	0	3	
	0	0	3	0
⊞ ⊘ b11[1:0]	0	0	3	0
⊞ b 12[1:0]	1	0	3	1
⊞ ⊘ b21[1:0]	2	0	3	2
⊕ 3 b22[1:0]	3	0	3	
⊕ ⊘ c11[4:0]	4	5'hXX \ 5'hXX \ \ ()()		18 XX 18 XX 6
⊕	7	(5'hXX)()(€)(0 XXXX EX	18 11 23 7
	0	5'hXX XX5.XX	0 X 1 X	18 XXII(8XXI) 0
⊕	3	5'hXX)\\5.\\\	0 \\$ \ 9\(\) 19 \	18)[[3

Now: 54.883 ns		23 ns 25 28 ns 31 34 ns 36
⊕ 3 a11[1:0]	1	3
	2	3
⊕	3	3
	0	3
⊞ ⋈ b11[1:0]	0	3
⊞ 	1	3
⊕ 3 b21[1:0]	2	3
⊕ X b22[1:0]	3	3
⊕	4	0
⊕	7	0
⊕	0	0 \(\tau \) \(\tau \
⊕ ⊘ c22[4:0]	3	0


```
a(1)(1)(1:0)
               c(1)(1)(4:0)
a(1)(2)(1:0)
a(2)(1)(1:0)
               c(1)(2)(4:0)
a(2)(2)(1:0)
b(1)(1)(1:0)
               c(2)(1)(4:0)
b(1)(2)(1:0)
b(2)(1)(1:0)
               c(2)(2)(4:0)
b(2)(2)(1:0)
```


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
use matris tanimi.all;
entity Matris Carpici is
 port(a: in matris giris;
    b: in matris giris;
    c: out matris cikis);
 end Matris Carpici;
 architecture dataflow of Matris Carpici is
 begin
  process(a,b)
   variable ara: satir cikis;
  begin
   for i in 1 to 2 loop
     for j in 1 to 2 loop
      for k in 1 to 2 loop
       ara(k) := a(i)(k) * b(k)(j);
      end loop;
      c(i)(j) \le ara(1) + ara(2);
     end loop;
  end loop;
 end process;
end dataflow;
```


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
use matris tanimi.all;
entity Satir Sutun is
 port(a : in satir_giris;
    b:in satir_giris;
    c : out std_logic_vector(4 downto 0));
 end Satir_Sutun;
 architecture dataflow of Satir_Sutun is
 begin
  process(a,b)
   variable ara: satir_cikis;
  begin
   for k in 1 to 2 loop
    ara(k) := a(k) * b(k);
   end loop;
   c \le ara(1) + ara(2);
  end process;
 end dataflow;
```


```
library IEEE;
                                                                   library IEEE;
use IEEE.STD LOGIC 1164.ALL;
                                                                   use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
                                                                   use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
                                                                   use IEEE.STD LOGIC UNSIGNED.ALL;
use matris tanimi.all;
                                                                   use matris tanimi.all;
entity Matris Carpici is
                                                                   entity Matris Carpici is
 port(a: in matris giris;
                                                                     port(a: in matris giris;
    b: in matris giris;
                                                                        b: in matris giris;
    c: out matris cikis);
                                                                        c: out matris cikis);
 end Matris Carpici;
                                                                     end Matris Carpici;
 architecture structure of Matris Carpici is
                                                                     architecture structure of Matris Carpici is
 component Satir Sutun is
                                                                     component Satir Sutun is
 port(a: in satir giris;
                                                                     port(a: in satir giris;
    b:in satir_giris;
                                                                        b: in satir giris;
    c : out std logic vector(4 downto 0));
                                                                        c : out std logic vector(4 downto 0));
 end component;
                                                                     end component;
 begin
                                                                     begin
                                                                     satir: for i in 1 to 2 generate
 SS1: Satir_Sutun port map(a => a(1), b => b(1), c => c(1)(1));
                                                                      sutun: for j in 1 to 2 generate
 SS2: Satir Sutun port map(a => a(1), b => b(2), c => c(1)(2));
                                                                       SS: Satir Sutun port map(a \Rightarrow a(i), b \Rightarrow b(i),
 SS3: Satir Sutun port map(a \Rightarrow a(2), b \Rightarrow b(1), c \Rightarrow c(2)(1));
                                                                                                   C \Rightarrow C(i)(i);
 SS4: Satir Sutun port map(a \Rightarrow a(2), b \Rightarrow b(2), c \Rightarrow c(2)(2));
                                                                      end generate sutun;
                                                                     end generate satir;
end structure;
                                                                    end structure:
```


```
library IEEE;
                                                         for i in 1 to 2 loop
use IEEE.STD LOGIC 1164.ALL;
                                                           satir(i) \le (others => '0'); sutun(i) <= (others => '0');
use IEEE.STD LOGIC ARITH.ALL:
                                                            for j in 1 to 2 loop
use IEEE.STD LOGIC UNSIGNED.ALL;
                                                              c(i)(j) \le (others => '0');
use matris tanimi.all:
                                                            end loop:
                                                          end loop;
entity Matris Carpici is
                                                          bitti <= '0'; durum <= baslangic;
 port(a: in matris giris;
                                                         else
  b: in matris giris;
                                                          case durum is
  c: out matris cikis;
                                                            when baslangic =>
  saat, reset, basla: in std logic;
                                                                bitti <= '0':
  bitti: out std logic);
                                                                if basla='1' then
 end Matris Carpici;
                                                                 durum \le durum 1; satir \le a(1); sutun \le b(1);
                                                               else
 architecture structure of Matris Carpici is
                                                                 durum <= baslangic;
  component Satir Sutun is
                                                               end if;
  port(a,b: in satir giris;
                                                            when durum1 =>
   c : out std logic vector(4 downto 0));
                                                              durum \le durum2; satir \le a(1); sutun \le b(2);
  end component;
                                                              c(1)(1) \ll carpim;
  type state_type is (baslangic, durum1, durum2,
                                                            when durum2 =>
                     durum3, durum4);
                                                              durum \le durum3; satir \le a(2); sutun \le b(1);
  signal durum: state_type;
                                                              c(1)(2) \ll carpim;
  signal satir, sutun: satir giris;
                                                            when durum3 =>
  signal carpim: std logic vector(4 downto 0);
                                                              durum \le durum \le a(2); sutun \le b(2);
 begin
                                                              c(2)(1) \leq carpim;
  SS: Satir Sutun port map(a => satir, b => sutun,
                                                            when durum4 =>
                                                              durum <= baslangic; c(2)(2) <= carpim; bitti <= '1';
                             c => carpim);
process(saat)
                                                           end case:
  begin
                                                          end if;
if rising edge(saat) then
                                                         end if:
     if reset='1' then
                                                      end process;
                                                     end structure:
```












```
LIBRARY ieee:
                                                         uut: Matris Carpici PORT MAP(a => a,b => b,c => c,
USE ieee.std logic 1164.ALL;
                                                              saat => saat.reset => reset.basla => basla.bitti =>
                                                        bitti);
USE ieee std logic unsigned.all;
USE ieee.numeric std.ALL;
use matris tanimi.all;
                                                          saat <= not saat after cycle/2;
ENTITY matris state to vhd IS
                                                          tb: PROCESS
END matris state to vhd;
                                                           BEGIN
                                                             wait for 20 ns:
ARCHITECTURE behavior OF matris state to vhd IS
                                                             reset <= '1':
 COMPONENT Matris Carpici
                                                             wait for cycle;
  PORT(a,b: IN matris giris;
                                                             reset <= '0':
         saat,reset,basla: IN std logic;
                                                             basla <= '1':
         c: OUT matris cikis;
         bitti: OUT std logic);
                                                             a(1)(1) \le "11"; a(1)(2) \le "10";
 END COMPONENT;
                                                             a(2)(1) \le "01"; a(2)(2) \le "11";
                                                             b(1)(1) \le "10"; b(1)(2) \le "11";
 SIGNAL saat : std_logic := '0';
                                                             b(2)(1) \le "01"; b(2)(2) \le "11";
 SIGNAL reset: std logic:='0';
                                                             wait for cycle;
 SIGNAL basla: std logic:= '0';
                                                             basla <= '0':
 SIGNAL a: matris giris;
                                                             wait until bitti='1';
 SIGNAL b: matris_giris;
                                                             basla <= '1':
                                                             a(1)(1) \le "10"; a(1)(2) \le "01";
 SIGNAL c: matris cikis;
                                                             a(2)(1) \le "11"; a(2)(2) \le "00";
                                                             b(1)(1) \le "01"; b(1)(2) \le "10";
 SIGNAL bitti: std logic;
                                                             b(2)(1) \le "11"; b(2)(2) \le "11";
                                                             wait until bitti='1':
 constant cycle : time := 10 ns;
                                                             wait:
                                                          END PROCESS;
BEGIN
                                                        END:
```




```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
USE ieee.std_logic_unsigned.all;
USE ieee.numeric std.ALL;
use matris tanimi.all;
entity Satir Sutun is
 port(a: in satir giris;
                                                                         Χ
    b: in satir giris;
    c: out std logic vector(4 downto 0));
end entity Satir Sutun;
architecture structure of Satir Sutun is
component Toplama is
 port (a : in std logic vector(3 downto 0);
     b: in std logic vector(3 downto 0);
     toplam: out std logic vector(4 downto 0));
end component;
component Carpma is
 port (a : in std_logic_vector(1 downto 0);
     b: in std logic vector(1 downto 0);
     carpim : out std_logic_vector(3 downto 0));
end component;
signal ara: ara carpim;
 begin
 Carp: for i in 1 to 2 generate
  OI: Carpma port map (a => a(i),b => b(i),carpim =>
ara(i));
 end generate;
 T1. Toplama port map (a \Rightarrow ara(1),b \Rightarrow ara(2),toplam
=> c);
end architecture structure;
```


```
LIBRARY ieee;
                                                         begin
USE ieee.std logic 1164.ALL;
                                                          process(saat)
USE ieee std logic unsigned.all;
                                                          begin
USE ieee.numeric std.ALL;
                                                           if rising edge(saat) then
use matris tanimi.all;
                                                            if reset='1' then
                                                              durum <= baslangic; carpim giris1 <= (others=>'0');
entity Satir Sutun is
                                                              carpim giris2 <= (others=>'0'); bitti <= '0';
 port(a,b: in satir giris;
                                                            else
      c: out std logic vector(4 downto 0);
                                                              case durum is
      saat,reset,basla: in std logic;
                                                               when baslangic =>
      bitti: out std logic);
                                                                if basla='1' then
end entity Satir Sutun;
                                                                  durum <= durum1; carpim giris1 <= a(1);
                                                                 carpim giris2 \le b(1);
architecture structure of Satir Sutun is
                                                                else
component Toplama is
                                                                  durum <= baslangic;
 port (a,b: in std logic vector(3 downto 0);
                                                                end if;
      toplam: out std logic vector(4 downto 0));
                                                               when durum1 =>
end component;
                                                                durum <= durum2; carpim giris1 <= a(2);
                                                                carpim giris2 <= b(2); ara1 <= carpim;
component Carpma is
 port (a,b : in std_logic_vector(1 downto 0);
                                                               when durum2 =>
                                                                durum <= baslangic; ara2 <= carpim;
      carpim: out std logic vector(3 downto 0));
end component;
                                                                bitti <= '1':
                                                              end case:
                                                          end if:
type state type is (baslangic, durum1, durum2);
                                                         end if:
signal durum: state type;
                                                         end process;
signal carpim_giris1,
                                                          Carp: Carpma port map (a => carpim_giris1,b =>
      carpim giris2: std logic vector(1 downto 0);
                                                         carpim giris2,carpim => carpim);
signal carpim, ara1,ara2 : std logic vector(3 downto 0);
                                                          Topla: Toplama port map (a \Rightarrow ara1, b \Rightarrow ara2,
                                                                                     toplam => c);
                                                         end architecture structure:
```

```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
entity Carpma is
 port (a : in std logic vector(1 downto 0);
     b: in std logic vector(1 downto 0);
     carpim: out std logic vector(3 downto 0));
end Carpma;
architecture structure of Carpma is
component Yari Toplayici is
 port(a,b: in std logic;
      toplam, elde : out std logic);
end component;
signal ara carpim: std logic vector(3 downto 0);
signal elde : std logic;
 begin
  carpim(0) \le a(0) \text{ and } b(0);
  ara carpim(0) \le a(1) and b(0);
  ara\_carpim(1) \le a(0) and b(1);
  ara carpim(2) \le a(1) and b(1);
  YT1: Yari Toplayici
     port map (a => ara carpim(0),b => ara carpim(1),
           toplam => carpim(1),elde => elde);
  YT2: Yari Toplayici
     port map (a => ara carpim(2), b => elde,
           toplam => carpim(2),elde => carpim(3));
end architecture structure;
```

```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
entity Toplama is
 port (a : in std_logic_vector(3 downto 0);
     b: in std logic vector(3 downto 0);
     toplam: out std logic vector(4 downto 0));
end Toplama;
architecture structure of Toplama is
component Yari Toplayici is
 port(a,b: in std logic;
    toplam, elde : out std_logic);
end component;
component Tam Toplayici is
 port(a,b, elde giris: in std logic;
    toplam, elde cikis: out std logic);
end component;
signal elde : std logic vector(2 downto 0);
begin
YT: Yari Toplayici
     port map (a => a(0), b => b(0),
           toplam => toplam(0), elde => elde(0));
TT: for i in 1 to 2 generate
  TT1: Tam Toplayici
     port map (a => a(i),b => b(i),elde giris => elde(i-1),
            toplam => toplam(i),elde cikis => elde(i));
end generate;
TT3: Tam Toplayici
     port map (a => a(3), b => b(3), elde giris => elde(2),
           toplam => toplam(3),elde cikis => toplam(4));
end architecture structure:
```


```
LIBRARY ieee:
                                              LIBRARY ieee:
                                              USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_1164.ALL;
entity Yari_Toplayici is
                                              entity Tam Toplayici is
 port(a : in std_logic;
                                                port(a : in std_logic;
    b:in std_logic;
                                                   b: in std_logic;
                                                   elde_giris : in std_logic;
    toplam : out std_logic;
                   elde : out std_logic);
                                                   toplam : out std logic;
                                                                  elde cikis: out
end Yari Toplayici;
                                              std_logic);
architecture dataflow of Yari_Toplayici is
                                              end Tam_Toplayici;
 begin
 toplam <= a xor b;
                                              architecture dataflow of Tam_Toplayici is
 elde <= a and b;
                                                begin
end architecture dataflow:
                                                toplam <= a xor b xor elde giris;
                                                elde_cikis <= (a and b) or (a and
                                              elde giris) or (b and elde giris);
                                              end architecture dataflow;
```





Dizi Sezici Tasarımı

Girişlerinden 10-10-11 veya 11-00-01 geldiğinde çıkışı 1 olan devre



library IEEE;	durum <= geldi10;	durum <= baslangic;
use IEEE.STD_LOGIC_1164.ALL;	elsif(x="11") then	elsif(x="10") then
use IEEE.STD_LOGIC_ARITH.ALL;	durum <= geldi11;	durum <= geldi10;
	else	else
use IEEE.STD_LOGIC_UNSIGNED.ALL;	durum <= baslangic;	durum <= geldi11;
	end if;	end if;
entity DiziSezici is	z <= '0';	z <= '0';
Port (x:in STD_LOGIC_VECTOR (1 downto 0);	when geldi10 =>	when geldi1100 =>
z:out STD_LOGIC;	if(x="00" or x="01") then	if(x="00") then
-	durum <= baslangic;	durum <= baslangic;
clk , rst: in STD_LOGIC);	elsif(x="10") then	z <= '0';
end DiziSezici;	durum <= geldi1010;	elsif(x="01") then
	else	durum <= baslangic;
architecture Behavioral of DiziSezici is	durum <= geldi11;	z <= '1';
	end if;	elsif(x="10") then
type state_type is (baslangic, geldi10, geldi1010,	z <= '0';	durum <= geldi10;
geldi11, geldi1100);	when geldi1010 =>	z <= '0';
signal durum: state_type;	if(x="00" or x="01") then	else
begin	durum <= baslangic;	durum <= geldi11;
process(clk)	z <= '0';	z <= '0';
begin	elsif(x="10") then	end if;
	durum <= geldi1010;	end case;
if(clk'event and clk='1') then	z <= '0';	end if;
if(rst='1') then	else	end if;
durum <= baslangic;	durum <= geldi11;	end process;
z <= '0';	z <= '1';	end Behavioral;
else	end if;	
case durum is	when geldi11 =>	
	if(x="00") then	
when baslangic =>	durum <= geldi1100;	
if(x="10") then	elsif(x="01") then	
	` '	

---- Source Options ---- Target Options Add IO Buffers : YES Top Module Name : DiziSezici Global Maximum Fanout : 500 Automatic FSM Extraction : YES Add Generic Clock Buffer(BUFG) : Auto FSM Encoding Algorithm Register Duplication : YES Safe Implementation : No Slice Packing : YES FSM Style Optimize Instantiated Primitives : NO : lut Use Clock Enable : Yes **RAM** Extraction : Yes Use Synchronous Set : Yes RAM Style : Auto Use Synchronous Reset : Yes **ROM Extraction** : Yes Pack IO Registers into IOBs : auto Mux Style : Auto Equivalent register Removal : YES **Decoder Extraction** : YES ---- General Options : YES Priority Encoder Extraction **Optimization Goal** : Speed Shift Register Extraction : YES **Optimization Effort** Logical Shifter Extraction : YES Library Search Order : DiziSezici.lso : YES XOR Collapsing **Keep Hierarchy** : NO **ROM Style RTL Output** : Yes : Auto **Global Optimization** : AllClockNets Mux Extraction : YES **Read Cores** : YES Resource Sharing : YES Write Timing Constraints : NO Asynchronous To Synchronous : NO **Cross Clock Analysis** : NO Multiplier Style : auto Hierarchy Separator **Automatic Register Balancing Bus Delimiter** : No : <> Case Specifier : maintain Slice Utilization Ratio : 100

BRAM Utilization Ratio

Slice Utilization Ratio Delta

Auto BRAM Packing

Verilog 2001

: 100

: NO


: 5

: YES


```
HDL Synthesis
                                                              Analyzing FSM <FSM 0> for best encoding.
                                                              Optimizing FSM <durum> on signal
                                                              <durum[1:3]> with sequential encoding.
Performing bidirectional port resolution...
                                                              State | Encoding
Synthesizing Unit <DiziSezici>.
                                                              baslangic | 000
  Related source file is
    "D:/Berna/Dersler/Lisans/LD/SayisalDevrelerDiziSezici/Di
                                                              geldi10 | 001
   ziSezici.vhd".
                                                              geldi1010 | 011
                                                              geldi11 | 010
  Found finite state machine <FSM 0> for signal <durum>.
                                                              geldi1100 | 100
   States
                | 5
                                                              Macro Statistics
   Transitions
                  | 19
                                                              # FSMs
                                                                                                  : 1
   Inputs
                                                              # Registers
                                                              Flip-Flops
                                                                                                 : 4
   Outputs
            | 5
                                                              Design Statistics
   Clock
            clk (rising edge)
                                                              # IOs
                                                                                    : 5
          | rst (positive)
   Reset
                                                              Cell Usage:
               synchronous
   Reset type
                                                              # BELS
                                                                                      : 6
   Reset State
                baslangic
                                                                LUT2
                                                              #
                                                                  LUT3
   Power Up State | baslangic
                                                              #
                                                                  LUT4
                                                                                      : 1
   Encoding
                  | automatic
                                                                  MUXF5
                    | LUT
   Implementation
                                                              # FlipFlops/Latches
                                                                   FDR
                                                                                      : 4
  Found 1-bit register for signal <z>.
                                                              # Clock Buffers
                                                                  BUFGP
  Summary:
                                                              # IO Buffers
                                                                                      : 4
    inferred 1 Finite State Machine(s).
                                                                  IBUF
    inferred 1 D-type flip-flop(s).
                                                              #
                                                                  OBUF
                                                                                      : 1
Unit <DiziSezici> synthesized.
```

Device utilization summary	<i>r</i> :	Delay: 2.192ns (Levels of Logic = 2) Source: durum_FFd3 (FF) Destination: z (FF) Source Clock: clk rising Destination Clock: clk rising	
Selected Device : 3s100ev Number of Slices: Number of Slice Flip Flops	3 out of 960 0%		
Number of 4 input LUTs: Number of IOs: Number of bonded IOBs:	5 out of 1920 0% 5	Data Path: durum_FFd3 to z Gate Net Cell:in->out fanout Delay Delay Logical Name (Net Name)	
Clock Signal	++ Clock buffer(FF name) Load ++	FDR:C->Q 3 0.514 0.520 durum_FFd3 (durum_FFd3) LUT3:I1->O 1 0.612 0.000	
Minimum period: 2.192ns Minimum input arrival tim Maximum output require	JFGP 4 ++ s (Maximum Frequency: 456.132MH;	z_mux00041 (N9) MUXF5:I1->O	
All values displayed in nan Timing constraint: Default Clock period: 2.192ns (fre Total number of paths / d	period analysis for Clock 'clk' equency: 456.132MHz)	Timing constraint: Default OFFSET IN BEFORE for Clock 'clk' Total number of paths / destination ports: 13 / 8 Offset: 2.954ns (Levels of Logic = 3) Source: x<0> (PAD) Destination: z (FF) Destination Clock: clk rising	


Entity




Architecture



Çıkış Fonksiyonu



Durum Makinası



Simülasyon

