

Capítulo 3

Circuitos Lógicos Combinatorios



Circuitos Lógicos Combinatorios

Diseño (Programación) de una Estructura Básica Combinatoria

Declaración Entidad

Declaración *Arquitectura* Sintaxis:

architecture nombre_arquitectura of nombre_entidad is

{ Declarativas de Bloque} -Se analizarán posteriormente

begin

{ Enunciados Concurrentes}

end [nombre_arquitectura]

Enunciado Concurrente.

Unidad de Cómputo/Cálculo que realiza lo siguiente:

- Lectura de Señales.
- → Realiza cálculos basados en los valores de las Señales.
- Asigna los valores calculados a Señales específicas.

Enunciados Concurrentes

	Tipos de Enunciados Concurrentes.	Tipos de Enunciados Concurrentes.				
	Asignación de Señal	Permite asignar un valor calculado a una señal o puerto.				
VANCAS COM	Proceso (process)	Permite definir un algoritmo secuencial que lee valores de Señales y calcula nuevos valores que son asignados a otras Señales.				
2	Bloque (block)	Grupo de enunciados concurrentes.				
	Llamada a un Componente predefinido					
Street, Control S	Llamada a un Procedimiento (procedure)	Llama a un algoritmo que calcula y asigna valores a Señales				

Asignación de Señales

Tipos:

- → Asignaciones Condicionales de Señales La construcción when-else
- → Asignaciones de Señales mediante Ecuaciones Booleanas
- → Asignaciones de Señales por Selección La construcción with-select-when



Operadores Lógicos

Operadores Lógicos

and, or, xor, nand, nor, xnor, not

Tipos de Operandos permisibles: *bit, boolean y arreglos unidimensionales* (del tipo bit o boolean)

Operandos deben tener la misma longitud, excepto para el operador **not**, el cual se aplica por lo general a un solo operando.

Si una expresión incluye varios de estos operadores (p.ej. AND, NOT, XNOR) es necesario utilizar paréntesis para evaluarla correctamente.

Ejemplos:

Ecuación Booleana	Expresión VHDL
$q=a+(x\cdot y)$	q = a or (x and y)
$y = a + (\overline{b} \cdot \overline{c}) + d$	y = a or (not b and not c) or d



Asignaciones Condicionales de Señales - La construcción when-else



a	b	c	f
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

```
Ejemplo Nº 1 - Uso de la construcción when-else
     library ieee;
     use ieee.std_logic_1164.all;
3
     entity tabla is
           port (a,b,c: in std_logic;
4
5
                 f: out std logic);
     end tabla;
6
     architecture arq_tabla of tabla is
     begin
9
           f \le '1' when (a = '0') and b = '0' and c = '0') else
                  '1' when (a = '0') and b='1' and c='1') else
10
11
                  '1' when (a = '1' \text{ and } b='1' \text{ and } c='0') else
12
                  '1' when (a = '1' \text{ and } b='1' \text{ and } c='1') else
13
                  '0':
     end arq tabla;
```

La construcción **when-else** permite definir paso a paso el comportamiento de un sistema. Para esto, se declaran los valores que se deben asignar a una señal (o grupo) en función de las diferentes condiciones de entrada posibles. El orden en el que se declaren las condiciones de entrada, no es importante.




Asignaciones Condicionales de Señales - La construcción when-else

A	В	C	D	F
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

```
Ejemplo Nº 2 - Uso de la construcción when-else
L
    library ieee;
    use ieee.std logic 1164.all;
    entity funcion is
          port (A,B,C,D: in std_logic;
4
5
                       F: out std logic);
    end funcion;
6
    architecture a_func of funcion is
    begin
8
9
          F \le '1' when (A = '0') and B = '0' and C = '0' and D = '0') else
                '1' when (A = '0') and B = '1' and C = '0' and D = '1') else
10
11
                '1' when (A = '0') and B = '1' and C = '1' and D = '0') else
                '1' when (A = '1' and B='1' and C='1' and D='1') else
12
13
                '0';
    end a_func;
```



Asignaciones de Señales mediante Ecuaciones Booleanas



```
Ejemplo Nº 3 – Asignaciones de Señales – Uso de Ecs. Booleanas
      library ieee;
      use ieee.std_logic_1164.all;
      entity logica is
4
              port (a,b,c, d, e, f: in std_logic;
5
                      x1, x2, x3: out std logic);
      end logica;
6
      architecture booleana of logica is
8
      begin
9
              x1 \le a  xnor b;
              x2 \le ((c \text{ and } d) \text{ or } (a \text{ xnor } b)) \text{ nand } ((e \text{ xor } f) \text{ and } (c \text{ and } d));
10
              x3 \le (e \text{ xor } f) \text{ and } (c \text{ and } d);
11
12
      end booleana;
```

En este tipo de asignaciones, cada función de salida es descrita mediante su ecuación booleana correspondiente, lo cual implica el uso de operadores lógicos.



Asignaciones de Señales mediante Ecuaciones Booleanas

				0.00	
A	В	C	X	Y	Z
0	0	0	1	0	1
0	0	1	1	1	0
0	1	0	0	0	1
0	1	1	1	0	1
1	0	0	0	0	0
1	0	1	0	1	0
1	1	0	0	1	0
1	1	1	1	0	0

```
Ejemplo Nº 4 – Asignaciones de Señales – Uso de Ecs. Booleanas
      library ieee;
      use ieee.std_logic_1164.all;
      entity logica is
             port (A,B,C: in std_logic;
                     X,Y,Z: out std logic);
6
      end logica;
      architecture a_log of logica is
8
      begin
             X <= (not A and not B and not C) or (not A and not B and C)
                     or (not A and B and C) or (A and B and C);
10
11
             Y \le (\text{not } A \text{ and not } B \text{ and } C) \text{ or } (A \text{ and not } B \text{ and } C)
12
                     or (A and B and not C);
13
             Z \leq (\text{not } A \text{ and not } B \text{ and not } C) \text{ or (not } A \text{ and } B \text{ and not } C)
14
                     or (not A and B and C);
      end a_log;
```



$$X = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C + \overline{A}BC + ABC$$

$$Y = \overline{A}\overline{B}C + A\overline{B}C + AB\overline{C}$$

$$Z = \overline{A}\overline{B}\overline{C} + \overline{A}B\overline{C} + \overline{A}BC$$





Asignaciones de Señales por Selección – La construcción with-select-when

a(1)	a(0)	С
0	0	1
0	1	0
1	0	1
1	1	1

- •La estructura with-select-when se utiliza para asignar un valor (de varios posibles) a una señal o grupo de señales con base a los diferentes valores de otra señal o grupo de señales previamente seleccionada(o).
- •Por lo general, un grupo de señales forman un vector, como en el ejemplo descrito a(1) y a(0) forman el vector a.

L	Ejemplo N° 5 – Uso de la construcción with-select-when						
1	library ieee;						
2	use ieee.std_logic_1164.all;						
3	entity circuito is						
4	<pre>port (a: in std_logic_vector (1 downto 0);</pre>						
5	C: out std_logic);						
6	end circuito;						
7	architecture arq_cir of circuito is						
8	begin Únicamente, se utiliza la coma (,), el						
9	with a select punto y coma (;) se utiliza cuando se finaliza la construcción with-select						
10	C <= '1' when "00",						
11	'0' when "01",						
12	'1' when "10",						
13	'1' when others;						
14	end arq_cir;						

Asignaciones de Señales por Selección – La construcción with-select-when

Х3	X2	X1	X0	F
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	0
1	1	1	1	0

```
L
        Ejemplo Nº 6 – Uso de la construcción with-select-when
      Circuito Combinatorio que detecte Números Primos de 4-Bits
    library ieee;
    use ieee.std_logic_1164.all;
    entity selection is
3
          port (X: in std_logic_vector (3 downto 0);
4
5
                 F: out std_logic);
    end selection;
6
    architecture a selec of seleccion is
8
    begin
          with X select
9
                 F <= '1' when "0001",
10
                       '1' when "0010",
11
                       '1' when "0011",
12
                       '1' when "0101",
13
                       '1' when "0111",
14
15
                       '1' when "1011",
                       '1' when "1101",
16
17
                       '0' when others:
18
    end a_selec;
```




b when "01",

c when "10",

d when others;

Multiplexores: Mux 4 a 1 (2-Bits)

end arqmux;




```
Ejemplo N° 7 – Multiplexor 4 a 1 / Uso de with-select-when

library ieee;
use ieee.std_logic_1164.all;
entity mux is

port (a, b, c, d: in std_logic_vector (1 downto 0);
s: in std_logic_vector (1 downto 0);
z: out std_logic_vector (1 downto 0));
end mux;
architecture arqmux of mux is
begin
with s select
z <= a when "00",
```




Multiplexores:Mux 4 a 1 (2-Bits)



```
Ejemplo Nº 8 – Multiplexor 4 a 1 / Uso de Ecs. Booleanas
library ieee;
use ieee.std_logic_1164.all;
entity mux_eb is
       port (a, b, c, d: in std_logic_vector (1 downto 0);
               s: in std_logic_vector (1 downto 0);
               z: out std_logic_vector (1 downto 0));
end mux_eb;
architecture argmux_eb of mux_eb is
begin
       z(1) \le (a(1) \text{ and not } s(1) \text{ and not } s(0)) \text{ or }
               (b(1) and not s(1) and s(0)) or
               (c(1) and s(1) and not s(0)) or
               (d(1) \text{ and } s(1) \text{ and } s(0));
       z(0) \le (a(0) \text{ and not } s(1) \text{ and not } s(0)) \text{ or }
               (b(0) \text{ and not } s(1) \text{ and } s(0)) \text{ or }
               (c(0) \text{ and } s(1) \text{ and not } s(0)) \text{ or }
               (d(0) \text{ and } s(1) \text{ and } s(0));
end arqmux_eb;
```



Demultiplexor 1 a 4



Ejemplo Nº 9 – Demultiplexor 1 a 4 / Uso de **with-select-when**

```
library ieee;
use ieee.std_logic_1164.all;
entity demux is
      port (a: in std_logic;
            sel: in std_logic_vector (1 downto 0);
            sal: out std_logic_vector (3 downto 0));
end demux;
architecture argdemux_eb of demux is
begin
    with sel select
        sal <= "000"&a when "00",
              "00"&a'0' when "01",
              '0'&a"00" when "10",
              a&"000" when "11",
              "0000"
                         when others;
end arqdemux;
```



Procesos (process)

Tipos de Enunciados Concurrentes.						
Asignación de Señal	Permite asignar un valor calculado a una señal o puerto.					
Proceso (process)	Permite definir un algoritmo secuencial que lee valores de Señales y calcula nuevos valores que son asignados a otras Señales.					
Bloque (block)	Grupo de enunciados concurrentes.					
Llamada a un Componente predefinido						
Llamada a un Procedimiento (procedure)	Llama a un algoritmo que calcula y asigna valores a Señales					

Proceso (process)

- Cada proceso es conformado por un conjunto de enunciados secuenciales.
- → Enunciados Secuenciales → Son interpretados por la herramienta de síntesis en forma secuencial, es decir, uno por uno; por lo que el orden en el cual son declarados tiene un efecto significativo en la lógica que se intenta describir o sintetizar.

Procesos (process)

Proceso (process)



Enunciados Secuenciales

Nota importante:

Una *señal* que se vea involucrada dentro de un proceso no recibe inmediatamente el valor asignado, sólo hasta el final del mismo. Una *variable* que sea utilizada dentro de un proceso sí recibe el valor de forma inmediata.

- → Enunciados de Asignación de Variables
- Enunciados de Asignación de Señales
- Enunciados if
- Enunciados case
- Enunciados loop
- → Enunciados next
- → Enunciados exit
- → Enunciados de Subprogramas
- Enunciados return
- Enunciados wait
- → Enunciados null



Formato del enunciado IF-THEN-ELSE

Enunciados if:

→ La construcción if-then-else



```
if la_condición_es_cierta then
```

{ejecuta grupo-1 de enunciados secuenciales};

else

{ejecuta grupo-2 de enunciados secuenciales}; end if;

Enunciados if:

→ La construcción if-then-elsif-thenelse



```
if la_condición-1_se_cumple then
```

{ejecuta grupo-1 de enunciados secuenciales};

elsif la_condición-2_se_cumple then

{ejecuta grupo-2 de enunciados secuenciales};

else

{ejecuta grupo-3 de enunciados secuenciales};

end if;



Operadores Relacionales

Operadores Relacionales

Características.

- Uso: Para fines de comparación de datos.
- Operadores incluidos en los paquetes: std_numeric y std_logic_arith
- Los operadores de Igualdad y Desigualdad (= , /=) utilizan todos los tipos de datos.
- Los operadores (<, <=, >, >=) son definidos para los tipos escalar y arreglos unidimensionales de tipos de datos enumerados o enteros.

Operador	Significado
=	Igual
/=	Diferente
<	Menor
<=	Menor o Igual
>	Mayor
>=	Mayor o Igual



Enunciado IF-THEN-ELSE

La construcción: if-then-else

La construcción if-then-else sirve para seleccionar una operación con base al análisis (evaluación lógica → Cierto o Falso) de una condición.




```
Ejemplo Nº 10 - La construcción if-then-else
           Comparador de dos palabras con long. de 2-bits
    library ieee;
2
     use ieee.std_logic_1164.all;
3
     entity comp is
4
          port (a,b: in std_logic_vector (1 downto 0);
5
                c: out std_logic);
     end comp;
6
     architecture funcional of comp is
8
     begin
9
     compara: process (a,b)
10
     begin
11
          if a = b then
12
                c <= '1';
                                        Lista-Sensitiva
13
          else
14
                c <= 0';
                                Señales (incluyendo puertos) leídas por el proceso.
15
          end if;
     end process compara;
16
     end funcional;
```



La construcción:

if-then-elsif-then-else



¿Qué valores tienen las otras salidas en este instante?

La construcción **if-then-elsif-then-else** se utiliza cuando se requiere analizar más de una condición de entrada.

```
Ejemplo N° 11 - La construcción if-then-elsif-then-else
           Comparador de Magnitud 2-Words de 4-bits
     library ieee;
     use ieee.std_logic_1164.all;
3
     entity comp4 is
           port (a,b: in std_logic_vector (3 downto 0);
                 x,y,z: out std_logic);
     end comp4;
6
     architecture arq_comp4 of comp4 is
8
     begin
     process (a,b)
10
     begin
           if (a = b) then
11
12
               x <= '1';
13
           elsif (a > b) then
                                  ¿Qué circuito es inferido?
14
                 y <='1';
15
           else
16
                 z <= 1';
17
          end if:
18
     end process;
19
     end arq_comp4;
```



Z <= "10";

end if:

end process;

end a_comp;

A1	A0	B1	В0	Z 1	Z0
0	0	0	0	1	1
0	0	0	1	0	1
0	0	1	0	0	1
0	0	1	1	0	1
0	1	0	0	1	0
0	1	0	1	1	1
0	1	1	0	0	1
0	1	1	1	0	1
1	0	0	0	1	0
1	0	0	1	1	0
1	0	1	0	1	1
1	0	1	1	0	1
1	1	0	0	1	0
1	1	0	1	1	0
1	1	1	0	1	0
1	1	1	1	1	1

```
Comparador de Magnitud 2-Words de 2-Bits / Salida Codificada
library ieee;
use ieee.std_logic_1164.all;
entity comp is
     port (A,B: in std_logic_vector (1 downto 0);
           Z: out std_logic_vector (1 downto 0));
end comp;
architecture a_comp of comp is
begin
process (A,B)
begin
                          Operación deseada:
     if (A = B) then
           Z <= "11";
                          Si: A = B entonces Z = 11
     elsif (A < B) then
                          Si: A < B entonces Z = 01
           Z \le "01";
     else
                          Si: A > B entonces Z = 10
```

Ecs. Booleanas:


 $Z1 = A0A1 + \overline{B0B1} + A1\overline{B0} + A1\overline{B1} + A0\overline{B1}$

 $Z0 = \overline{A0A1} + B0B1 + \overline{A0B1} + \overline{A1B1} + \overline{A1B0}$

Ejemplo Nº 12 - La construcción if-then-elsif-then-else



Decodificadores: BCD a Decimal




```
if x = "0000" then
      a <= '0':
elsif x = "0001" then
      b <= '0';
elsif x = "0010" then
      c <= '0':
elsif x = "0011" then
      d <= '0';
elsif x = "0100" then
      e <= '0';
elsif x = "0101" then
     f <= '0';
elsif x = "0110" then
      g <= '0';
elsif x = "0111" then
      h <= '0';
elsif x = "1000" then
     i <= '0';
else j <= '0';
end if:
end process;
end arqdeco;
```



Codificadores: Decimal a BCD

Ejemplo Nº 14 – Codificador Decimal a BCD

```
library ieee;
use ieee.std_logic_1164.all;
entity codif is
      port (a: in std logic vector (9 downto 0);
            d: out std_logic_vector (3 downto 0));
end codif;
architecture argcodif of codif is
begin
process (a)
begin
     if a = "0000000001" then d \le "0000";
      elsif a = "0000000010" then d <= "0001";
      elsif a = "0000000100" then d <= "0010";
      elsif a = "0000001000" then d <= "0011";
      elsif a = "0000010000" then d <= "0100";
      elsif a = "0000100000" then d <= "0101";
```



```
elsif a = "0001000000" then d <= "0110";
elsif a = "00100000000" then d <= "0111";
elsif a = "01000000000" then d <= "1000";
elsif a= "10000000000" then d <= "1001";
else d <= "1111";
end if;
end process;
end arqcodif;</pre>
```



Formato del enunciado CASE

Enunciados CASE:

· La construcción case - when ejecuta una o varias instrucciones secuenciales que dependen del valor de una sola expresión.



SINTAXIS


```
case expresion is
      when caso => enunciados secuenciales;
       {when caso => enunciados secuenciales; }
      [when others => enunciados secuenciales;]
end case;
```

EJEMPLO:

```
case puntuacion of
           when 9 to 10
                                  => acta <="Sobresaliente";
           when 8 downto 7
                                  => acta <="Notable";
           when 5 | 6
                                  => acta <="Aprobado";
           when 0
                                  => acta <="No presentado";
           when others => acta <="Suspenso";</pre>
end case;
```

Enunciado CASE

Decodificadores: BCD a 7-Segmentos



Có	digo l	BCD ((A)		Segmentos del Display (d)					
Λ2	A 2	Λ 1	4.0	d6	d5	d4	d3	d2	d1	d0
A3	A3 A2	A1	A0	a	b	С	d	e	f	g
0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	0	0	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0
0	0	1	1	0	0	0	0	1	1	0
0	1	0	0	1	0	0	1	1	0	0
0	1	0	1	0	1	0	0	1	0	0
0	1	1	0	0	1	0	0	0	0	0
0	1	1	1	0	0	0	1	1	1	0
1	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	1	0	0

Enunciado CASE

Ejemplo Nº 15 – Decodificador BCD a 7-Segmnetos (Uso de construcción **case-when**)

```
library ieee;
use ieee.std_logic_1164.all;
entity decobcd_7s is
     port (A: in std_logic_vector (3 downto 0);
           d: out std logic vector (6 downto 0));
end decobcd 7s;
architecture argdeco of decobcd_7s is
begin
process (A) begin
     case A is
     when "0000" => d <= "0000001";
     when "0001" => d <= "10011111":
     when "0010" => d <= "0010010";
     when "0011" => d <= "0000110";
     when "0100" => d <= "1001100";
```


Decodificadores: BCD a 7-Segmentos

```
when "0101" => d <= "0100100";
when "0110" => d <= "0100000";
when "0111" => d <= "0001110";
when "1000" => d <= "00000000";
when "1001" => d <= "0000100";
when others => d <= "11111111";
end case;
end process;
end arqdeco;</pre>
```

Construcción **case-when**: En esta construcción se evalua la expresión especificada (**case**) y el valor que se obtenga se compara con los asociados a las diferentes opciones descritas. Aquella opción (**when**) que coincida con dicho valor, le serán ejecutados sus enunciados secuenciales adyancentes.



Sumadores: Medio Sumador




A	В	Suma	Cout
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

```
Ejemplo N^{o} 16 – Medio Sumador
```

```
library ieee;
use ieee.std_logic_1164.all;
entity m_sum is
    port (A,B: in std_logic;
        SUMA, Cout: out std_logic);
end m_sum;
architecture am_sum of m_sum is
begin
    SUMA <= A xor B;
    Cout <= A and B;
end am_sum;
```

$$Suma = A \oplus B$$
$$Cout = AB$$







A	В	Cin	Suma	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Suma = \overline{A} \overline{B} \overline{Cin} + \overline{A} \overline{B} \overline{Cin} + \overline{AB} \overline{Cin} + \overline{ABCin} = \overline{A} \oplus \overline{B} \oplus \overline{Cin} Cout = \overline{AB} + \overline{BCin} + \overline{ACin} = \overline{AB} + \overline{ACin} = \overline{ACin} = \overline{AB} + \overline{ACin} = $\overline{ACi$









Sumadores: Sumador Completo


Ejemplo N° 17 – Sumador Completo

```
library ieee;
use ieee.std_logic_1164.all;
entity sum is
    port (A, B, Cin: in std_logic;
        Suma, Cout: out std_logic);
end sum;
architecture a_sum of sum is
begin
    Suma <= A xor B xor Cin;
    Cout <= (A and B) or ((A xor B) and Cin);
end a_sum;</pre>
```

$$Suma = \overline{ABCin} + \overline{ABCin} + A\overline{BCin} + ABCin = A \oplus B \oplus Cin$$

$$Cout = AB + BCin + ACin = AB + (A \oplus B)Cin$$

Sumadores: Sumador Paralelo 4-Bits



Declaraciones de Señales (**signal**): Especifican señales que permiten conectar los diferentes tipos de enunciados concurrentes (asignación de señales, bloques, procesos y llamadas a componentes o procedimientos) de que consta una arquitectura.

```
Ejemplo Nº 18 – Sumador Paralelo 4-Bits
library ieee;
use ieee.std logic 1164.all;
entity suma is
       port (A, B: in std_logic_vector (3 downto 0);
               S: out std_logic_vector (3 downto 0);
              Cout: out std_logic);
end suma:
architecture argsuma of suma is
signal C: std logic vector (2 downto 0);
begin
       S(0) \le A(0) \text{ xor } B(0);
       C(0) \le A(0) and B(0);
       S(1) \le (A(1) \text{ xor } B(1)) \text{ xor } C(0);
       C(1) \le (A(1) \text{ and } B(1)) \text{ or } (C(0) \text{ and } (A(1) \text{ xor } B(1)));
       S(2) \le (A(2) \text{ xor } B(2)) \text{ xor } C(1);
       C(2) \le (A(2) \text{ and } B(2)) \text{ or } (C(1) \text{ and } (A(2) \text{ xor } B(2)));
       S(3) \le (A(3) \text{ xor } B(3)) \text{ xor } C(2);
       Cout \leq (A(3) and B(3)) or (C(2) and (A(3) xor B(3)));
end arqsuma;
```



Sumadores: Sumador Paralelo 4-Bits


Operadores Aritméticos		
Operador	Descripción	
+	Suma	
-	Resta	
/	División	
*	Multiplicación	
**	Potencia	

```
Ejemplo Nº 19 – Sumador Paralelo 4-Bits con Cout
(Uso Operador Aritmético '+')
```

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity sum4b_arit is
      port (A, B: in std_logic_vector (3 downto 0);
            S: out std_logic_vector (3 downto 0)
            Cout: out std_logic );
end sum4b_arit;
architecture argsum of sum4b_arit is
signal sum: std_logic_vector (4 downto 0);
begin
      sum <= '0'&A + '0'&B:
      S \le sum (3 downto 0);
      Cout \le sum(4);
end arqsum;
```



Buffer-Salida de 3-Estados



Tipos Lógicos Estándares		
'U'	Valor No-Inicializado	
'X'	Valor Fuerte Desconocido	
' 0'	0 Fuerte	
' 1'	1 Fuerte	
ʻZ'	Alta Impedancia	
'W'	Valor Débil Desconocido	
'L'	0 Débil	
'H'	1 Débil	
6_,	No Importa (Don't Care)	

```
Ejemplo Nº 20 – Buffer Salida de 3-Estados
library ieee;
use ieee.std_logic_1164.all;
entity tri_est is
      port (enable, entrada: in std_logic;
             salida: out std_logic);
end tri est;
architecture arq_buffer of tri_est is
begin
process (enable, entrada)
begin
      if (enable = '0') then
             salida <= 'Z';
      else
             salida <= entrada;
                                        El tipo de dato bit no soporta el valor
      end if:
                                         'Z', por lo que se debe utilizar el tipo
end process;
                                        std_logic, que si lo soporta.
end arq_buffer;
```



Resumen de Circuitos combinatorios

Multiplexores

```
with sel select
  dout <= a when "00",
        b when "01",
        c when "10",
        d when "11",
        (others => 'x') when others;

process(sel, a, b, c, d)
        begin
        when when when when when when if (sel = "00") then
```

```
process(sel, a, b, c, d)
begin
  case sel is
    when "00" => dout <= a;
    when "01" => dout <= b;
    when "10" => dout <= c;
    when "11" => dout <= d;
    when others => dout <= (others => 'X');
    end case;
end process;
```

```
if (sel = "00") then
   dout <= a;
 elsif (sel = "01") then
    dout <= b;
                            dout <= a when sel = "00" else
 elsif (sel = "10") then
                                    b when sel = "01" else
    dout <= c;
                                    c when sel = "10" else
 elsif (sel = "11") then
                                    d when sel = "11" else
   dout <= d;
                                    (others => 'x');
  else
    dout <= (others => `X');
 end if;
end process;
```

