

Instituto Politécnico Nacional Centro de Investigación en Computación




Memoria RAM

Memoria RAM(Random Access Memory)

Se llaman de acceso aleatorio porque el procesador accede a la información que está en la memoria en cualquier punto sin tener que acceder a la información anterior y posterior. La principal característica de las RAM es su capacidad de poder leer y escribir, es por eso que es en esta memoria donde se encuentra la señal de control R/W.

Es la memoria destinada a contener los programas cambiantes del usuario y los datos que se vayan necesitando durante la ejecución de dichos programas. Es la memoria perfectamente flexible y reutilizable. Su inconveniente radica en la volatilidad al cortarse el suministro de corriente: si se pierde la alimentación eléctrica, la información presente en la memoria se pierde. Por este motivo los datos y programas que el sistema debe mantener permanentemente para su funcionamiento no se almacenan en memoria de tipo RAM.

Arquitectura de una Memoria RAM



RAM dinámica (DRAM)


Es la memoria de acceso aleatorio dinámica (Dynamic Random Access Memory). El nombre de DRAM viene del principio de operación de este tipo de memorias, las cuales usan como celdas de memoria capacitores(representan su información usando cargas en los capacitores).

Características:

- Los capacitores tienen la desventaja de perder su carga con el transcurso del tiempo.
- ➤ Para evitar esto, se requiere de la recarga periódica de las celdas de memoria, este proceso recibe el nombre de **refresco** de la memoria(de 2 a 10ms).
- La ventaja es que tienen una mayor densidad de empaquetamiento, debido al capacitor.
- >Su tiempo de acceso es mayor(Estas memorias son más lentas que las estáticas).
- ➤ Se fabrican con tecnología MOS(menor consumo de potencia).
- Ejemplo: La memoria Principal de la Computadora.


Estructura y principio de operación

Para la lectura y escritura de información, y para el manejo interno de una memoria DRAM, son necesarios varios bloques funcionales.




Estructura y principio de operación (Cont.)

La parte central de la DRAM es un arreglo de celdas de memoria, como se muestra en la figura siguiente, la cual es colocada junto con muchas otras en una forma de matriz con renglones y columnas.




Ciclos de lectura y escritura en la DRAM

Ciclo de lectura



Ciclos de lectura y escritura en la DRAM (Cont.)

Ciclo de escritura



Refresco de la memoria DRAM

Para el refresco de memoria se utiliza un contador de refresco, el cuál se emplea para recorrer de manera cíclica las diferentes direcciones que corresponden a los renglones. Este contador se encuentra en los controladores de RAM dinámica. El controlador tiene 3 tareas:


- Dividir la dirección proveniente del microprocesador en direcciones de fila y columna.
- >Activar las señales RAS, CAS y WE correctamente.
- >Leer o Escribir el dato

Refresco de la memoria DRAM

Normalmente existen tres modos de refresco:

- RAS-only refresh (ROR). La señal RAS es activada y se aplica una dirección de fila a la DRAM. La DRAM internamente lee una fila y la pasa a la etapa de amplificación donde se refresca la fila.
- CAS before RAS refresh (CBR). La DRAM tiene su propia lógica de refrescamiento con un contador de direcciones. CAS se mantiene en bajo por un cierto tiempo antes que RAS, activando la lógica de refrescamiento. La dirección de refresco es generada por esta lógica y el contador de direcciones.
- ➤ Hidden refresh. La DRAM tiene un contador de direcciones. El refresco se hace de manera oculta durante un ciclo normal de lectura.

Refresco de la memoria DRAM



RAM estática (SRAM)


En las memorias SRAM la información no es almacenada en forma de cargas en un capacitor, sino mantenida en flip-flops de estados, así que estas memorias no requieren de un "refresh" para conservar su información almacenada.

Características:

- Utilizan Tecnología Bipolar(Es rápida, pero de mayor consumo de potencia, ocupa mayor área de silicio) y MOS(menor consumo de potencia, ocupa menor área de silicio).
- Esta memoria es mucho más rápida que la dinámica, pero ocupa en general más área de silicio.
- ➤ Ejemplo : La memoria Caché.


Celda de memoria SRAM

En la figura siguiente, se muestra la estructura de una celda de memoria en una SRAM, la cual solo puede almacenar un bit de información.




Ciclos de lectura y escritura de las SRAM

Ciclo de lectura de la SRAM



Ciclos de lectura y escritura de las SRAM

Ciclo de escritura de la SRAM



SRAM 6116

Organización de 2K x 8
Tiempo de acceso de 120 ns
5 volts de alimentación


A7 1	24 VCC
A6 2	23 A8
A5 3	22 A9
A4 4	21 W
A3 5	20 OE
A2 6	19 A10
A1 7	18 CS
A0 8	17 1/0 7
I/O 0 9	16 1/0 6
I/O 1 10	15 1/0 5

TRUTH TABLE

टड	ŌĒ	W	DATAIN	DATA-OUT	MODE
Н	Х	Х	Z	Z	Deselect
L	L	Н	Z	Valid	Read
L	Н	L	Valid	Z	Write
L	L	L	Valid	Z	Write

L = low, H = high, X = H or L, Z = high impedance.

SRAM 6116



Preguntas

- •¿Qué es una memoria RAM y cual es su diferencia con las memorias ROM?
- •¿Qué tipo de celda utiliza las memorias DRAM?
- •¿Cuáles son las ventajas y desventajas de este tipo de celda?
- •¿Qué es el refrescamiento en una memoria DRAM?
- •¿Cuáles son los modos de refrescamiento que existen y en que consisten?
- •¿Qué tipo de celda utiliza las memorias SRAM?
- •¿Cuáles son las ventajas y desventajas de este tipo de celda?