



# INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE CÓMPUTO ACADEMIA DE SISTEMAS DIGITALES



## DISEÑO DE SISTEMAS DIGITALES

Práctica de Laboratorio No. 13

"Display de Cristal Líquido (LCD)"

### Profesores:

VICTOR HUGO GARCIA ORTEGA JULIO CESAR SOSA SAVEDRA



**OBJETIVO:** Realizar un programa mediante cartas ASM, que permita configurar un display de cristal líquido (LCD) alfanumérico de 16x2 mediante un lenguaje de descripción de hardware (HDL) en un PLD 22V10.

#### **MATERIAL Y EQUIPO:**

Mesa de instrumentación del laboratorio de sistemas digitales 2 PLD 22v10

Además de lo anterior, se puede optar por alguna de estas dos opciones:

- 1 Fuente de 5V
- 1 Generador de funciones
- 1 DIP switch de 4
- 1 Interruptor de presión
- 2 Resistencias de 1KΩ
- 7 Resistencias de  $330\Omega$
- 7 LEDs
- 1 LCD alfanumérico de 16x2
- 1 Potenciómetro de 10KΩ
- 1 Protoboard

Pinzas y cable para alambrar

1 TEDDi (**T**arjeta **E**ducativa para **D**iseño **Di**gital).



#### INTRODUCCIÓN TEÓRICA

Una **pantalla de cristal líquido** o *LCD* (*Liquid Crystal Display*) es una pantalla delgada y plana formada por un número de pixeles en color o monocromos colocados delante de una fuente de luz o reflectora.

Los LCD's más usados son de dos tipos:

- 1. LCD's alfanuméricos.
- 2. LCD's gráficos.

Existen diferentes LCD alfanuméricos dependiendo del número de caracteres visibles y líneas:

- 1. LCD de 8x1.
- 2. LCD de 16x1.
- 3. LCD de 16x2.
- 4. LCD de 20x2.
- 5. LCD de 20x4.
- 6. LCD de 40x2.
- 7. LCD de 40x4.

El LCD que se va a configurar es un LCD alfanumérico de 16x2. Este LCD tiene 3 tipos de memorias:

 DDRAM (Display Data RAM). En esta memoria se almacenan los caracteres que están siendo visualizados o que se encuentran en posiciones no visibles. El display almacena en esta memoria dos líneas de



40 caracteres pero sólo se visualizan 2 líneas de 16 caracteres. Por ello la DD RAM tiene un tamaño de 2x40=80 bytes. Esta memoria se observa en la ilustración 1.




Ilustración 1 Memoria DDRAM del LCD.

- 2. CGROM (Caracter Generator ROM). En esta memoria se encuentran definidos todos los caracteres que maneja el LCD. A qui se encuentran definidos los caracteres de la tabla ASCII y símbolos japoneses. Esta memoria se muestra en la ilustración 2.
- 3. CGRAM. CGRAM (Caracter Generator RAM). Contiene los caracteres definidos por el usuario. Está formada por 64 posiciones, con direcciones de 00H hasta 3FH. Cada posición es de 5 bits dentro de la memoria. La memoria está dividida en 8 bloques, correspondiendo cada bloque a un carácter definido por el usuario. Por ello el usuario puede definir como máximo 8 caracteres, cuyos códigos van del 0 al 7.



Higher Order Ower Bits Jider Bits 4 bit 4 bit	0000	0010	0011	0100	0101	0110	0111	1010	1011	1100	1101	1110	1111
xxxx0000	CG RAM (1)		Ø	[]	Þ	100	<b>j</b> ::-			-57	#	Cć	p
хххх0001	(2)	!	1.	F	[]	a	:aj	13	F	ij.	í <sub>1</sub>	ä	C
хххх0010	(3)	11	2	В	R	Ь	j.".	l"	4	ij	ж'	ß	₿
жжж0011	(4)	#	.3	(_;	5	Ç.	:≣.	J.	r'n	Ť	モ	Œ.	ex.
xxxx0100	(5)	#	4	D	T	d	1.	٠.	I	ŀ	†;	Į.i	\$7
xxxx0101	(6)	";	5	E	I_I	@	11		Ħ	ナ	1	CS	Ü
xxxx0110	(7)	8	6	F	IJ	ť.	i.,,i	ij	Ħ		3	ρ	Ξ
xxxx0111	(B)	;	7	Œ	III	g	ijj	7731	#	32	-#3	g	37
xxxx1000	(1)	ζ	8	Ы	×	ŀ'n	×	4	<b>7</b> 7	*	IJ	ŗ	X
xxxx1001	(2)	)	9	Ι	Y	i	اي:ا	r!g	<b>'</b> T	J	II.	-1	<u>ا</u> يا
xxxx1010	(3)	:4:	#	J	Z	j	32	:3::	]	ı'n	ļ.,	j	#F
xxxx1011	(4)	+	;	K	Ľ	k;	4	71	ij	t:		×	]F
xxxx1100	(5)	;	<	I	#	1.	1	43	ار_	Ţ	ņ	¢.	ĮΞ
xxxx1101	(6)		::::	[4]	1	m	}	.:1.	Z	٠,	ب	<b>‡</b>	÷
3000c1110	(7)		75	ŀ.l	٠٠.	۲'n		:::1	†7	:t:	•/•	įΫ	

llustración 2 Memoria CGROM del LCD.

La información que podemos mandar a las memorias DDRAM y CGRAM son:

- Comandos de control. Estos comandos permiten configurar y establecer el modo de operación del LCD. Se identifican cuando RS = 0. Los comandos se muestran la ilustración 3.
- 2. Datos. Estos se pueden enviar tanto a la DDRAM como a la CGRAM, en caso de que se envíen a la DDRAM los datos se mostrarán en el LCD. Estos datos pueden provenir tanto de la CGROM como de la CGRAM. Se identifican cuando RS = 1.

Para poder mandar estos comandos de control y datos, debemos configurar al LCD en alguno de estos dos modos de operación:

 Modo nibble o de 4 bits. En este modo de operación solo se usan los bits mas significativos del bus de datos (D7...D4) del LCD para su operación.
 Su configuración se realiza de acuerdo al diagrama mostrado en la ilustración 4.



2. Modo byte o de 8 bits. En este modo de operación se usan todos los bits del bus de datos (D7...D0) del LCD para su operación. Su configuración se realiza de acuerdo al diagrama mostrado en la ilustración 4.

Instrucción	8		101	600	C	ódigo	400	4996	317	-000	Descripción	Tiempo max de ejecución
CHARLES CONTRACTOR	RS	R/W	DB7	DB6	DB5	DB4	DB3	DB2	DBI	DB0		, #200.250V(0).
Clear Display	0	0	0	0	0	0	0	0	0	1	Borra el display y coloca el cursor en la primera posición 0 DDRAM	82μs~1.64ms
Returm home	0	0	0	0	0	0	0	0		*	Coloca el cursor en la posición de inicio y hace que el display comience a desplazarse desde la posición original. El contenido de la DDRAM no varía	40μs~1.64ms
Entry mode set	0	0	0	0	0	0	0	1	I/D	S	Establece el sentido de desplazamiento de la información en el display. Esta operación se realiza durante la lectura o escritura de la DDRAM	40µs
Display ON/OFF control	0	0	0	0	0	0	1	D	С	В	Activa o desactiva poniendo en ON/OFF tanto el display D=0 (off) o D=1(on),como el cursor C=0(off) o C=1(on) y establece si este debe parpadear o no B=0(off) o B=1(on)	40µs
Cursor or display shift	0	0	0	0	0	1	S/C	R/L	*	•	Mueve el cursor y desplaza el display sin cambiar el contenido de la DDRAM	40μs
Funtion set	0	0	0	0	1.	DL	N	F	*	•	Establece el tamaño de interfase con el bus de datos(DL),el número de lineas del display(N) y la font de los caracteres	40μs
CG RAM address set	0	0	0	1		3	Direcció	n CGRA	M	•	Establece la dirección de CGRAM a partir de la cual se almacenan los caracteres de usuario	40µs
DD RAM address set	0	0	1			Direcci	ión de la	DDRAN			Estable la dirección DDRAM a partir de la cual se almacenan los datos a visualizar	40µs
Read Busy Flag and Address	0	1	BF		Dir	rección d	ie DDRA	M o CG	RAM		Lectura del flag de Busy e indica de la dirección de la CGRAM o DDRAM última empleada.	lμs
Write data into the CG RAM or the DDRAM	1	0		100		Dato a	escribir				Escribe en DDRAM o CGRAM los datos que se quieren presentar en el LCD	40μs
Read data from the CG RAM or the DDRAM	1	I			Dato a leer				Lee de la DDRAM o CGRAM los datos que se direccionen	40µs		

Ilustración 3 Comandos del LCD.






Ilustración 4 Modos de configuración de 8 y 4 bits.

En esta práctica se programarán 4 microarquitecturas diferentes para configurar un LCD. El LCD se configura en modo de 8 bits y en modo de 4 bits usando memorias ROM para almacenar los caracteres a desplegar.

#### PROCEDIMIENTO.

Antes de asistir al laboratorio:

**1A.** En la primer microarquitectura se configura al LCD en modo de 8 bits y se muestra el mensaje "ESCUELA!". Los comandos para la inicialización y configuración del LCD, así como los caracteres de la cadena a desplegar en el LCD se encuentran en una memoria ROM. La memoria tiene una organización de 16x8, por lo que se tienen:

- a) 4 bits en el bus de direcciones.
- b) 8 bits en el bus de datos.
- c) Capacidad de 128 bits.



Los datos almacenados en la memoria ROM se muestran en la tabla 1.

La señal RS del LCD selecciona si se va a mandar un comando (RS=0) o un dato (RS=1) al LCD. Las primeras ocho direcciones de memoria contienen los comandos para la inicialización y configuración del LCD. por lo que RS debe ser cero. De la dirección 8 a la 15 están las letras del mensaje "ESCUELA!" a mostrar en el LCD, por lo que RS debe ser uno. La última dirección de memoria contiene el signo de admiración.

Dirección				Comando	Dato de la memoria							
A3=RS	A2	A1	A0		D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	FUNCTION SET	0	0	1	1	0	0	0	0
0	0	0	1	FUNCTION SET	0	0	1	1	0	0	0	0
0	0	1	0	FUNCTION SET	0	0	1	1	0	0	0	0
0	0	1	1	FUNCTION SET	0	0	1	1	1	0	0	0
0	1	0	0	DISPLAY_OFF								
0	1	0	1	CLEAR_DISPLAY								
0	1	1	0	ENTRY_MODE_SET								
0	1	1	1	DISPLAY_ON								
1	0	0	0	LETRA_E	0	1	0	0	0	1	0	1
1	0	0	1	LETRA_S								
1	0	1	0	LETRA_C								
1	0	1	1	LETRA_U								
1	1	0	0	LETRA_E								
1	1	0	1	LETRA_L								
1	1	1	0	LETRA_A								
1	1	1	1	SIGNO_ADM								

Tabla 1 Contenido de la memoria ROM.

El alumno debe completar la tabla anterior con los comandos y datos del LCD.

En la tabla 1 se observa que el valor en A3 coincide con el valor que debe tener RS, por lo que el valor de A3 es el mismo que RS.

Esta memoria ROM debe colocarse en un PLD como se muestra en la ilustración 5.






Ilustración 5 Memoria ROM.

Las señales RS y RW del LCD ya se encuentran interconectadas. RS coincide con el valor de A3 y RW siempre se cero puesto que solo se escriben comandos y datos en el LCD a una frecuencia muy baja. Las señales que faltan controlar son el bus de direcciones de la memoria y la señal E (Enable) del LCD. La escritura de un dato o comando en el LCD se produce en cada flanco de bajada de la señal E. Tal como se muestra en la ilustración 6.




Ilustración 6 Diagrama del ciclo de escritura en el LCD.



Para controlar el bus de direcciones de la memoria y la señal E (Enable) del LCD se debe diseñar una carta ASM. Esta carta se muestra en la ilustración 7.




Ilustración 7 Carta ASM para el control de la señal E del LCD y el bus de direcciones de la memoria ROM en la microarquitectura 1.

De esta carta se deriva la ruta de datos del diseño, la cual consiste de:

a) Un contador de 4 bits que controla el bus de direcciones de la memoria. Este contador tiene las señales de control LA y EA.

LA	Operación
0	Retención
1	Carga

EA	Operación
0	Retención
1	Conteo ascendente

b) Un contador de 1 bit que controla la señal E del LCD. Este contador tiene las señales de control LE y EE.

Ш	Operación
0	Retención
1	Carga

EE	Operación
0	Retención
1	Negar E LCD



c) Una compuerta AND que se activa en el momento que la dirección es igual a "FH".

La ruta de datos completa se muestra en la ilustración 9. De la carta ASM de la ilustración 7 y la ruta de datos de la ilustración 9 se deriva el autómata de control del diseño, el cual se muestra en la ilustración 8.




Ilustración 8 Autómata de control de la microarquitectura 1.






Ilustración 9 Microarquitectura 1 para configurar el LCD en modo de 8 bits.



**1B.** En la microarquitectura 1 la coincidencia de RS y A3 se da porque se tiene la misma cantidad de comandos y datos. En caso de tener un mensaje más grande ya no se va a tener esa coincidencia y por lo tanto la microarquitectura 1 se tiene que modificar. En la microarquitectura 2 se propone agregar la señal de control RS en la memoria ROM como el bit más significativo del bus de datos. Los datos almacenados en la memoria ROM se muestran en la tabla 2.

	table		cción						Date	de la	a mei	moria			
A5	A4	A3	A2	A1	A0		D8=RS	D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	0	FUNCTION SET	0	0	0	1	1	0	0	0	0
0	0	0	0	0	1	FUNCTION SET	0	0	0	1	1	0	0	0	0
0	0	0	0	1	0	FUNCTION SET	0	0	0	1	1	0	0	0	0
0	0	0	0	1	1	FUNCTION SET	0	0	0	1	1	1	0	0	0
0	0	0	1	0	0	DISPLAY_OFF	0								
0	0	0	1	0	1	CLEAR_DISPLAY	0								
0	0	0	1	1	0	ENTRY_MODE_SET	0								
0	0	0	1	1	1	DISPLAY_ON	0								
0	0	1	0	0	0	LETRA_E	1	0	1	0	0	0	1	0	1
0	0	1	0	0	1	LETRA_S	1								
0	0	1	0	1	0	LETRA_C	1								
0	0	1	0	1	1	LETRA_U	1								
0	0	1	1	0	0	LETRA_E	1								
0	0	1	1	0	1	LETRA_L	1								
0	0	1	1	1	0	LETRA_A	1								
0	0	1	1	1	1	LETRA	1								
0	1	0	0	0	0	LETRA_S	1								
0	1	0	0	0	1	LETRA_U	1								
0	1	0	0	1	0	LETRA_P	1								
0	1	0	0	1	1	LETRA_E	1								
0	1	0	1	0	0	LETRA_R	1								
0	1	0	1	0	1	LETRA_I	1								
0	1	0	1	1	0	LETRA_O	1								
0	1	0	1	1	1	LETRA_R	1								
0	1	1	0	0	0	LETRA	1								
0	1	1	0	0	1	LETRA_D	1								
0	1	1	0	1	0	LETRA_E	1								
0	1	1	0	1	1	LETRA	1								
0	1	1	1	0	0	LETRA_C	1								
0	1	1	1	0	1	LETRA_O	1								
0	1	1	1	1	0	LETRA_M	1								
0	1	1	1	1	1	LETRA_P	1								
1	0	0	0	0	0	LETRA_U	1								
1	0	0	0	0	1	LETRA_T	1								
1	0	0	0	1	0	LETRA_O	1								
1	0	0	0	1	1	DISP_CURS_SHFT	0	0	0	0	1	1	0	0	0

Tabla 2 Contenido de la memoria ROM.



#### El alumno debe completar la tabla anterior con los comandos y datos del LCD.

Las primeras ocho direcciones de memoria contienen los comandos para la inicialización y configuración del LCD. De la dirección 8 a la 34 están las letras del mensaje "ESCUELA SUPERIOR DE COMPUTO" a mostrar en el LCD. La última dirección de memoria (35) contiene el comando para activar el LCD en modo de corrimiento para crear una marquesina. Este comando debe enviarse continuamente para que el mensaje este en movimiento.

La memoria tiene una organización de 36x9, por lo que se tienen:

- a) 6 bits en el bus de direcciones.
- b) 9 bits en el bus de datos.
- c) Capacidad de 324 bits.

Esta memoria ROM debe colocarse en un PLD como se muestra en la ilustración 10.




Ilustración 10 Memoria ROM.

Las señales RS y RW del LCD ya se encuentran interconectadas. RS es el bit D8 del bus de datos de la memoria ROM y RW siempre se cero puesto que solo se escriben comandos y datos en el LCD a una frecuencia muy baja. Las señales que faltan controlar son el bus de direcciones de la memoria y la señal E (Enable) del LCD. La escritura de un dato o comando en el LCD se produce en cada flanco de bajada de la señal E. Tal como se muestra en la ilustración 6.

Para controlar el bus de direcciones de la memoria y la señal E (Enable) del LCD se debe diseñar una carta ASM. Esta carta se muestra en la ilustración 11.






Ilustración 11 Carta ASM para el control de la señal E del LCD y el bus de direcciones de la memoria ROM en la microarquitectura 2.

De esta carta se deriva la ruta de datos del diseño, la cual consiste de:

a) Un contador de 6 bits que controla el bus de direcciones de la memoria. Este contador tiene las señales de control LA y EA.

LA	Operación
0	Retención
1	Carga

EA	Operación
0	Retención
1	Conteo ascendente

b) Un contador de 1 bit que controla la señal E del LCD. Este contador tiene las señales de control LE y EE.

Ш	Operación
0	Retención
1	Carga

EE	Operación
0	Retención
1	Negar E LCD

c) Una compuerta AND que se activa en el momento que la dirección es igual a "23H".

La ruta de datos completa se muestra en la ilustración 13. De la carta ASM de la ilustración 11 y la ruta de datos de la ilustración 13 se deriva el autómata de control del diseño, el cual se muestra en la ilustración 12.






Ilustración 12 Autómata de control de la microarquitectura 2.






Ilustración 13 Microarquitectura 2 para configurar el LCD en modo de 8 bits.



**1C.** En la microarquitectura 3 se configura el LCD en modo de 8 bits para desplegar la cadena "CARRERA IPN 11K" en la línea 1. En la línea 2 se muestra una animación usando 3 diferentes símbolos de una persona corriendo. Estos símbolos se definen en la CGRAM. Para definir los símbolos se usa una matriz de 8 filas y 5 columnas, donde queremos que el píxel se ilumine se debe colocar uno y donde no se ilumine se debe colocar cero. Los símbolos a definir son los de una persona corriendo, para eso, vamos a dibujar 3 cuadros de animación como se muestran en la tabla 3.

Dirección	D7	D6	D5	D4	D3	D2	D1	D0	Valor binario	Valor
en CGRAM										hexadecimal
					SIM	1BOL	0 0			
0									00001110	0EH
1									00001110	0EH
2									00000100	04H
3									00001110	0EH
4									00001110	0EH
5									00000100	04H
6									00001010	0AH
7									00001010	0AH
					SIM	IBOL	<u>.O 1</u>			
8									00001110	0EH
9									00001110	0EH
Α									00000100	04H
В									00001111	0FH
С									00010100	14H
D									00000100	04H
E									00001010	0AH
F									00010010	12H
					SIM	IBOL	0 2			
10									00001110	0EH
11									00001110	0EH
12									00000101	05H
13									00001110	0EH
14									00010100	14H
15									00000100	04H
16			_						00011010	1AH
17									00000001	01H

Tabla 3 Símbolos de persona corriendo.

Los datos almacenados en la memoria se muestran en la tabla 4.

	LU3 (	Jaios	allille	acen	auus	en la memona se muestian	en la labi	a 4.							
Dirección							DATO								
A5	A4	A3	A2	A1	A0		D8=RS	D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	0	FUNCTION SET	0	0	0	1	1	0	0	0	0
0	0	0	0	0	1	FUNCTION SET	0	0	0	1	1	0	0	0	0
0	0	0	0	1	0	FUNCTION SET	0	0	0	1	1	0	0	0	0
0	0	0	0	1	1	FUNCTION SET	0	0	0	1	1	1	0	0	0

|--|

				Τ	Τ	DIODI AV OFF	0	1		1	1	1		1	
0	0	0	1	0	0	DISPLAY_OFF	0								
0	0	0	1	0	1	CLEAR_DISPLAY	0								
0	0	0	1	1	0	ENTRY_MODE_SET	0								
0	0	0	1	1	1	DISPLAY_ON	0								
0	0	1	0	0	0	CGRAM_ADDRESS_SET	0	0	1	0	0	0	0	0	0
0	0	1	0	0	1		1	0	0	0	0	1	1	1	0
0	0	1	0	1	0		1	0	0	0	0	1	1	1	0
0	0	1	0	1	1		1	0	0	0	0	0	1	0	0
0	0	1	1	0	0		1								
0	0	1	1	0	1	SIMBOLO 0	1								
0	0	1	1	1	0		1								
0	0	1	1	1	1		1								
0	1	0	0	0	0		1								
0	1	0	0	0	1		1	0	0	0	0	1	1	1	0
0	1	0	0	1	0		1	0	0	0	0	1	1	1	0
0	1	0	0	1	1		1	0	0	0	0	0	1	0	0
0	1	0	1	0	0		1								
0	1	0	1	0	1	SIMBOLO 1	1								
0	1	0	1	1	0		1								
0	1	0	1	1	1		1								
0	1	1	0	0	0		1								
0	1	1	0	0	1		1	0	0	0	0	1	1	1	0
0	1	1	0	1	0		1	0	0	0	0	1	1	1	0
0	1	1	0	1	1		1	0	0	0	0	0	1	0	1
0	1	1	1	0	0		1								
0	1	1	1	0	1	SIMBOLO 2	1								
0	1	1	1	1	0		1								
0	1	1	1	1	1		1								
1	0	0	0	0	0		1								
1	0	0	0	0	1	DDRAM_ADDRESS_SET	0								
1	0	0	0	1	0	LETRA_C	1								
1	0	0	0	1	1	LETRA_A	1								
1	0	0	1	0	0	LETRA_R	1								
1	0	0	1	0	1	LETRA_R	1								
1	0	0	1	1	0	LETRA_E	1								
1	0	0	1	1	1	LETRA_R	1								
1	0	1	0	0	0	LETRA_A	1								
1	0	1	0	0	1	LETRA	1								
1	0	1	0	1	0	LETRA_I	1								
1	0	1	0	1	1	LETRA_P	1								
1	0	1	1	0	0	LETRA_N	1								
1	0	1	1	0	1	LETRA	1								
1	0	1	1	1	0	LETRA_1	1								
1	0	1	1	1	1	LETRA_1	1								
1	1	0	0	0	0	LETRA_K	1								



1	1	0	0	0	1	DDRAM_ADDRESS_SET	0	1	1	0	0	0	0	0	0
1	1	0	0	1	0	SIMBOLO 0	1								
1	1	0	0	1	1	DISP_CUR_SHFT	0	0	0	0	1	0	0	0	0
1	1	0	1	0	0	ESPACIO_BLANCO	1								
1	1	0	1	0	1	SIMBOLO 1	1								
1	1	0	1	1	0	DISP_CUR_SHFT	0								
1	1	0	1	1	1	ESPACIO_BLANCO	1								
1	1	1	0	0	0	SIMBOLO 2	1								
1	1	1	0	0	1	DISP_CUR_SHFT	0								
1	1	1	0	1	0	ESPACIO_BLANCO	1								
1	1	1	0	1	1	SIMBOLO 1	1								
1	1	1	1	0	0	DISP_CUR_SHFT	0								
1	1	1	1	0	1	ESPACIO_BLANCO	1								

Tabla 4 Contenido de la memoria ROM.

#### El alumno debe completar la tabla anterior con los comandos y datos del LCD.

Las primeras ocho direcciones de memoria (0H a 7H) contienen los comandos para la inicialización y configuración del LCD, de acuerdo a la secuencia mostrada en el diagrama de inicialización para 8 bits de la ilustración 4.

En la dirección 8H se encuentra el comando CGRAM\_ADDRESS\_SET. Con este comando se establece la dirección dentro de la CGRAM donde se quiere escribir un símbolo personalizado. La dirección es la cero. De la dirección 9H a 20H, se encuentran los comandos para escribir los códigos de los símbolos mostrados en la tabla 3. La dirección dentro de la CGRAM es incrementada automáticamente después de cada escritura.

En la dirección 21H se encuentra el comando DDRAM\_ADDRESS\_SET. Con este comando se coloca la dirección cero dentro de la DDRAM para escribir el mensaje "CARRERA IPN 11K" en la línea 1 del LCD. De las direcciones 22H a la 30H, se encuentran los comandos para escribir el mensaje.

En la dirección 31H se encuentra nuevamente el comando DDRAM\_ADDRESS\_SET. Con este comando se coloca la dirección 40H dentro de la DDRAM para posicionarnos en la línea 2 del LCD. A partir de esta dirección se desplegarán los símbolos mostrados en la tabla 3.

Los comandos para desplegar los símbolos de la animación se encuentran a partir de la dirección 32H hasta la dirección 3DH. Primero se despliega el símbolo 0, después se regresa el cursor con el comando DISPLAY\_CURSOSR\_SHIFT una posición para desplegar un espacio en blanco y así borrar el símbolo mostrado, posteriormente es escribe el símbolo 1 y el símbolo 2 de la misma forma que el símbolo 0. Esta secuencia se envía mientras la señal de inicio se encuentre activada, lo que permite visualizar la animación de una persona corriendo.

La memoria tiene una organización de 61x9, por lo que se tienen:

a) 6 bits en el bus de direcciones.



- b) 9 bits en el bus de datos.
- c) Capacidad de 549 bits.

Las señales RS, RW y E del LCD se conectan como en la microarquitectura 2. RS es el bit D8 del bus de datos de la memoria ROM y RW siempre se cero puesto que solo se escriben comandos y datos en el LCD a una frecuencia muy baja. Las señales que faltan controlar son el bus de direcciones de la memoria y la señal E (Enable) del LCD. La escritura de un dato o comando en el LCD se produce en cada flanco de bajada de la señal E. Tal como se muestra en la ilustración 6.

Para controlar el bus de direcciones de la memoria y la señal E (Enable) del LCD se debe diseñar una carta ASM. Esta carta se muestra en la ilustración 14.




Ilustración 14 Carta ASM para el control de la señal E del LCD y el bus de direcciones de la memoria ROM en la microarquitectura 3.

De esta carta se deriva la ruta de datos del diseño, la cual consiste de:

a) Un contador de 6 bits que controla el bus de direcciones de la memoria. Este contador tiene las señales de control LA y EA.

LA	Operación
0	Retención
1	Carga

EA	Operación
0	Retención
1	Conteo ascendente



b) Un contador de 1 bit que controla la señal E del LCD. Este contador tiene las señales de control LE y EE.

LE	Operación
0	Retención
1	Carga

EE	Operación
0	Retención
1	Negar E_LCD

c) Una compuerta AND que se activa en el momento que la dirección es igual a "3DH".

d) Un multiplexor que selecciona el valor de carga del contador de 6 bits. Los valores de carga pueden ser 00H y 32H.

SEL	Salida
0	00H
1	32H

La ruta de datos completa se muestra en la ilustración 15.






Ilustración 15 Microarquitectura 3 para definir símbolos en el LCD en modo de 8 bits.



De la carta ASM de la ilustración 14 y la ruta de datos de la ilustración 15 se deriva el autómata de control del diseño, el cual se muestra en la ilustración 16.




Ilustración 16 Autómata de control de la microarquitectura 3.

**1D.** En la microarquitectura 4 se configura el LCD en modo de 4 bits usando tan solo un PLD22V10. Para hacer esto, vamos a usar la misma cantidad de comandos y datos. Esto permite tener la coincidencia de RS y A4 como en la microarquitectura 1, logrando así controlar RS con A4 y reducir terminales de salida.

Los datos almacenados en la memoria se muestran en la tabla 5.

D	IREC	CCIO	N				DA	TO	
A4=RS	A3	A2	A1	A0		D3	D2	D1	D0
0	0	0	0	0	FUNCTION SET	0	0	1	1
0	0	0	0	1	FUNCTION SET	0	0	1	1
0	0	0	1	0	FUNCTION SET	0	0	1	1
0	0	0	1	1	FUNCTION SET	0	0	1	1
0	0	1	0	0	FUNCTION SET	0	0	1	1
0	0	1	0	1	FUNCTION SET	0	0	1	0
0	0	1	1	0	FUNCTION SET_H				
0	0	1	1	1	FUNCTION SET_L				



0	1	0	0	0	DISPLAY_OFF_H				
0	1	0	0	1	DISPLAY_OFF_L				
0	1	0	1	0	CLEAR_DISPLAY_H				
0	1	0	1	1	CLEAR_DISPLAY_L				
0	1	1	0	0	ENTRY_MODE_SET_H				
0	1	1	0	1	ENTRY_MODE_SET_L				
0	1	1	1	0	DISPLAY_ON_H				
0	1	1	1	1	DISPLAY_ON_L				
1	0	0	0	0	LETRA_E_H	0	1	0	0
1	0	0	0	1	LETRA_E_L	0	1	0	1
1	0	0	1	0	LETRA_S_H				
1	0	0	1	1	LETRA_S_L				
1	0	1	0	0	LETRA_C_H				
1	0	1	0	1	LETRA_C_L				
1	0	1	1	0	LETRA_U_H				
1	0	1	1	1	LETRA_U_L				
1	1	0	0	0	LETRA_E_H				
1	1	0	0	1	LETRA_E_L				
1	1	0	1	0	LETRA_L_H				
1	1	0	1	1	LETRA_L_L				
1	1	1	0	0	LETRA_A_H				
1	1	1	0	1	LETRA_A_L				
1	1	1	1	0	SIGNO_ADM_H				
1	1	1	1	1	SIGNO_ADM_L				

Tabla 5 Contenido de la memoria ROM.

#### El alumno debe completar la tabla anterior con los comandos y datos del LCD.

Las primeras 16 direcciones de memoria contienen los comandos para la inicialización y configuración del LCD, por lo que RS debe ser cero. De la dirección 16 a la 31 están las letras del mensaje "ESCUELA!" a mostrar en el LCD, por lo que RS debe ser uno. La últimas dos direcciones de memoria contienen el signo de admiración. En el modo de 4 bits se mandan los datos y comandos de 8 bits en dos partes, primero se manda el nibble más significativo (MSB) y después el nibble menos significativo (LSB). Por esta razón en la memoria se almacena primero el nibble MSB del dato o comando y después el nibble LSB.

La memoria tiene una organización de 32x4, por lo que se tienen:

- d) 5 bits en el bus de direcciones.
- e) 4 bits en el bus de datos.
- f) Capacidad de 128 bits.

Las señales RS y RW del LCD ya se encuentran interconectadas. RS coincide con el valor de A4 y RW siempre se cero puesto que solo se escriben comandos y datos en el LCD a una frecuencia muy baja. Las señales que faltan controlar son el bus de direcciones de la memoria y



la señal E (Enable) del LCD. La escritura de un dato o comando en el LCD se produce en cada flanco de bajada de la señal E. Tal como se muestra en la ilustración 2.

Para controlar el bus de direcciones de la memoria y la señal E (Enable) del LCD se debe diseñar una carta ASM. Esta carta se muestra en la ilustración 17.




Ilustración 17 Carta ASM para el control de la señal E del LCD y el bus de direcciones de la memoria ROM en la microarquitectura 4.

De esta carta se deriva la ruta de datos del diseño, la cual consiste de:

a) Un contador de 5 bits que controla el bus de direcciones de la memoria. Este contador tiene la señal de control EA.

LA	Operación
0	Retención
1	Carga

I	EA	Operación
	0	Retención
	1	Conteo ascendente

b) Un contador de 1 bit que controla la señal E del LCD. Este contador tiene la señal de control EE.

Е	Operación
0	Retención
1	Carga

EE	Operación
0	Retención
1	Negar E LCD

c) Una compuerta AND que se activa en el momento que la dirección es igual a "1FH". La ruta de datos completa se muestra en la ilustración 18.






Ilustración 18 Microarquitectura 4 para configurar el LCD en modo de 4 bits.



De la carta ASM de la ilustración 17 y la ruta de datos de la ilustración 18 se deriva el autómata de control del diseño, el cual se muestra en la ilustración 19.




Ilustración 19 Autómata de control de la microarquitectura 4.

#### Programar las memorias ROM mediante arreglos.

- 2. Simular los diseños en el ambiente de desarrollo.
- **3.** Una vez simulado el sistema construir el circuito mostrado en la ilustración 20 para probarlo en el laboratorio. **En caso de usar la TEDDi este paso no es necesario**.

#### En el laboratorio:

- 1. Programar el PLD 22V10 usando el programador disponible del laboratorio.
- Colocar la frecuencia de la señal de reloj a 2 HZ. En caso de usar TEDDi ajustar la frecuencia con el potenciómetro "FREC". En caso de haber armado el circuito en protoboard, usar el generador de funciones.
- 3. Verificar el correcto funcionamiento de los diseños.



#### **CUESTIONARIO**

- 1. ¿Cuántos dispositivos PLD 22V10 son necesarios para el desarrollo de esta práctica?
- 2. ¿Cuántos dispositivos de la serie 74xx (TTL) ó 40xx (CMOS) hubieras necesitado para el desarrollo de esta práctica?
- ¿Cuántos pines de entrada/salida de cada PLD 22V10 se usan en el diseño?
- 4. ¿Cuántos términos producto ocupan las ecuaciones para cada señal de salida y que porcentaje se usa en total de los PLD 22V10?
- 5. ¿Cuántos FF's ocupa el autómata de control de cada microarquitectura?
- 6. ¿Qué puedes concluir de esta práctica?






Ilustración 20 Diagrama esquemático.