


# Capítulo 4

Circuitos Lógicos Secuenciales



## Circuitos Lógicos Secuenciales


### Estructura de un Sistema Lógico Secuencial








## Elementos de Memoria: flip-flops

### Elementos de Memoria: Flip-Flops









S	R	$Q_t$	$Q_{t+1}$
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	X
1	1	1	X

J	K	$Q_t$	$Q_{t+1}$
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

	D	Q <sub>t</sub>	$Q_{t+1}$
	0	0	0
ſ	0	1	0
	1	0	1
	1	1	1


T	$Q_{t}$	$Q_{t+1}$
0	0	0
0	1	1
1	0	1
1	1	0



## Elementos de Memoria: flip-flops

En el Diseño Secuencial con VHDL, las construcciones:

if-then-else / if-then-elsif-then son las más utilizadas.



D	Qt	$Q_{t+1}$
0	0	0
0	1	0
1	0	1
1	1	1

#### *Instrucciones equivalentes:*

```
if rising_edge(clk) - verdadero con el flanco de subida
if ( clk'event and clk= '1' and clk'last_value= '0' )
```

if falling\_edge(clk) - verdadero con el flanco de bajada

if ( clk'event and clk= '0' and clk'last\_value= '1')


#### Ejemplo N° 1 – Flip-Flop tipo D



## Elementos de Memoria: flip-flops

S	R	$Q_{t}$	$Q_{t+1}$
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	X
1	1	1	X


#### Ejemplo Nº 2 – Flip-Flop tipo RS



```
if (S = '0') and R = '1') then
                   Q \le 0;
                   Qn <= '1';
            elsif (S = '1' and R = '0') then
                   Q <= '1';
                   On <= '0';
            elsif (S = '0' and R = '0') then
                   Q \leq Q;
                   Qn \le Qn;
            else
                   Q <= '-';
                   Qn <= '-':
            end if;
      end if;
      end process;
end a_ffsr;
```




## Registros



```
Ejemplo Nº 3 – Registro Paralelo de 8-Bits
library ieee;
use ieee.std_logic_1164.all;
entity reg is
     port (D: in std_logic_vector (0 to 7);
           clk: in std_logic;
           Q: out std_logic_vector (0 to 7));
end reg;
architecture arqreg of reg is
begin
     process (clk)
     begin
     if (clk'event and clk='1') then
           Q \leq D;
     end if;
     end process;
end arqreg;
```



## Registros



CLR	D	Q	Qn
0	٠_,	0	1
1	D	D	Dn

```
Ejemplo Nº 4 – Registro Paralelo de 4-Bits con 'Clear'
library ieee;
use ieee.std_logic_1164.all;
entity reg4 is
      port (D: in std_logic_vector (3 downto 0);
            CLK, CLR: in std_logic;
           Q, Qn: out std_logic_vector (3 downto 0));
end reg4;
architecture a_reg4 of reg4 is
begin
     process (CLK, CLR) begin
     if (CLK'event and CLK='1') then
           if (CLR = '1') then
                  Q \leq D;
                  Qn \le not D;
            else
                  Q <= "0000";
                  On <= "1111";
            end if;
      end if;
      end process;
end a_reg4;
```









Diagrama de tiempo del contador de 4 bits



```
Ejemplo Nº 5 – Contador de 4-Bits
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity cont4 is
     port (clk: in std_logic;
           Q: inout std_logic_vector (3 downto 0));
end cont4;
architecture arqcont of cont4 is
begin
                                             Es verdadera con el flanco de bajada de clk
     process (clk)
           begin
           if (clk'event and clk = '0') then
                 Q \le Q + 1;
           end if;
     end process;
end argcont;
```






UD Acción	
0	Cuenta Ascendente
1	Cuenta Descendente

```
Ejemplo Nº 6 – Contador Ascendente/Descendente de 4-Bits
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity contador is
      port (clk: in std_logic;
            UD: in std_logic;
            Q: inout std_logic_vector (3 downto 0));
end contador;
architecture a contador of contador is
begin
      process (UD, clk) begin
            if (clk'event and clk = '1') then
                  if (UD = '0') then
                         Q \le Q + 1;
                  else
                         Q \le Q -1;
                  end if;
            end if:
      end process;
end a_contador;
```







Enp	Load	Acción
0	0	Carga
0	1	Mantiene Estado
1	0	Carga
1	1	Cuenta

```
Ejemplo Nº 7 – Contador de 4-bits con reset y carga en paralelo
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all;
entity cont is
      port (P: in std_logic_vector (3 downto 0);
            clk, Load, Enp, Reset: in std_logic;
            O: inout std logic vector (3 downto 0));
end cont:
architecture arg_cont of cont is
begin
      process (clk, Reset, Load, Enp) begin
      if (Reset = '1') then
                                             Operación Asíncrona
            O <= "0000";
      elsif (clk'event and clk = '1') then
                  if (Load = '0' and Enp = '-') then
                         Q \leq P:
                  elsif (Load = '1' and Enp = '0') then
                         Q \leq Q:
                  elsif (Load = '1' and Enp = '1') then
                         0 \le 0 + 1;
                  end if:
      end if:
      end process;
end arq_cont;
```

## Máquinas de estados





Máquina de Moore


Máquina de Mealy



## Máquinas Secuenciales

Ejemplo Nº 8

### Representación de una Máquina de Mealy



Estado	Entrada X		
Presente	0	1	
A	B/1	C/0	
В	B/0	A/1	
С	A/0	C/0	


Próximo Estado / Salida Y



## Máquinas Secuenciales

Ejemplo Nº 9

### Representación de una Máquina de Moore




Estado	Entrada X		Salida Y	
Presente	0	1	(Para el Estado Presente)	
A	В	С	0	
В	С	A	0	
С	С	В	1	

Próximo Estado



### Circuito Secuencial que detecta 4-Unos (1's) consecutivos

Ejemplo Nº 10



Edo. Presente	Edo. Futuro		z (Salida)	
Edo. Presente	x = 0	x = 1	x = 0	x = 1
d0	d0	d1	0	0
d1	d0	d2	0	0
d2	d0	d3	0	0
d3	d0	d4	0	1
d4	d0	d1	0	0



S

Para declarar los estados de una Máquina de Estados Finitos se realiza lo siguiente:

The state of the s
Valores que pueden tener el edo.presente y el
<i>edo.futuro</i> en el ejemplo Nº 10:

edo_presente	edo_futuro
d0	d0
d1	d1
d2	d2
d3	d3
d4	d4

Declaración de Estados en una FSM

type estados is (d0, d1, d2, d3, d4);
signal edo\_presente, edo\_futuro: estados;

*estados* es el nombre o identificador dado por el usuario al conjunto de datos conformado por *d0*, *d1*,*d2 d3*, *d4*. A este tipo de datos se le conoce como Tipo de Datos *Enumerados* 

edo\_presente, edo\_futuro son señales (signal) que pueden adquirir cualquiera de los valores (d0, d1, d2, d3, d4) que describen al tipo de dato enumerado identificado con el nombre de estados. edo\_presente y edo\_futuro son también datos del tipo enumerado

¿Cómo son codificados: d0, d1, d2, d3, d4?



- •One-Hot
- Compact
- Secuencial
- •Gray
- Johnson
- •Definido por Usuario

El Número de Bits
utilizados en la
codificación está en
función del Número
de Estados (Tarea
realizada por el
Compilador o
Sintetizador)\*

000 ← d0 001 ← d1

 $010 \leftarrow d2$   $011 \leftarrow d3$ 

100 d4

 101
 101

 110
 110

111 111

#### Ejemplo Nº 10 – Detector de Secuencia


```
library ieee;
use ieee.std logic 1164.all;
entity diagrama is
      port (clk, x: in std logic;
             z: out std_logic);
end diagrama;
architecture arg diagrama of diagrama is
type estados is (d0, d1, d2, d3, d4);
signal edo presente, edo futuro: estados;
begin
      proceso1: process (edo presente, x) begin
      case edo_presente is
             when d0 =>
             if x = 1 then
                    edo_futuro <= d1;
                    z \le 0:
             else
                    edo futuro <= d0;
                    z <= '0';
             end if:
             when d1 =>
             if x = 1 then
                    edo futuro <= d2;
                    z <= '0';
             else
                    edo futuro <= d0;
                    z <= '0';
             end if:
```

```
when d2 =>
            if x = 1 then
                   edo futuro <= d3;
                   z \le 0:
            else
                   edo futuro <= d0;
                   z <= '0';
            end if:
            when d3 =>
            if x = 1 then
                   edo futuro <= d4:
                   z \le 1':
             else
                   edo futuro <= d0;
                   z <= '0';
            end if:
            when d4 =>
            if x = '1' then
                   edo_futuro <= d1;
                   z <= '0':
             else
                   edo_futuro <= d0;
                   z <= '0';
            end if:
end case;
end process procesol;
      proceso2: process (clk) begin
            if (clk'event and clk = '1') then
                   edo presente <= edo futuro;
            end if:
      end process proceso2;
end arq_diagrama;
```



Ejemplo Nº 11

Máquina de Moore



#### Ejemplo Nº 11 - Máquina de Moore


```
library ieee;
use ieee.std logic 1164.all;
entity MOORE is
      port (X, CLK: in std_logic;
            Z: out std_logic);
end MOORE;
architecture ARQ_MOORE of MOORE is
type Estados is (S0, S1, S2, S3);
signal Edo_Pres, Edo_Fut: Estados:
begin
      proceso1: process (Edo_Pres, X) begin
      case Edo Pres is
            when S0 => Z <= '0':
            if X = '0' then
                   Edo Fut <= S0;
             else
                   Edo Fut <= S2;
             end if:
            when S1 => Z <= '1':
            if X = '0' then
                   Edo Fut <= S0;
             else
                   Edo Fut <= S2:
             end if:
```

```
when S2 => Z <= '1':
             if X = '0' then
                   Edo Fut <= S2:
             else
                   Edo Fut <= S3;
             end if:
             when S3 => Z <= '0';
             if X = '0' then
                   Edo Fut <= S3:
             else
                   Edo Fut <= S1;
             end if:
      end case;
      end process proceso1;
      proceso2: process (CLK) begin
             if (CLK'event and CLK = '1') then
                   Edo Pres <= Edo Fut;
            end if:
      end process proceso2;
end ARO MOORE;
```



Ejemplo Nº 12

Máquina de Mealy






#### Ejemplo Nº 12 – Máquina de Mealy

```
library ieee;
use ieee.std logic 1164.all;
entity MEALY is
      port (clk, x: in std_logic;
            z: out std_logic);
end MEALY:
architecture ARQ_MEALY of MEALY is
type Estados is (S0, S1, S2, S3);
signal Edo Pres, Edo Fut: Estados;
begin
      proceso1: process (Edo Pres, x) begin
      case Edo Pres is
            when S0 =>
            if x = 0 then
                   z <= '0';
                   Edo Fut \leq S0;
             else
                   z <= '1';
                   Edo_Fut <= S2;
            end if:
            when S1 =>
            if x = 0 then
                   z \le 0:
                   Edo Fut \leq S0;
             else
                   z \le 0:
                   Edo Fut \leq S2;
            end if:
```

```
when S2=>
            if x = 0 then
                  z <= '1';
                  Edo Fut <= S2:
            else
                  z \le 0:
                  Edo Fut \leq S3;
            end if:
            when S3 = >
            if x = 0 then
                  z <= '0';
                  Edo Fut \leq S3;
            else
                  z <= '1':
                  Edo Fut \leq S1;
            end if:
     end case:
     end process proceso1;
     proceso2: process (clk) begin
            if (clk'event and clk = '1') then
                  Edo Pres <= Edo Fut;
            end if:
     end process proceso2:
end ARO MEALY:
```



Ejemplo Nº 13



¿Qué tipo de Máquina es?

¿Es correcta su Descripción en VHDL?

¿Cumple las Reglas de Verificación de un Diagrama de Estados?



#### Ejemplo Nº 13 - Máquina Mixta

```
library ieee;
use ieee.std_logic_1164.all;
entity diag is
      port (clk, x: in std_logic;
             z: out std_logic);
end diag;
architecture arq_diag of diag is
type estados is (q0, q1, q2, q3, q4);
signal edo_pres, edo_fut: estados;
begin
      proceso1: process (edo_pres, x) begin
      case edo pres is
             when q0 => z <= '0';
             if x = 0 then
                    edo_fut \le q4;
             else
                    edo_fut \le q1;
             end if:
             when q1 => z <= '0';
             if x = 0 then
                    edo_fut \le q4;
             else
                    edo_fut \le q2;
             end if:
```

```
when q2=>
            if x = '0' then
                   edo_fut \le q4;
                   z <= '0':
            else
                   edo_fut \le q3;
                   z <= '1';
            end if:
            when q3 => z <= '0';
            if x = '0' then
                   edo_fut \le q3;
            else
                   edo_fut \le q3;
            end if;
            when q4 => z <= '0';
            if x = 0 then
                   edo_fut \le q4;
            else
                   edo_fut \le q1;
            end if:
      end case;
      end process proceso1;
      proceso2: process (clk) begin
            if (clk'event and clk = '1') then
                   edo_pres <= edo_fut;
            end if:
      end process proceso2;
end arq_diag;
```