Documentație MIPS – Pipeline


1. Configuratie registre MIPS32 Pipeline - var1

REG_IF_ID[63:0]	REG_ID_EX[157:0]	REG_EX_MEM[105:0]	REG_MEM_WB[70:0]
Instruction [63:32]	MemtoReg[157]	WB[105:104]	WB[70:69]
PCp4 [31:0]	RegWrite[156]	M[103:102]	RD[68:37]
	MemWrite[155]	BranchAddress[101:70]	AluRes[36:5]
	Branch[154]	Zero[69]	RegDst[4:0]
	ALUOp[153:151]	AluRes[68:37]	
	ALUSrc[150]	RD2[36:5]	
	RegDst[149]	RegDstM[4:0]	
	PC+4[148:117]		
	RD1[116:85]		
	RD2[84:53]		
	sa[52:48]		
	Ext_Imm[47:16]		
	funcCode[15:10]		
	Rt[9:5]		
	RD[4:0]		

2. Configuratie registre MIPS32 Pipeline - var2

IF/ID	ID/EX	EX/MEM	MEM/WB
Instruction_IF_ID (32)	Jump_ID_EX(1)	WB_EX_MEM(2)	WB_MEM_WB(2)
PCp4_IF_ID (32)	MemtoReg_ID_EX(1)	M_EX_MEM(2)	RD_MEM_WB(32)
	RegWrite_ID_EX(1)	BranchAddress_EX_MEM(32)	ALURes_MEM_WB(32)
	MemWrite_ID_EX(1)	Zero_EX_MEM(1)	RegDst_MEM_WB(5)
	Branch_ID_EX(1)	ALURes_EX_MEM(32)	
	ALUOp_ID_EX(6)	RD2_EX_MEM(32)	
	ALUSrc_ID_EX(1)	RegDst_EX_MEM(5)	
	RegDst_ID_EX(1)		
	PC4_ID_EX(32)		
	RD1_ID_EX(32)		
	RD2_ID_EX(32)		
	Sa_ID_EX(5)		
	ExtImm_ID_EX(32)		
	FuncCode_ID_EX(6)		
	Rt_ID_EX(5)		
	RD_ID_EX(5)		

3. Schema Procesorului MIPS Pipeline



4. Rezolvarea hazardurilor


Cu hazarduri:

Poz.	Instr./Ciclu	C1	C2	C3	C4	C5	C6	C7	C8	C9	C10	C11	C12	C13	C14	C15	C16
0	X"20010000", 00: ADDI $1, $0, 0	IF	ID	EX	M	WB											
1	X"20020001", 01: ADDI $2, $0, 1		IF	ID	EX	M	WB										
2	X"20030000", 02: ADDI $3, $0, 0			IF	ID	EX	M	WB($3-D:2,4)									
3	X"20040004", 03: ADDI $4, $0, 4				IF	ID	EX	M	WB($4-D:3,5)								
4	X"AC610000", 04: SW $1, 0($3)					IF	ID($3)	EX	M	WB							
5	X"AC820000", 05: SW $2, 0($4)						IF	ID($4)	EX	M	WB						
6	X"8C610000", 06: LW $1, 0($3)							IF	ID	EX	M	WB($1-D:6, 8)					
7	X"8C820000", 07: LW $2, 0($4)								IF	ID	EX	M	WB($2-D:7,8)				
8	X"00222820", 08: ADD $5, $1, $2									IF	ID($1, $2)	EX	M	WB($5-D:8,10)			
9	X"00020820", 09: ADD $1, $0, $2										IF	ID	EX	M	WB		
10	X"00051020", 10: ADD $2, $0, $5											IF	ID($5)	EX	M	WB	
11	X"08000008", 11: J 8												IF	ID(C)	EX	M	WB

Fara hazarduri:

Poz.	Instr./Ciclu	C1	C2	C3	C4	C5	C6	C7	C8	C9	C10	C11	C12	C13	C14	C15	C16	C17	C18	C19	C20	C21
0	X"20010000", 00: ADDI $1, $0, 0	IF	ID	EX	M	WB																
1	X"20020001", 01: ADDI $2, $0, 1		IF	ID	EX	M	WB															
2	X"20030000", 02: ADDI $3, $0, 0			IF	ID	EX	M	WB														
3	X"20040004", 03: ADDI $4, $0, 4				IF	ID	EX	M	WB													
4	X"00000000", 04: NoOp (SLL, $0, $0, $0)					IF	ID	EX	M	WB												
5	X"AC610000", 05: SW $1, 0($3)						IF	ID	EX	M	WB											
6	X"AC820000", 06: SW $2, 0($4)							IF	ID	EX	M	WB										
7	X"8C610000", 07: LW $1, 0($3)								IF	ID	EX	M	WB									
8	X"8C820000", 08: LW $2, 0($4)									IF	ID	EX	M	WB								
9	X"00000000", 09: noop (SLL, $0, $0, $0)										IF	ID	EX	M	WB							
10	X"00000000", 10: noop (SLL, $0, $0, $0)											IF	ID	EX	M	WB						
11	X"00222820", 11: ADD $5, $1, $2												IF	ID	EX	M	WB					
12	X"00020820", 12: ADD $1, $0, $2													IF	ID	EX	M	WB				
13	X"00000000", 13: noop (SLL, $0, $0, $0)														IF	ID	EX	M	WB			
14	X"00051020", 14: ADD $2, $0, $5															IF	ID	EX	M	WB		
15	X"0800000b", 15: J 11																IF	ID	EX	M	WB	
16	X"00000000", 16: noop (SLL, $0, $0, $0)																	IF	ID	EX	M	WB

5. RTL schematic pentru entitatea test_env



6. Probleme / Functionalitate

Datorită faptului că nu s-a reușit o testare completă și corectă a MIPS-ului ciclu unic în timp necesar, a fost luată decizia de a implementa Pipeline-ul pe codul Fibonacci, deoarece acesta asigura funcționalitatea corectă a variantei sale de ciclu unic.

Această variantă a Pipeline-ului a fost testată pe o plăcuță NEXYS A7, iar una dintre problemele întalnite a fost rezolvarea doar parțială a unor hazarduri inițial. După o verificare mai atentă, hazardurile rămase au fost rectificate, iar varianta finală este funcțională.