Département Informatique industrielle et Electronique

Filière Microélectronique et Automatique

PFE5A

Présenté par :

Nogaye BALE

Conception d'un inverseur CMOS en technologie SkyWater 130nm

Encadré par :

M. Fabien SOULIER

LIRMM, Polytech Montpellier

Année universitaire 2026–2027

Table des matières

1 Introduction **2**

2 Environnement et outils **2**

3 Conception du layout sous Magic **2**
3.1 Dimensionnement des transistors 2
3.2 Étapes de construction 3
3.3 Règles de conception (DRC) utilisées 3
3.4 Résultat 4

4 Comparaison Layout vs Schématique (LVS) **5**
4.1 Schématique de référence 5
4.2 Extraction de la netlist du layout 6
4.3 Comparaison avec netgen 6
4.4 Résultats 6

5 Simulation post-layout **7**

A Ressources utilisées **8**

1 Introduction

Ce rapport présente les travaux réalisés dans le cadre de la prise en main des outils de conception microélectronique en technologie SkyWater 130nm (sky130). L'objectif est de se familiariser avec la chaîne de conception complète d'une cellule numérique de base, l'inverseur CMOS, depuis le dessin du layout jusqu'à sa validation.
Les étapes suivantes ont été menées :

- le dessin du layout de l'inverseur sous Magic, en respectant les règles de conception (DRC) ;
- la réalisation du schématique correspondant sous Xschem ;
- l'extraction de la netlist du layout et la comparaison Layout vs Schématique (LVS) à l'aide de netgen ;
- la simulation post-layout sous ngspice, afin de valider le comportement électrique du composant.

2 Environnement et outils

La réalisation de ce projet s'appuie sur une chaîne d'outils open source dédiée à la conception de circuits intégrés en technologie SkyWater 130nm (sky130A) :

- **Magic** : outil de dessin de layout (dessin des masques, vérification des règles de conception DRC, extraction de la netlist) ;
- **Xschem** : outil de saisie de schématiques, utilisé pour réaliser le schéma électrique de référence ;
- **ngspice** : simulateur SPICE, utilisé pour les simulations électriques (pré- et post-layout) ;
- **netgen** : outil de comparaison Layout vs Schématique (LVS) ;
- **PDK sky130A** : bibliothèque de règles de conception et de modèles de composants fournie par SkyWater.

3 Conception du layout sous Magic

Le layout de l'inverseur a été réalisé sous Magic, en technologie sky130A, en suivant une démarche de dessin par couche : grille (poly), diffusions, contacts, interconnexions locales (li) et rails d'alimentation.

3.1 Dimensionnement des transistors

Les dimensions des transistors sont fixées à une longueur de canal minimale $L = 0{,}15\ \mu m$ pour les deux transistors, et des largeurs de canal $W = 0{,}42\ \mu m$ pour le NMOS et $W = 0{,}68\ \mu m$ pour le PMOS, afin de compenser la mobilité plus faible des porteurs de type P.

3.2 Étapes de construction

Le layout a été construit dans l'ordre suivant :

- dessin de la grille en poly, traversant verticalement les zones de diffusion ;
- dessin des diffusions ndiff (NMOS) et pdiff (PMOS), de part et d'autre du poly, avec ajout du nwell autour de la pdiff ;
- placement des contacts de diffusion (ndc, pdc) de chaque côté de la grille, reliés par des interconnexions locales (li) ;
- connexion des drains des deux transistors pour former le nœud de sortie ;
- ajout d'un contact de grille (polycontact) permettant de connecter l'entrée ;
- ajout des rails d'alimentation VDD (en li) en haut, et VSS (GND) en bas, avec les prises de substrat associées (nsc sur le caisson N, psc sur le substrat P) ;
- placement des labels `IN`, `OUT`, `VDD` et `VSS`, nécessaires à la vérification LVS (section 4).

Le positionnement de chaque élément a été déterminé par calcul, à partir des règles de conception (DRC) de la technologie sky130, afin de garantir un layout sans violation de celles ci.

3.3 Règles de conception (DRC) utilisées

Le tableau 1 récapitule les principales règles de conception rencontrées lors du dessin du layout, ainsi que leur signification.

TABLE 1 – Règles de conception (DRC) utilisées pour le dessin du layout

Règle DRC	**Signification**
Dépassement du poly au-delà de la diffusion $\geq$ 0,13 μm	Le poly doit dépasser d'au moins 0,13 μm de chaque côté de la diffusion qu'il traverse, pour former correctement la grille du transistor.
Distance entre un contact et la grille (poly) $\geq$ 0,055 μm	Un contact de diffusion ne peut pas être placé trop près de la grille, sous peine de court-circuiter la grille avec la source ou le drain.
Taille minimal d'un contact : 0,17 $\times$ 0,17 μm	Un contact (ndc, pdc, pc) doit mesurer au moins 0,17 μm de côté pour être fabricable de façon fiable.
Dépassement du li au-delà d'un contact $\geq$ 0,08 μm	L'interconnexion locale (li) doit dépasser du contact qu'elle recouvre, afin d'assurer un alignement correct lors de la fabrication.
Espacement minimal entre deux li $\geq$ 0,17 μm	Deux zones de li appartenant à des nœuds électriques différents doivent être suffisamment espacées pour éviter tout court-circuit.
Distance entre la ndiff et le nwell $\geq$ 0,34 μm	La diffusion N du NMOS doit rester éloignée du caisson N (nwell) du PMOS, pour garantir l'isolation entre les deux types de transistors.
Débordement du nwell autour de la pdiff $\geq$ 0,18 μm	Le caisson N doit entourer entièrement la diffusion P du PMOS avec une marge suffisante.
Distance entre le poly et une diffusion non traversée $\geq$ 0,075 μm	En dehors de la zone de la grille, le poly ne doit pas s'approcher trop près d'une diffusion qu'il ne traverse pas.
Distance entre un contact de poly et une diffusion $\geq$ 0,19 μm	Le contact permettant de connecter l'entrée sur le poly doit rester suffisamment éloigné des zones de diffusion voisines.

3.4 Résultat

La figure 1 présente le layout final obtenu sous Magic, après vérification complète des règles de conception (`DRC = 0`).




FIGURE 1 – Layout de l'inverseur CMOS sous Magic (DRC = 0)

4 Comparaison Layout vs Schématique (LVS)

Afin de valider que le layout dessiné correspond électriquement au circuit attendu, une comparaison Layout vs Schématique (LVS) a été réalisée.

4.1 Schématique de référence

Un schématique de référence a été réalisé sous xschem, reprenant les deux transistors de l'inverseur.




FIGURE 2 – Schématique de l'inverseur sous Xschem

4.2 Extraction de la netlist du layout

La netlist SPICE du layout a été extraite depuis Magic à l'aide des commandes suivantes :

```
extract all
ext2spice lvs
ext2spice -o inverter.spice
```

Les labels du layout (`IN`, `OUT`, `VDD`, `VSS`) ont été déclarés comme ports (`port make`) afin qu'ils apparaissent dans le sous-circuit généré.

4.3 Comparaison avec netgen

La comparaison a été effectuée à l'aide de l'outil netgen, en utilisant le fichier de configuration fourni par la PDK sky130A :

```
netgen -batch lvs \
  "inverter.spice inverter" \
  "simulation/inv.spice inv" \
  $PDK_ROOT/sky130A/libs.tech/netgen/sky130A_setup.tcl \
  lvs_report.txt
```

4.4 Résultats

La comparaison a confirmé une correspondance complète entre le layout et le schématique, sans aucune erreur de connectivité, comme le montre le rapport de la figure 3.

```
--------------------------------------------------------------------------------
Cell pin lists are equivalent.
Device classes sky130_fd_pr__nfet_01v8 and sky130_fd_pr__nfet_01v8 are equivalent.

Circuit 1 cell sky130_fd_pr__pfet_01v8 and Circuit 2 cell sky130_fd_pr__pfet_01v8 are black boxes.
Warning: Equate pins:  cell sky130_fd_pr__pfet_01v8 is a placeholder, treated as a black box.
Warning: Equate pins:  cell sky130_fd_pr__pfet_01v8 is a placeholder, treated as a black box.

Subcircuit pins:
Circuit 1: sky130_fd_pr__pfet_01v8         |Circuit 2: sky130_fd_pr__pfet_01v8
-------------------------------------------|-------------------------------------------
1                                          |1
2                                          |2
3                                          |3
4                                          |4
--------------------------------------------------------------------------------
Cell pin lists are equivalent.
Device classes sky130_fd_pr__pfet_01v8 and sky130_fd_pr__pfet_01v8 are equivalent.

Subcircuit summary:
Circuit 1: inverter                        |Circuit 2: inv
-------------------------------------------|-------------------------------------------
sky130_fd_pr__nfet_01v8 (1)                |sky130_fd_pr__nfet_01v8 (1)
sky130_fd_pr__pfet_01v8 (1)                |sky130_fd_pr__pfet_01v8 (1)
Number of devices: 2                       |Number of devices: 2
Number of nets: 4                          |Number of nets: 4
--------------------------------------------------------------------------------
Netlists match uniquely.

Subcircuit pins:
Circuit 1: inverter                        |Circuit 2: inv
-------------------------------------------|-------------------------------------------
OUT                                        |OUT
IN                                         |IN
VDD                                        |VDD
VSS                                        |VSS
--------------------------------------------------------------------------------
Cell pin lists are equivalent.
Device classes inverter and inv are equivalent.

Final result: Circuits match uniquely.
```

FIGURE 3 – Rapport final de comparaison LVS

Cette validation confirme que le layout dessiné sous Magic correspond exactement, du point de vue électrique, au schématique de référence : même nombre de transistors, mêmes connexions, et mêmes dimensions.

5 Simulation post-layout

Pour vérifier le comportement électrique de l'inverseur, une simulation post-layout a été réalisée sous ngspice, à partir de la netlist extraite du layout avec prise en compte des éléments parasites notamment les capacités et resistances d'interconnexion.
Un testbench spice a été écrit, qui instancie le sous-circuit extrait du layout, avec une alimentation de 1,8 V et un signal d'entrée de type impulsion.
Le signal de sortie (`OUT`) s'inverse correctement par rapport au signal d'entrée (`IN`) et inversement. Un léger délai de commutation est observable entre la transition de l'entrée et celle de la sortie, due aux éléments parasites du layout.




FIGURE 4 – Simulation post-layout : tension d'entrée (rouge) et de sortie (bleue) en fonction du temps

Ce résultat confirme le bon fonctionnement de l'inverseur

A Ressources utilisées

Cette annexe regroupe les principales ressources (tutoriels, documentation, outils) utilisées pour la réalisation de l'inverseur.

- **Tutoriel de référence pour le dessin du layout** : https://docs.google.com/document/d/1hSLKsz9xcEJgAMmYYer5cDwvPqas9_JGRUAgEORx1Yw/edit?tab=t.0
- **Aide-mémoire des commandes Magic VLSI** : https://github.com/iic-jku/osic-multitool/blob/main/magic-cheatsheet/magic_cheatsheet.pdf
- **Documentation et tutoriels officiels de Magic VLSI** : http://www.opencircuitdesign.com/magic
- **Documentation de netgen (outil de comparaison LVS)** : https://opencircuitdesign.com/netgen/
- **Tutoriel d'intégration xschem et sky130** : https://xschem.sourceforge.io/stefan/xschem_man/tutorial_xschem_sky130.html
- **Exemple de layout et simulation d'un inverseur sous Magic (sky130)** : https://github.com/mattvenn/magic-inverter