

Práctica 5. Desarrollo de una aplicación SW avanzada

Carlos González

Hortensia Mecha

Dpto. Arquitectura de Computadores y Automática Univ. Complutense de Madrid

Objetivos

- Comprender el flujo de Diseño de las herramientas de Desarrollo de Sistemas Empotrados (Embedded Development Kit -EDK) de Xilinx para la creación e importación de periféricos
- Adquirir soltura en el desarrollo de una aplicación software empotrada que se comunique con distintos periféricos



Indice




- Parte a
 - Añadir periférico VGA
- Parte b
 - Control de pantalla



Protocolo VGA

El protocolo VGA utiliza dos líneas de sincronismo y tres para color




Puerto VGA visto desde el cable

Pin	Nombre	Descripción
1	RED	Canal rojo
2	GREEN	Canal verde
3	BLUE	Canal azul
4	N/C	Sin contacto
5	GND	Tierra
6	GND	Tierra
7	GND	Tierra
8	GND	Tierra
9	GND	Tierra
10	GND	Tierra
11	N/C	Sin contacto
12	N/C	Sin contacto
13	H-SYNC	Sincronización horizontal
14	V-SYNC	Sincronización vertical
15	N/C	Sin contacto




Temporización VGA






Temporización VGA





VGA en las placas de prototipado





Indice


- Fundamentos VGA
- Parte a
 - Añadir periférico VGA
 - Parte b
 - Conecta 4



Añadir periférico VGA

 En este apartado añadiremos un periférico VGA para pintar una matriz de cuadrados de 16 filas y 8 columnas

Funcionamiento






Añadir periférico VGA

- La comunicación del procesador con el periférico se realiza a través de una FIFO mediante el envío de comandos
- Los comandos tienen el siguiente formato
 - 32 bits
 - √ 7 LSB → Codifican el rectángulo a colorear
 - ✓ 9 MSB


 → Codifican el color para el rectángulo
 - ✓ El resto de bits no se utilizan




Partimos del proyecto "base"

































































Hemos terminado de definir la plantilla de nuestro periférico











```
📗 pantalla v2 1 0.pao - Bloc de notas
Archivo Edición Formato Ver Ayuda
## Filename:
                           C:/cursoDiseno/nuevo/Connect4/pcores/pantalla_v1_00_a/data/pantalla_v2_1_0.pao
## Description:
                            Peripheral Analysis Order
## Date:
                           Mon Oct 29 12:40:51 2012 (by Create and Import Peripheral Wizard)
lib proc_common_v2_00_a proc_common_pkg vhdl
lib proc_common_v2_00_a ipif_pkg vhdl
lib proc_common_v2_00_a ipin_pkg vndi
lib proc_common_v2_00_a or_muxcy vhdl
lib proc_common_v2_00_a or_gate128 vhdl
lib proc_common_v2_00_a family_support vhdl
lib proc_common_v2_00_a pselect_f vhdl
lib proc_common_v2_00_a counter_f vhdl
lib plbv46_slave_single_v1_00_a plb_address_decoder vhdl
lib plbv46_slave_single_v1_00_a plb_slave_attachment vhdl
lib plbv46_slave_single_v1_00_a plbv46_slave_single vhdl
lib proc_common_v2_00_a inferred_lut4 vhdl
lib proc_common_v2_00_a pf_counter_bit vhdl
lib proc_common_v2_00_a pf_counter vhdl
lib proc_common_v2_00_a pf_counter_top vhdl
lib proc_common_v2_00_a pf_occ_counter vhdl
lib proc_common_v2_00_a pf_occ_counter_top vhdl
lib proc_common_v2_00_a pf_adder_bit vhdl
lib proc_common_v2_00_a pf_adder vhdl
lib proc_common_v2_00_a pf_dpram_select vhdl
lib proc_common_v2_00_a srl16_fifo vhdl
lib dre_v2_00_a dsp48_mux vhdl
lib dre_v2_00_a tx_dre_top vhdl
lib wrpfifo_v4_00_a pf_dly1_mux vhdl
lib wrpfifo_v4_00_a wrpfifo_dp_cntl vhdl
lib wrpfifo_v4_00_a ipif_control_wr_dre vhdl
lib wrpfifo_v4_00_a wrpfifo_top vhdl
                                                                Añadimos en el ".pao" los
lib pantalla_v1_00_a counter vhdl
lib pantalla_v1_00_a vgacore vhd
                                                                    nuevos ficheros VHDL
lib pantalla_v1_00_a user_logic vhdl
lib pantalla_v1_00_a pantallā vhdl
```



```
pantalla v2 1 0.mpd - Bloc de notas
Archivo Edición Formato Ver Ayuda
PORT PLB_rdPrim = PLB_rdPrim, DIR = I, BUS = SPLB
PORT PLB_wrPrim = PLB_wrPrim, DIR = I, BUS = SPLB
PORT PLB_masterID = PLB_masterID, DIR = I, VEC = [0:(C_SPLB_MID_WIDTH-1)], BUS = SPLB
PORT PLB_abort = PLB_abort, DIR = I, BUS = SPLB
PORT PLB_busLock = PLB_busLock, DIR = I, BUS = SPLB
PORT PLB_RNW = PLB_RNW, DIR = I, BUS = SPLB
PORT PLB_BE = PLB_BE, DIR = I, \overline{VEC} = [0:((C_SPLB_DWIDTH/8)-1)], BUS = SPLB_DWIDTH/8
PORT PLB_MSize = PLB_MSize, DIR = I, VEC = [0:1], BUS = SPLB
PORT PLB_size = PLB_size, DIR = I, VEC = [0:3], BUS = SPLB
|PORT PLB_type = PLB_type, DIR = I, VEC = [0:2], BUS = SPLB
PORT PLB_lockErr = PLB_lockErr, DIR = I, BUS = SPLB
PORT PLB_wrDBus = PLB_wrDBus, DIR = I, VEC = [0:(C_SPLB_DWIDTH-1)], BUS = SPLB
PORT PLB_wrBurst = PLB_wrBurst, DIR = I, BUS = SPLB
PORT PLB_rdBurst = PLB_rdBurst, DIR = I, BUS = SPLB
PORT PLB_wrPendReq = PLB_wrPendReq, DIR = I, BUS = SPLB
PORT PLB_rdPendReq = PLB_rdPendReq, DIR = I, BUS = SPLB
PORT PLB_wrPendPri = PLB_wrPendPri, DIR = I, VEC = [0:1], BUS = SPLB
PORT PLB_rdPendPri = PLB_rdPendPri, DIR = I, VEC = [0:1], BUS = SPLB
PORT PLB_reapri = PLB_reapri, DIR = I, VEC = [0:1], BUS = SPLB
|PORT PLB_TATTribute = PLB_TATTribute, DIR = I, VEC = [0:15], BUS = SPLB
PORT S1_addrAck = S1_addrAck, DIR = 0, BUS = SPLB
PORT Sl_SSize = Sl_SSize, DIR = 0, VEC = [0:1], BUS = SPLB
PORT Sl_wait = Sl_wait, DIR = O, BUS = SPLB
PORT Sl_rearbitrate = Sl_rearbitrate, DIR = O, BUS = SPLB
PORT Sl_wrDAck = Sl_wrDAck, DIR = 0, BUS = SPLB
PORT Sl_wrComp = Sl_wrComp, DIR = 0, BUS = SPLB
PORT Sl_wrBTerm = Sl_wrBTerm, DIR = O, BUS = SPLB
PORT Sl_rdDBus = Sl_rdDBus, DIR = 0, VEC = [0:(C_SPLB_DWIDTH-1)], BUS = SPLB
PORT S_rdwdAddr = S_rdwdAddr, DIR = 0, VEC = [0:3], BUS = SPLB
PORT Sl_rdDAck = Sl_rdDAck, DIR = 0, BUS = SPLB
PORT Sl_rdComp = Sl_rdComp, DIR = 0, BUS = SPLB
PORT Sl_rdBTerm = Sl_rdBTerm, DIR = 0, BUS = SPLB
PORT S]_MBUSY = S]_MBUSY, DIR = O, VEC = [0:(C_SPLB_NUM_MASTERS-1)], BUS = SPLB
PORT Sl_MWrerr = Sl_Mwrerr, DIR = 0, VEC = [0:(C_SPLB_NUM_MASTERS-1)], BUS = SPLB
|PORT_S]_MRdErr = S]_MRdErr. DIR = O. VEC = [O:(C_SPLB_NUM_MASTERS-1)]. BUS = SPLB
PORT Sl_MIRQ = Sl_MIRQ, DIR = O, VEC = [0:(C_SPLB_NUM_MASTERS-1)], BŪS = SPLB
PORT hsyncb = "", DIR = 0
PORT vsyncb = "", DIR = 0
PORT rgb = "", DIR = 0, VEC = [0:8]
                                                                      Añadimos en el ".mpd" los
END
                                                                          puertos de usuario de
                                                                             nuestro periférico
```




Hemos terminado de definir el comportamiento de nuestro periférico



Utilización de la aplicación Create Peripheral Wizard


Abrir el proyecto EDK

Si EDK estaba ya abierto seleccionar : Project -> Rescan User Repositories Para actualizar los datos






Añadiendo el periférico PLB creado al diseño






Añadiendo el periférico PLB creado al diseño






Definiendo los puertos de usuario






Definiendo el espacio de direcciones del periférico






Modificamos el fichero UCF






Generamos el .bit





Resultado

Al conectar el cable VGA a la placa de prototipado, debemos ver algo parecido a la imagen





Proyecto software

- Siempre que se genera un periférico dentro de un proyecto EDK, se genera un archivo *.h que tiene una biblioteca de funciones para leer y escribir en los registros y/o memorias del periférico.
- Dicho archivo se encuentra en \drivers\nombre_periferico\src
- Por ejemplo para escribir en la memoria fifo del periférico pantalla hay un archivo pantalla.h donde se define la función


```
#define PANTALLA_mWriteToFIFO(BaseAddress, DataOffset, Data) \
Xil_Out32((BaseAddress) + (PANTALLA_WRFIFO_DATA_OFFSET) + (DataOffset),
(Xuint32)(Data))
```


Donde DataOffset vale 0.

Además se generan 2 archivos *.c que permiten testear el periférico. Se debe copiar el archivo nombre_periferico.h en el directorio de nuestro proyecto software



Proyecto sw







Parte b1. Modificamos los colores de visualización

- En nuestro programa*.c incluimos el nuevo fichero *.h
 #include "pantalla.h"
- Definimos los colores en nuestro programa *.c
 - √ #define ROJO 0x000001C0
 - √ #define VERDE 0x00000038
 - √ #define VERDE_OSCURO 0x00000018
- Recordamos: Los comandos tienen el siguiente formato de 32 bits
 - √ 7 LSB → Codifican el rectángulo a colorear

 - ✓ El resto de bits no se utilizan
- Ejemplo de escritura en la fifo
 - posicion=columna *nfilas + fila; /* nfilas =16 */
 - color=ROJO;
 - Data= ((color & 0x1FF) << 23) | (posicion & 0x7f);
 - PANTALLA_mWriteToFIFO(baseaddr, 0, Data);
- Hacer un programa c que pida el color y posición de un rectángulo y lo modifique



Parte b2. Modificamos la posición de los rectángulos

 Modificar el hw para que la posición de los rectángulos que se visualizan pueda moverse a derecha e izquierda mediante 2 push buttons de la placa



Parte b3. Opcional. Modificamos el número de rectángulos a visualizar

- Modificar el hw para que el número de rectángulos (nfilas y ncolumnas) se determine por los switches. El máximo será 15*15.
- Modificar el hw para que el número de rectángulos se pase por memoria. Hacer un programa en *.c que pida el número de filas y columnas y se las pase al periférico

