### **VHDL**

### Hortensia Mecha López

Dpto. Arquitectura de Computadores y Automática Universidad Complutense de Madrid

### **ESQUEMA GENERAL**

```
Entidad
entity identificador_entidad is
[generic(lista de genéricos);]
[port (lista_puertos);]
end [entity] [identificador];
```


```
entity counter is
    generic( n : integer := 8 );
    port(
    clk, rst, ld, inc, dec : in std_logic;
    din : in std_logic_vector( n-1 downto 0 );
        tca, tcd : out std_logic;
dout : out std_logic_vector( n-1 downto 0 ) );
    end counter;
```

#### Arquitectura


```
architecture identificador of identificador_entidad is
[declaraciones]
begin
[sentencias concurrentes]
end [architecture] [identificador];
```

### implementación de asignaciones concurrentes (i)

- Toda **asignación de señal** (o su proceso equivalente) se implementa como un bloque de lógica combinacional:
  - Con un único puerto de salida (que puede ser vectorial en modelos de nivel RT).
  - Con tantos puertos de entrada como señales diferentes aparezcan en la expresión.
  - Con una funcionalidad especificada por los operadores que forman la expresión.




Una posible implementación de la sentencia ya que la implementación definitiva siempre la decide la herramienta




### implementación de asignaciones concurrentes (ii)

- Toda **asignación condicional de señal** (o su proceso equivalente) se implementa como un bloque de lógica combinacional:
  - Con un único puerto de salida (que puede ser vectorial en modelos de nivel RT).
  - Con tantos puertos de entrada como señales diferentes aparezcan en el lado derecho de la asignación (independientemente de la expresión en la que ocurran).
  - Con un comportamiento que se corresponde con el de un multiplexor 2 a 1 cuyas 3 entradas están conectadas a las salidas de 3 bloques combinacionales. La funcionalidad de dichos bloques queda especificada por los operadores que forman cada una de las 3 expresiones de la sentencia.




### implementación de asignaciones concurrentes (iii)

- Toda **asignación selectiva de señal** (o su proceso equivalente) se implementa como un bloque de lógica combinacional:
  - Con un único puerto de salida (que puede ser vectorial en modelos de nivel RT).
  - Con tantos puertos de entrada como señales diferentes aparezcan en el lado derecho de la asignación (independientemente de la expresión en la que ocurran).
  - ➤ Con un comportamiento que se corresponde con el de un multiplexor 2<sup>n</sup> a 1 cuyas 2<sup>n</sup> +1 entradas (2<sup>n</sup> son de datos y 1 de control) están conectadas a las salidas de 2<sup>n</sup> +1 bloques combinacionales. La funcionalidad de dichos bloques queda especificada por los operadores que forman cada una de las 2<sup>n</sup> +1 expresiones de la sentencia. Siendo *n* el número de bits con los que se codifica la selección entre 2<sup>n</sup> expresiones de datos distintas.




# implementación de procesos (i)

- Un proceso especifica **HW combinacional** si todas las señales o variables escritas dentro del mismo se asignan al menos una vez bajo cualquier condición de ejecución.
- Por el contrario un proceso especifica **HW secuencial** si las señales o variables escritas dentro del mismo no se asignan por defecto, sólo bajo ciertas condiciones de ejecución
  - > Típicamente tras la detección de un nivel o un evento en cierta señal



# Implementación de procesos (ii)



# implementación de procesos (iii): ejemplos

### Latch tipo SR

```
process( set, rst )
begin
  if (set = '1') then
        q <= '1';
  elsif (rst = '1') then
        q <= '0';
  end if;
end process;</pre>
```

#### Latch tipo D

```
process( gate, d )
begin
  if (gate = '1') then
    q <= d;
  end if;
end process;</pre>
```

### Latch tipo D con reset asíncrono

```
process( gate, set, rst, d )
begin
  if (rst = '1') then
    q <= '0';
  elsif (gate = '1') then
    q <= d;
  end if;
end process;</pre>
```

### Flip-flop tipo D

```
process( clk )
begin
  if (clk'event and clk = '1') then
    q <= d;
  end if;
end process;</pre>
```

### Flip-flop tipo D con reset síncrono


```
process( clk, rst )
begin
  if (clk'event and clk = '1') then
    if (rst = '1') then
        q <= '0';
    else
        q <= d;
    end if;
  end process;</pre>
```

### Flip-flop tipo D con reset asíncrono

```
process( clk, rst )
begin
  if (rst = '1') then
    q <= '0';
elsif (clk'event and clk = '1') then
    q <= d;
end if;
end process;</pre>
```

# especificación de HW secuencial (i) : método

#### alternativa



# especificación de HW secuencial (ii): método

```
stateGen state:
process( clk, rst, input )
begin
  if (rst = `1') then
    currentState <= ...;
  elsif (clk'event and clk='1') then
    currentState <= ...;</pre>
    case currentState is
      when ... =>
        if (input ...) then
          currentState <= .</pre>
        elsif (input ...) the
        else
        end if;
    end case;
  end if;
end process;
```

```
mooreGen:
process( currentState )
begin
  mooreOutput <= ...;
  case currentState is
   when ... =>
    mooreOutput <= ...
  end case;
end;</pre>
```

```
mealyGen:
process( currentState, input )
begin
   mealyOutput <= ...;
   case currentState is
   when ... =>
      if (input ...) then
        mealyOutput <= ...
      elsif (input ...) then
        ...
   else
      ...
   end if;
   ...
   end case;
end process;</pre>
```

podría suprimirse


estado al que se salta por defecto (puede ser sobreescrito por posteriores asignaciones)

el calculo del nuevo estado actual en función del estado actual (*currentState* es una señal) debe formar parte de la rama *then* de la especificación de flanco

## especificación de HW secuencial (iii): ejemplo

```
Reconoc 101:
process( clk, rst, input )
begin
  if (rst = 1') then
    currentState <= S0;</pre>
  elsif (clk'event and clk='1') then
    case currentState is
      when S0 =>
        if (input = '0') then
           currentState <=S0;
         else currentState <=S1;
           end if;
      when S1 =>
        if (input = '0') then
           currentState <=S2;
         else currentState <=S3;</pre>
           end if;
      when S2 =>
        if (input = '0') then
           currentState <=S0;</pre>
        else currentState <=S1;</pre>
           end if;
     when S3 =>
        if (input = '0') then
           currentState <=S2;</pre>
              currentState <=S3;
           end if;
    end case;
  end if;
end process;
```

```
type estados_t is (S0, S1, S2, S3);
signal currentState : estados_t;
signal mealyOutput: std_logic;
```



# especificación de HW secuencial (iii): ejemplo

```
entity counter is
                                                                        process(clk, rst, cs, ld, inc, dec, din)
generic( n : integer := 8 );
                                                                         begin
                                                                          if rst='1' then
 port(
  clk, rst, ld, inc, dec : in std_logic;
                                                                            cs <= (others=>'0');
                                                                           elsif clk'event and clk='1' then
  din : in std_logic_vector( n-1 downto 0 );
  tca, tcd : out std_logic;
                                                                            if ld='1' then
  dout : out std_logic_vector( n-1 downto 0 ) );
                                                                             cs \le din:
                                                                            elsif inc='1' then
end register;
                                                                             cs \le cs + 1:
                                                                            elsif dec='1' then
architecture syn of register is
 signal cs: std logic vector( n-1 downto 0 );
                                                                             cs \le cs - 1:
begin
                                                                            end if:
                                                                           end if:
   tca \le inc and cs = (others = >'1');
                                                            din
  tcd \le dec and cs = (others = >'0');
                                                                         end process;
                                          clk reset
                                                                        end syn;
  dout \le cs;
                               inc
                                                                                    tca
                           dec
                                               Contador mod-2<sup>n</sup>
                                                                                    tcd
                             ld
                                                         dout
```

## Esquema general de un diseño

```
-- A continuación vienen las máquinas de estados.
library IEEE;
use IEEE.std logic 1164.all;
                                                                                   process(rst, clk)
--use IEEE.std logic signed.all;
                                                                                    begin
                                                                                     if rst='1' then
use IEEE.std logic unsigned.all;
entity mi_entidad is
                                                                                      estado <= estado1:
                                                                                     elsif clk'event and clk='1' then
  port (
    ent1,ent2, ...entn: in STD_LOGIC_VECTOR (N downto 0);
                                                                                       case estado is
    in1, in2, ..., inn: in STD LOGIC;
                                                                                        when estado1 \Rightarrow
    sal1,sal2, ...saln: out STD LOGIC VECTOR (K downto 0);
                                                                                          estado <= estado2:
    out1, out2, ..., outn: out STD_LOGIC
                                                                                        when estado2 =>
                                                                                         estado <= estado3:
     );
end mi entidad;
                                                                                        when estado3 = >
architecture mi entidad arch of mi entidad is
                                                                                           if señal2= '1' then
 type estados t is (estado1, estado2, estado3,..., estadoL);
                                                                                            estado <= estadon:
 signal estado : estados_t;
                                                                                          else
 signal signal1, signal2, ..., signalh : std_logic_vector(H downto 0);
                                                                                           estado <= estadoj;
 signal señal1, señal2, señalg: std_logic;
                                                                                          end if:
begin
--Aquí se coloca toda la lógica combinacional. Por ejemplo
                                                                                        when estadon =>
 señal<= '1' when signalm=ent1 else '0';
                                                                                         if inj = '1' then
 signal2<= "1110110" when in1='1' else "0111000";
                                                                                          estado <= estadoh;
-- También se coloca aquí la lógica combinacional correspondiente a las salidas
                                                                                         else
--de las máquinas de estados, como por ejemplo
                                                                                          estado <= estadok:
 sal5 <= signal2(7 downto 0) when estado=estado1 or estado=estado2 or
                                                                                         end if:
estado=estado3 else "ZZZZZZZZ";
                                                                                      end case;
                                                                                     end if:
                                                                                    end process;
                                                                                    end mi entidad arch;
```

### Librerias y paquetes

Un **paquete** en VHDL contiene una colección de elementos utilizados habitualmente, como tipos de datos, componentes, etc

Una **librería** es un lugar donde se almacenan las unidades de diseño. Normalmente se usa la librería **work**. Dentro de una librería puede haber varios paquetes definidos. La declaración de librerías y paquetes se hace al principio del código VHDL.

library: library\_name; use library\_name. package\_name.item\_name o bien use library\_name. package\_name.all

Librerías y paquetes habituales del los estándares del IEEE 1164 y 1076.3 : ieee.std\_logic\_1164, ieee.numeric\_std.all y ieee.std\_logic\_arith.all;

#### Paquete ieee.std\_logic\_1164

En este paquete se definen los tipos **std\_logic** and **std\_logic\_vector**.

Para usarlo debe hacerse la siguiente declaración al principio del fichero VHDL

library ieee;

use ieee.std\_logic\_1164.all;

También se define el tipo entero, pero sin número de bits predefinido. Por eso no debe usarse para síntesis. En su lugar debe usarse el paquete **numeric\_std** del IEEE standard 1176.3.

#### Paquete ieee. numeric\_std

En él se definen dos tipos nuevos de datos: **signed and unsigned**, que son arrays de elementos.

signal x, y: signed(15 downto 0);

Para usarlos, debe realizarse la siguiente declaración al principio del fichero VHDL

library ieee;

use ieee.std\_logic\_1164.all;

use ieee.numeric std.all;

### Librerias y paquetes

También pueden usarse los siguientes paquetes:

std\_logic\_arith std\_logic\_unsigned std\_logic\_signed

Para usarlos se declaran al princiio:

library ieee; use ieee.std\_logic\_1164.all; use ieee.std\_logic\_arith.all;

El tipo de datos std\_logic\_vector se interpreta como números binarios de tipo unsigned and signed en los paquetes std\_logic\_unsigned and std\_logic\_signed respectivamente. Es mejor utilizar el paquete ieee.numeric\_std.

# Diseño Jerárquico

Es muy útil en la gestión de diseños muy grandes y facilita el reúso. Está basado en la utilización de componentes. **Declaración de componentes**: proporciona información sobre el interfaz de los diferentes módulos que forman el diseño.

```
component component_name
generic(
generic_declaration;
generic_declaration;
...
);
port(
port_declaration;
port_declaration;
...
);
end component;
```

Por ejemplo, si definimos la siguiente entidad, y queremos reusarla, declararíamos la siguiete componente:

```
entity dec_counter is port(
clk, reset: in std_logic;
en: in std_logic;
q: out std_logic_vector(3 downto 0);
pulse: out std_logic
);
end dec_counter

component dec_counter

port(
clk, reset: in std_logic;
en: in std_logic;
en: in std_logic;
q: out std_logic_vector(3 downto 0);
pulse: out std_logic
);
end component;
```

La declaración de componentes se hace en el cuerpo de la arquitectura, antes del begin

# Diseño Jerárquico

Instanciación de componentes: Se realiza dentro de la arquitectura después del begin

```
instance_label: component_name
                                         one_digit: dec_counter
generic map(
                                         port map (
generic_association;
                                                      clk=>clk.
generic_association;
                                                      reset=>reset,
                                                      en=>en,
                                                      pulse=>p_one,
port map(
                                                      q=>q_one);
port_association;
                                         ten_digit: dec_counter
port_association;
                                         port map (
                                                      clk = > clk
                                                      reset=>reset,
                                                      en=>p_one,
                                                      pulse=>p_ten,
                                                      q=>q_ten);
```