实验二 多路复用器及控制信号产生逻辑的实现

班级 __ 计科 1808 __ 姓名 __ 张继伟 __ 学号 201808010829

一、实验目的

- 1. 熟悉多路复用器以及模型机的工作原理。
- 2. 学会使用 VHDL 语言设计多路复用器。
- 3. 掌握 generic 的使用,能运用设计参数化多路复用器。
- 4. 学会使用 VHDL 语言设计模型机控制信号产生逻辑。

二、实验内容

- 1、使用 VHDL 语言设计多路复用器。
- 2、掌握 generic 的使用,能运用设计参数化多路复用器。
- 3、使用 VHDL 语言设计模型机控制信号产生逻辑。

三、实验方法

(一) 实验方法

采用基于 FPGA 进行数字逻辑电路设计的方法。 采用的软件工具是 Quartus II。

1. 多路复用器,又名多路选择器、多路开关

多路复用器是一个组合电路,它可以从多个输入中选择一个输入,并将信息直接传输到输出。选择哪一条输入线由一组输入变量控制,它们被称为选择输入。通常,2n 条输入线要 n 个选择输入,选择输入的位组合决定选择哪个输入线。例如 n=1 的 2-1 多路复用器。这个复用器有两个信息输入 10 和 11,一个单独的选择输入 S,电路的真值表如表 1 所示。

S	I_{\circ}	I_1	Y
	0	0	0
0 0 0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1


表 1 2-1 多路复用器真值表 分析真值表可知,如果选择输入 S=0,多路复用器输出为 IO 的值;

如果选择:

输入 S=1, 多路开关输出 I1 的值。这样, S 不是选择输入 I0 就是选择输入 I1 到输出 Y。通过这些讨论,可以看出, 2-1 多路复用器输出 Y 的方程式为


$$Y = \overline{S}I_0 + SI_1$$

2. 8 重 3-1 多路复用器



```
3. 运用 generic 设计参数化加法器,再调用定制为 4 位加法器。
a) 参数化加法器
library ieee; use ieee.std logic 1164.all;
use ieee.std logic unsigned.all;
entity par add is generic(n:integer:=4);
  port(a,b:in std logic vector(n downto 0);
        s:out std logic vector(n downto 0);
        c:out std logic);
 end par add;
architecture exa of par add is signal t:std logic vector(n+1 downto 0);
   t < = ('0'\&a) + ('0'\&b);
   s \le t(n downto 0);
   c \le t(n+1); end exa;
 b) 设计参数化加法器, 定制为 4 位加法器
library ieee; use ieee.std logic 1164.all;
use ieee.std_logic_unsigned.all;
entity add3 is
  port(x,y:in std_logic_vector(3 downto 0);
        cin:in std logic;
        s:out std logic vector(3 downto 0);
        cout:out std logic); end add3;
architecture exa of add3 is component par add is
  generic(n:integer:=4);
  port(a,b:in std logic vector(n downto 0);
       s:out std_logic_vector(n downto 0);
        c:out std logic); end component;
 signal sum:std logic vector(3 downto 0);
 signal mid:std logic vector(4 downto 0);
 signal c3:std logic;
 begin
    g0:par add generic map(n=>3)port map(a=>x,b=>y,s=>sum,c=>c3);
    mid<=(c3&sum)+("0000"&cin);
    s \le mid(3 downto 0);
    cout <= mid(4); end exa;
```

4. 控制信号产生逻辑



1、实验步骤

- 1、新建,编写源代码。
 - (1).选择保存项和芯片类型:【File】-【new project wizard】-【next】(设置文件路径+设置 project name 为 xor2)-【next】(设置文件名 xor2.vhd—在【add】)-【properties】(type=AHDL)-【next】(family=FLEX10K; name=EPF10K10TI144-4)-【next】-【finish】(2).新建:【file】-【new】(第二个 AHDL File)-【OK】
- 2、写好源代码,保存文件(xor2.vhd)。
- 3、编译与调试。确定源代码文件为当前工程文件,点击【processing】-【start compilation】进行文件编译,编译成功。
- 4、波形仿真及验证。新建一个 vector waveform file。按照程序所述插入 a,b,c 三个节点(a、b 为输入节点,c 为输出节点)。(操作为: 右击 -【insert】-【insert node or bus】-【node finder】(pins=all;【list】)-【>>】-【ok】-【ok】)。任意设置 a,b 的输入波形...点击保存按钮保存。(操作为:点击 name(如:A))-右击-【value】-【clock】(如设置 period=200; offset=0),同理设置 name B(如 120,,60),保存)。然后【start simulation】,出 name C 的输出图。5、时序仿真或功能仿真。
- 6、查看 RTL Viewer:【Tools】-【netlist viewer】-【RTL viewer】。

四、实验过程


一、8 重 3-1 多路复用器

1、编译过程

a)源代码如图(VHDL设计)

```
library IEEE;
      use ieee.std logic 1164.all;
 2
 3
 4
    mentity fjt 8 3 l is
    mport (
 5
 6
          JUMP, MOVB, MOVC: in std logic;
          in0, in1, in2:in std logic vector(7 downto 0);
 8
          outl:out std logic vector (7 downto 0)
 9
      );
10
      end fjt 8 3 1;
11
12
    marchitecture struct of fjt 8 3 l is
13
    begin
14
          process (in0, in1, in2, JUMP, MOVB, MOVC)
15
          begin
              if JUMP='1' then
16
17
                   outl<=in0;
18
               elsif MOVC='1' then
19
                   outl<=inl;
               elsif MOVB='1' then
20
21
                   outl<=in2;
22
              else
23
                   outl<=in0;
24
               end if;
25
          end process;
26
     end struct;
```

- b)编译、调试过程
- c) RTL 视图




d)结果分析及结论

只要掌握了 3-1 多路复用器的原理, 八重 3-1 多路复用器采用数据流描述相比结构描述能极大的简化代码长度。

2、波形仿真

a)波形仿真过程(详见实验步骤)

b)波形仿真波形图



c)结果分析及结论

当输入为 00 时输出 i0

当输入为 01 时输出 i1

当输入为 10 时输出 i2

3、 时序仿真

a) 时序仿真过程

做好上述步骤后,编译【classic timing analysis】-在 compilation report 中选择【timing analysis】-【tpd】(引脚到引脚的延时)

b)时序仿真图

egi	stered	Performance tpo	tsu to	0	th	Custom Delays
	Slack	Required P2P Time	Actual P2P Time	From	То	
1	N/A	None	17.757 ns	in1[2]	out1[2]	
2	N/A	None	17.010 ns	in2[7]	out1[7]	
3	N/A	None	16.816 ns	MOVO	out1[7]	
4	N/A	None	16.662 ns	JUMP	out1[2]	
5	N/A	None	16.642 ns	MOVO	out1[2]	
6	N/A	None	16.521 ns	JUMP	out1[7]	
7	N/A	None	16.439 ns	in1[7]	out1[7]	
8	N/A	None	15.712 ns	MOVE	out1[2]	
9	N/A	None	15.708 ns	in2[2]	out1[2]	
10	N/A	None	15.571 ns	MOVE	out1[7]	
11	N/A	None	14.896 ns	JUMP	out1[6]	
12	N/A	None	14.876 ns	MOVO	out1[6]	
13	N/A	None	14.820 ns	in0[2]	out1[2]	
14	N/A	None	14.429 ns	in2[0]	out1[0]	
15	N/A	None	13.946 ns	MOVE	out1[6]	
16	N/A	None	13.837 ns	in0[7]	out1[7]	
17	N/A	None	13.397 ns	JUME		
18	N/A	None	13.377 ns	MOVO	out1[4]	
19	N/A	None	13.271 ns	-	out1[6]	
20	N/A	None	13.146 ns		out1[0]	
21	N/A	None	13.126 ns		out1[0]	
22	N/A	None	12.766 ns	JUME	1	
23	N/A	None	12.763 ns	JUME	100000000000000000000000000000000000000	
24	N/A	None	12.751 ne	HIME	0.041[11]	

b) 结果分析及结论

当输入为 00 时输出 i0 当输入为 01 时输出 i1 当输入为 10 时输出 i2

二、参数化多路复用器定制为 8-1 多路复用器


4、编译过程

a)源代码如图(VHDL设计)


```
fit_canshuhua.vhd
             library ieee;
library leee;
use ieee.std_logic_ll64.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
44
268
        5
{}
        6 mentity fjt_canshuhua is
        ŧ.
                      m:integer:=2);
€Ē
        9 mport (
                      inl:in std_logic_vector(n-1 downto 0);
enable:in std_logic_vector(m-1 downto 0);
outl:out std_logic
       10
       11
%
       12
       13
%
       14
           end fjt_canshuhua;
       15
×
       16 Marchitecture struct of fjt_canshuhua is
Û
       17
           ■begin
       18 🗏
                 process(inl,enable)
Z
       19
                  begin
20
                 outl<=inl(conv_integer(enable));
       21
                 end process;
       21 end pro
22 end struct;
267
268
ab/
```

```
library ieee;
      use ieee.std_logic_ll64.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
     mentity fjt_8_1 is
     ■port(
            inl:in std_logic_vector(7 downto 0);
            enable:in std_logic_vector(3 downto 0);
            outl:out std_logic);
10
      end fjt_8_1;
11
12
     ■architecture struct of fjt_8_1 is
13
14
     ■component fjt_canshuhua
15
            generic(n:integer:=4;
16
                      m:integer:=2);
17
           port (
                      inl:in std_logic_vector(n-1 downto 0);
enable:in std_logic_vector(m-1 downto 0);
outl:out std_logic
18
19
20
21
           );
22
      end component;
23
24
       begin
           g0:fjt_canshuhua generic map(8,4) port map(inl,enable,outl);
       end struct;
```

b)编译、调试过程



c) RTL 视图



d)结果分析及结论

学习了如何使用参数化方法设计多路复用器


学会了 generic 函数设定参数

学会了使用 conv integer 函数实现单一变量的多路复用器输出

5、波形仿真

a)波形仿真过程(详见实验步骤)

b)波形仿真波形图



c)结果分析及结论

当输入为 000 时,输出右边第一位

当输入为 001 时,输出右边第二位

当输入为 010 时,输出右边第三位

当输入为 011 时,输出右边第四位

当输入为 100 时,输出右边第五位

当输入为 101 时,输出右边第六位

当输入为 110 时,输出右边第七位

当输入为 111 时,输出右边第八位

6、 时序仿真

c) 时序仿真过程

做好上述步骤后,编译【classic timing analysis】-在 compilation report 中选择【timing analysis】-【tpd】(引脚到引脚的延时)

b)时序仿真图

	Slack	Required P2P Time	Actual P2P Time	From	To	
1 1	N/A	None	12.946 ns	enable[0]	out1	
2 1	N/A	None	12.252 ns	in1[0]	out1	
3 1	N/A	None	10.129 ns	in1[1]	out1	V

d) 结果分析及结论

三、模型机的控制信号产生逻辑

7、编译过程

a)源代码如图(VHDL设计)

```
library ieee;
     use ieee.std logic 1164.all;
     use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
    ■entity fjt kongzhixinhao is
    ■port(
          IR:in std_logic_vector(7 downto 0);
          MOVA, MOVB, MOVC, ALU, NOTO, SHR, SHL, JMP, JZ, Z, JC, C, NOP, HALT, SM:in std_logic;
10
          SME, LD_IR, DL, XL, F, FRL, FRR, CF, ZF, M, LD_PC, IN_PC, N_WE, N_CS, CFE, ZFE:out std_logic;
11
         MADD, RAA, RWBA: out std_logic_vector(1 downto 0):="00";
12
          S:out std_logic_vector(3 downto 0)
13
14
     end fjt kongzhixinhao;
15
16
    ■architecture struct of fjt_kongzhixinhao is
17
     signal command:std_logic_vector(3 downto 0);
18
    ■begin
         command<=IR(7 downto 4);
19
20
         S(3) <= IR(7);
         S(2)<=IR(6);
21
         S(1) <= IR(5);
22
23
         S(0) <= IR(4);
         process (MOVA, MOVB, MOVC, ALU, NOTO, SHR, SHL, JMP, JZ, Z, JC, C, NOP, HALT, SM, IR)
24
   25
              begin
26
              if SM='0' then
    8
                  LD IR<='1';
27
                  DL<='1';
28
                  XL<='0';
29
30
                  N CS<='0';
 31
                       MADD<="00";
                       LD PC<='0';
 32
 33
                       IN PC<='1';
 34
                       N WE<='1';
                  elsif SM='l' then
 35
      =
 36
                       if MOVA='1' then
 37
                            RAA<=IR(1 downto 0);
 38
                            RWBA<=IR(3 downto 2);
 39
                            MADD<="00";
                            LD PC<='0';
 40
                            IN PC<='0';
 41
 42
                            N WE<='0';
                            XL<='0';
 43
                            DL<='1';
 44
 45
                            M<='1';
                            N CS<='0';
 46
 47
                            F<='1':
 48
                            FRR<='0';
                            FRL<='0';
 49
                            LD IR<='0';
 50
 51
                            CFE<='0';
                            ZFE<='0';
 52
 53
                            SME<='1';
 54
                       elsif MOVB='1' then
 55
                            RAA<=IR(1 downto 0);
                            RWBA<="11";
 56
 57
                            MADD<="10";
                            LD PC<='0';
 58
                            IN PC<='0';
 59
 60
                            N WE<='1';
```

```
XL<='1';
 61
                       DL<='0';
 62
                       M<='1';
 63
 64
                       N CS<='0';
                       F<='1';
 65
                       FRR<='0';
 66
                       FRL<='0';
 67
                       LD IR<='0';
 68
 69
                       CFE<='0';
 70
                       ZFE<='0';
                       SME<='1';
 71
72
                  elsif MOVC='l' then
     73
                       RAA<="11";
74
                       RWBA<=IR(3 downto 2);
 75
                       MADD<="01";
                       LD PC<='0';
 76
                       IN PC<='0';
 77
78
                       N WE<='0';
                       XL<='0';
79
80
                       DL<='1';
 81
                       M<='1';
                       N CS<='0';
82
                       F<='1';
83
84
                       FRR<='0';
                       FRL<='0';
85
 86
                       LD IR<='0';
                       CFE<='0';
 87
88
                       ZFE<='0';
89
                       SME<='1';
                   elsif ALU='1' then
 90
 91
                        RAA<=IR(1 downto 0);
                        RWBA<=IR(3 downto 2);
 92
 93
                        MADD<="00";
 94
                        LD PC<='0';
                        IN_PC<='0';
 95
                        N WE<='0';
 96
 97
                       XL<='0';
 98
                        DL<='0';
                        if command="1011" then
 99
                           M<='0';
100
101
     =
                        else
102
                            M<='1';
                        end if;
103
                        N CS<='1';
104
105
                       F<='1';
106
                        FRR<='0';
                        FRL<='0';
107
108
                        LD_IR<='0';
109
     if command="1001" then
110
                            CFE<='1';
111
                            ZFE<='0';
112
                        elsif command="0110" then
     113
                            CFE<='0';
114
                            ZFE<='1';
115
     else
                            ZFE<='0';
116
117
                            CFE<='0';
118
                        end if;
                        SME<='1';
119
                  elsif NOTO='1' then
120 =
```


```
121
                         RAA<=IR(1 downto 0);
                         RWBA<=IR(3 downto 2);
122
123
                         MADD<="00";
                         LD_PC<='0';
 124
                         IN_PC<='0';
125
 126
                         N WE<='0';
                         XL<='0';
127
                         DL<='0';
128
                         M<='1';
129
                         N CS<='1';
130
131
                         F<='1';
 132
                         FRR<='0';
                         FRL<='0';
133
                         LD IR<='0';
134
135
                         CFE<='0';
                         ZFE<='0';
136
137
                          SME<='1';
 138
                    elsif SHR='1' then
139
                         RAA<=IR(1 downto 0);
140
                         RWBA<=IR(3 downto 2);
141
                         MADD<="00";
                         LD PC<='0';
142
143
                         IN PC<='0';
                         N WE<='0';
 144
                         XL<='0';
145
146
                         DL<='0';
                         M<='1';
147
                         N CS<='1';
148
 149
                         F<='0';
 150
                          FRR<='1';
                      FRL<='0';
151
                      LD_IR<='0';
152
                      CFE<='0';
153
154
                      ZFE<='0';
155
                      SME<='1';
                  elsif SHL='1' then
156 ■
                      RAA<=IR(1 downto 0);
157
158
                      RWBA<=IR(3 downto 2);
159
                      MADD<="00";
                      LD PC<='0';
160
                      IN PC<='0';
161
162
                      N WE<='0';
163
                      XL<='0';
                      DL<='0';
164
                      M<='1':
165
                      N CS<='1';
166
167
                      F<='0';
168
                      FRR<='0';
                      FRL<='1';
169
                      LD_IR<='0';
170
171
                      CFE<='0';
172
                      ZFE<='0';
173
                      SME<='1';
                  elsif JMP='1' or (JZ='1' and Z='1') or (JC='1'and C='1') then
174
     175
                      RAA<=IR(1 downto 0);
176
                      RWBA<=IR(3 downto 2);
177
                      MADD<="00";
                      LD PC<='1';
178
                      IN PC<='0';
179
180
                      N WE<='1';
```


```
XL<='0':
181
182
                     DL<='1';
183
                     M<='0';
184
                     N CS<='0';
185
                     F<='0';
186
                     FRR<='0';
                     FRL<='0';
187
                     LD_IR<='0';
188
189
                     CFE<='0';
                     ZFE<='0';
190
                    SME<='1';
191
192
                 elsif NOP='1' or (JZ='1' and Z='0') or (JC='1'and C='0') then
                    RAA<=IR(1 downto 0);
193
                     RWBA<=IR(3 downto 2);
194
195
                    MADD<="00";
196
                    LD PC<='1';
197
                     IN PC<='1';
                     N WE<='1';
198
199
                     XL<='0';
                     DL<='0';
200
                    M<='0';
201
                    N CS<='0';
202
203
                     F<='0';
                    FRR<='0';
204
205
                    FRL<='0';
206
                     LD IR<='0';
207
                    CFE<='0';
                     ZFE<='0';
208
209
                     SME<='1';
                 elsif HALT='1' then
210
211
                            RAA<=IR(1 downto 0);
212
                            RWBA<=IR(3 downto 2);
213
                            MADD<="00";
                            LD PC<='0';
214
215
                            IN PC<='0';
                            N WE<='1';
216
217
                            XL<='0';
                            DL<='0';
218
                           M<='0';
219
220
                           N CS<='1';
221
                            F<='0';
222
                            FRR<='0';
223
                            FRL<='0';
224
                            LD IR<='0';
225
                          CFE<='0';
                            ZFE<='0';
226
227
                            SME<='0';
                       end if;
228
229
                  end if;
230
             end process;
231
        end struct;
```

```
b)编译、调试过程
```

```
Info: Quartus II EDA Netlist Writer was successful. 0 errors, 0 warnings
Info: Quartus II Full Compilation was successful. 0 errors, 87 warnings
```

c) RTL 视图





d)结果分析及结论

首先完成取指操作,并根据指令完成后续操作

8、波形仿真

a)波形仿真过程(详见实验步骤)

b)波形仿真波形图

		Value	O ps	2	0. 0 ns			. O ns	
1	Name	27.35			27.	35 ns	G U	X*I	
	ALU	В			1				
	C	В١							
	CF	В١							
	CFE	В١	*****						
	DL	В١							
	F	В	××××		d				5
	FRL	В١	*****						
	FRR	Вι	****						
	HALT	В١							
	IN_PC	В١			1				
+	IR	B 000C							
	JC	В١							
	JMP	В١						4	
	JZ	В١							
	LD_IR	В١							
	LD_PC	Вι							
	M	В	*****						
+	MADD	B 1	0	0	10	X	01	X	
	MOVA	В١							
	MOVB	В							
	MOVC	В١							
	N_CS	В١							
	N_WE	В				TL			
	NOP	Вι							
	NOTO	В١							
+	RAA	ВС	(XX		00	TX.	11	X	
+	RWBA	B 1	XX	00	11	TX			

c)结果分析及结论

9、 时序仿真

e) 时序仿真过程

做好上述步骤后,编译【classic timing analysis】-在 compilation report 中选择【timing analysis】-【tpd】(引脚到引脚的延时)

b)时序仿真图

	Slack	Required P2P Time	Actual P2P Time	From	To	
1	N/A	None	9.840 ns	IB[7]	S[3]	
2	N/A	None	9.410 ns	IR[5]	100000000000000000000000000000000000000	
3	N/A	None	8.809 ns	IR[6]	S[2]	
4	N/A	None	8.791 ns	IR[4]	-	

f) 结果分析及结论 tpd (引脚到引脚的延时)

五、实验结论

多路复用器的原理简单来说就是首先选择作用,输入00,选择第0号输入位的数据,01选择1号输入位的数据一次类推,至于几重多路复用器则代表可选数据的长度,例如一个8位二进制数则需要一个八重多路复用器才能实现选择。常用的函数 conv_integer 可实现二进制转十进制从而输出 vector 中内容实现多路复用器。

要掌握了 3-1 多路复用器的原理,八重 3-1 多路复用器采用数据流描述相比结构描述能极大的简化代码长度。

学习了如何使用参数化方法设计多路复用器。

学会了 generic 函数设定参数。

学会了使用 conv_integer 函数实现单一变量的多路复用器输出。