

VIETNAM NATIONAL UNIVERSITY, HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY
FACULTY OF COMPUTER SCIENCE AND ENGINEERING



Course: Operating Systems

Assignment

Simple Operating System

Advisors: Trương Tuấn Phát
Nguyễn Quang Hùng
Group: 4
Students: Trần Đăng Bảo - 2210443
Trần Đức Trí Cường - 2210270
Mã Hoàng Linh - 2211853
Nguyễn Vũ Quang Minh - 2212071
Nguyễn Như Thắng - 2213203

HO CHI MINH CITY, APRIL 2024

BÁO CÁO KẾT QUẢ LÀM VIỆC NHÓM

STT	Họ và tên	MSSV	Nhiệm vụ	Đóng góp
1	Trần Đăng Bảo	2210270	Soạn lý thuyết, làm Sched, TLB, report	35%
2	Trần Đức Trí Cường	2210443	Soạn lý thuyết, làm MMU, report, slide	35%
3	Mã Hoàng Linh	2211853		10%
4	Nguyễn Vũ Quang Minh	2212071		10%
5	Nguyễn Như Thắng	2213203		10%

Họ và tên nhóm trưởng: **Trần Đăng Bảo**
Số ĐT: **0961501846**
Email: **bao.trandang@hcmut.edu.vn**
Nhận xét của GV:
.....


<div>Giảng viên</div> <div>(Ký và ghi rõ họ, tên)</div> <div>Trương Tuấn Phát</div>	<div>Nhóm trưởng</div> <div>(Ký và ghi rõ họ, tên)</div>
---	--

Mục lục

1	Giới thiệu	3
2	Scheduler	4
2.1	Cơ sở lý thuyết	4
2.2	Trả lời câu hỏi	4
2.3	Hiện thực	5
2.3.1	Hiện thực queue.c	5
2.3.2	Hiện thực sched.c	6
2.4	Kết quả thực thi	8
2.4.1	Testcase sched	8
2.4.2	Testcase sched_0	10
2.4.3	Testcase sched_1	12
3	Memory Management	15
3.1	Cơ sở lý thuyết	15
3.1.1	Virtual memory area	16
3.1.2	Physical memory	16
3.1.3	Paging-based address translation scheme	17
3.2	Trả lời câu hỏi	18
3.3	Hiện thực	20
3.3.1	Hiện thực mm-memphy.c	20
3.3.2	Hiện thực mm-vm.c	21
3.3.3	Hiện thực mm.c	25
3.4	Translation Lookaside Buffer (TLB)	26
3.4.1	Cơ sở lý thuyết	26
3.4.2	Trả lời câu hỏi	27
3.4.3	Cấu trúc	28
3.4.4	Cách thức truy cập TLB	29
3.4.5	Chiến lược cập nhật TLB	30
3.5	Hiện thực	30
3.6	Kết quả thực thi	33
3.6.1	Testcase 1 CPU	33
3.6.2	Testcase 2 CPU	38
4	Put It All Together	42
4.1	Cơ sở lý thuyết	42
4.2	Trả lời câu hỏi	42

1 Giới thiệu

Mục tiêu của bài tập lớn này là mô phỏng các thành phần chính của một hệ điều hành đơn giản. Hình sau đây thể hiện kiến trúc tổng thể của hệ điều hành sắp được triển khai. Nói chung, hệ điều hành phải quản lý hai tài nguyên ảo là (các) CPU và RAM bằng hai thành phần cốt lõi:



Hình 1: Tổng quan về các module chính trong bài tập lớn này

- Scheduler (và Dispatcher): xác định tiến trình nào được phép chạy trên CPU nào.
- Virtual memory engine (VME): cơ lập không gian bộ nhớ của từng tiến trình với nhau. Bộ nhớ vật lý được chia sẻ bởi nhiều tiến trình nhưng mỗi tiến trình không biết sự tồn tại của tiến trình khác. Điều này được thực hiện bằng cách cho phép mỗi tiến trình có không gian bộ nhớ ảo riêng và công cụ bộ nhớ ảo sẽ ánh xạ và dịch các địa chỉ ảo được cung cấp bởi các tiến trình thành các địa chỉ vật lý tương ứng.

Thông qua các module đó, hệ điều hành cho phép nhiều tiến trình do người dùng tạo ra chia sẻ và sử dụng chung.

2 Scheduler

2.1 Cơ sở lý thuyết

Trong bài tập lớn này, chúng ta sẽ sử dụng giải thuật MLQ (Multi Level Queue) để xác định tiến trình (process) sẽ được thực hiện trong quá trình định thời.

Giải thuật MLQ: là một giải thuật định thời CPU trong đó các tiến trình được phân thành nhiều hàng đợi khác nhau dựa trên mức độ ưu tiên của chúng. Các tiến trình ưu tiên cao được đặt trong các hàng đợi có mức độ ưu tiên cao hơn, trong khi các tiến trình ưu tiên thấp được đặt trong các hàng đợi có mức độ ưu tiên thấp hơn.

Các đặc trưng của giải thuật MLQ:

- Ready queue được chia thành nhiều hàng đợi riêng biệt theo một số tiêu chuẩn như đặc điểm, yêu cầu về định thời của process, foreground và background ...
- Process được gán cố định vào một hàng đợi, mỗi hàng đợi có thể sử dụng giải thuật định thời riêng.
- Hệ điều hành cần phải định thời cho các hàng đợi.
 - Fixed priority scheduling: phục vụ từ hàng đợi có độ ưu tiên cao đến thấp. Vấn đề: có thể có starvation.
 - Time slice: mỗi hàng đợi được nhận một khoảng thời gian chiếm CPU và phân phối cho các process trong hàng đợi khoảng thời gian đó. Ta gọi mỗi đơn vị thời gian là 1 timeslot. Trong bài tập lớn lần này, các hàng đợi sẽ được thực thi bằng giải thuật định thời Round Robin với số lượng phân bổ trong 1 lần chạy bằng max_priority trừ đi priority.

prio = 0		1		...		MAX_PRIO - 1
slot = MAX_PRIO		MAX_PRIO - 1		...		1

Hình 2: Time slice của queue

Trong bài tập lớn này, ta sẽ thiết kế định thời cho MLQ theo Time slice.

2.2 Trả lời câu hỏi

Câu hỏi: What is the advantage of the scheduling strategy used in this assignment in comparison with other scheduling algorithms you have learned?

Answer: Ưu điểm của việc sử dụng hàng đợi ưu tiên so với các thuật toán lập lịch khác là nó cho phép ưu tiên và lựa chọn quy trình một cách hiệu quả dựa trên các mức ưu tiên của chúng. Một hàng đợi ưu tiên là một cấu trúc dữ liệu trong đó các phần tử được gán các mức ưu tiên, và phần tử có mức ưu tiên cao nhất luôn được chọn trước.

- Lập lịch dựa trên ưu tiên: Một hàng đợi ưu tiên cho phép lập lịch dựa trên ưu tiên, trong đó các quy trình có mức ưu tiên cao được thực thi trước. Điều này cho phép triển khai các chính sách dựa trên ưu tiên, như lập lịch can thiệp, nơi một quy trình có mức ưu tiên cao có thể ngắt quy trình đang thực thi có mức ưu tiên thấp hơn.

- **Linh hoạt:** Hàng đợi ưu tiên có thể dễ dàng cập nhật và điều chỉnh trong quá trình chạy. Khi các mức ưu tiên của các quy trình thay đổi hoặc các quy trình mới được tạo ra, hàng đợi có thể được điều chỉnh tương ứng. Tính linh hoạt này cho phép xử lý hiệu quả các mức ưu tiên thay đổi động trong các hệ thống thời gian thực.
- **Lựa chọn hiệu quả:** Với một hàng đợi ưu tiên, quy trình có mức ưu tiên cao nhất có thể được chọn trong thời gian hằng số, không phụ thuộc vào số lượng quy trình trong hàng đợi. Điều này đảm bảo lựa chọn hiệu quả cho quy trình tiếp theo được thực thi, giảm độ phức tạp thời gian của thuật toán lập lịch.
- **Ưu tiên có thể tùy chỉnh:** Hàng đợi ưu tiên cung cấp tính linh hoạt để gán và điều chỉnh mức ưu tiên dựa trên các tiêu chí hoặc chính sách cụ thể. Mức ưu tiên của một quy trình có thể được xác định bởi các yếu tố như quan trọng của quy trình, ràng buộc thời hạn, yêu cầu tài nguyên hoặc bất kỳ chỉ số cụ thể của ứng dụng nào.
- **Sự công bằng và đáp ứng:** Bằng cách gán các mức ưu tiên khác nhau cho các quy trình, một hàng đợi ưu tiên có thể đảm bảo sự công bằng và đáp ứng trong việc lập lịch. Các quy trình có mức ưu tiên cao nhận được nhiều thời gian CPU hơn, dẫn đến đáp ứng tốt hơn cho các nhiệm vụ quan trọng hoặc thao tác đòi hỏi thời gian cụ thể. Quan trọng nhất là trong khi hàng đợi ưu tiên cung cấp những ưu điểm về lập lịch dựa trên ưu tiên, chúng có thể không phù hợp cho tất cả các tình huống. Lựa chọn thuật toán lập lịch phụ thuộc vào các yêu cầu cụ thể của hệ điều hành hoặc ứng dụng, xem xét các yếu tố như sự công bằng, công suất, thời gian phản hồi và tải hệ thống.

2.3 Hiện thực

2.3.1 Hiện thực queue.c

```
1 #include <stdio.h>
2 #include <stdlib.h>
3 #include "queue.h"
4
5 int empty(struct queue_t *q)
6 {
7     if (q == NULL)
8         return 1;
9     return (q->size == 0);
10 }
11
12 void enqueue(struct queue_t *q, struct pcb_t *proc)
13 {
14     /* TODO: put a new process to queue [q] */
15     if (q->size < MAX_QUEUE_SIZE)
16     {
17         q->proc[q->size] = proc;
18         q->size++;
19     }
20 }
21
22 struct pcb_t *dequeue(struct queue_t *q)
23 {
24     /* TODO: return a pcb whose priority is the highest
25      * in the queue [q] and remember to remove it from q
26      * */
27     struct pcb_t *proc = NULL;
28     if (q->size != 0)
```

```
29     {
30         proc = q->proc[0];
31         q->size--;
32         for (int i = 0; i < q->size; ++i)
33         {
34             q->proc[i] = q->proc[i + 1];
35         }
36     }
37     return proc;
38 }
```

2.3.2 Hiện thực sched.c

```
1
2 #include "queue.h"
3 #include "sched.h"
4 #include <pthread.h>
5
6 #include <stdlib.h>
7 #include <stdio.h>
8 static struct queue_t ready_queue;
9 static struct queue_t run_queue;
10 static pthread_mutex_t queue_lock;
11
12 #ifdef MLQ_SCHED
13 static struct queue_t mlq_ready_queue[MAX_PRIO];
14 #endif
15
16 int queue_empty(void)
17 {
18     #ifdef MLQ_SCHED
19         unsigned long prio;
20         for (prio = 0; prio < MAX_PRIO; prio++)
21             if (!empty(&mlq_ready_queue[prio]))
22                 return -1;
23     #endif
24     return (empty(&ready_queue) && empty(&run_queue));
25 }
26
27 void init_scheduler(void)
28 {
29     #ifdef MLQ_SCHED
30         int i;
31
32         for (i = 0; i < MAX_PRIO; i++)
33             mlq_ready_queue[i].size = 0;
34     #endif
35     ready_queue.size = 0;
36     run_queue.size = 0;
37     pthread_mutex_init(&queue_lock, NULL);
38 }
39
40 #ifdef MLQ_SCHED
41 /*
42  * Stateful design for routine calling
43  * based on the priority and our MLQ policy
44  * We implement stateful here using transition technique
45  * State representation    prio = 0 .. MAX_PRIO, curr_slot = 0..(MAX_PRIO - prio)
46  */
47 struct pcb_t *get_mlq_proc(void)
```

```
48 {
49     struct pcb_t *proc = NULL;
50     /*TODO: get a process from PRIORITY [ready_queue].
51      * Remember to use lock to protect the queue.
52      */
53     static int curr_prio = 0;
54     static int curr_slot = MAX_PRIO;
55     pthread_mutex_lock(&queue_lock);
56     int turn = MAX_PRIO;
57     while (turn--)
58     {
59         if ((&mlq_ready_queue[curr_prio])->size != 0)
60         {
61             proc = dequeue(&mlq_ready_queue[curr_prio]);
62             curr_slot--;
63             if (curr_slot <= 0)
64             {
65                 curr_prio++;
66                 if (curr_prio >= MAX_PRIO)
67                     curr_prio = 0;
68                 curr_slot = MAX_PRIO - curr_prio;
69             }
70             break;
71         }
72         curr_prio++;
73         if (curr_prio >= MAX_PRIO)
74             curr_prio = 0;
75         curr_slot = MAX_PRIO - curr_prio;
76     }
77     pthread_mutex_unlock(&queue_lock);
78     return proc;
79 }
80
81 void put_mlq_proc(struct pcb_t *proc)
82 {
83     pthread_mutex_lock(&queue_lock);
84     enqueue(&mlq_ready_queue[proc->prio], proc);
85     pthread_mutex_unlock(&queue_lock);
86 }
87
88 void add_mlq_proc(struct pcb_t *proc)
89 {
90     pthread_mutex_lock(&queue_lock);
91     enqueue(&mlq_ready_queue[proc->prio], proc);
92     pthread_mutex_unlock(&queue_lock);
93 }
94
95 struct pcb_t *get_proc(void)
96 {
97     return get_mlq_proc();
98 }
99
100 void put_proc(struct pcb_t *proc)
101 {
102     return put_mlq_proc(proc);
103 }
104
105 void add_proc(struct pcb_t *proc)
106 {
107     return add_mlq_proc(proc);
108 }
109 #else
```



```
110 struct pcb_t *get_proc(void)
111 {
112     struct pcb_t *proc = NULL;
113     /* TODO : get a process from [ ready_queue ].
114      * Remember to use lock to protect the queue .
115      * */
116     pthread_mutex_lock(&queue_lock);
117     if (ready_queue->size != 0)
118         proc = dequeue(&ready_queue);
119     pthread_mutex_unlock(&queue_lock);
120     return proc;
121 }
122
123 void put_proc(struct pcb_t *proc)
124 {
125     pthread_mutex_lock(&queue_lock);
126     enqueue(&run_queue, proc);
127     pthread_mutex_unlock(&queue_lock);
128 }
129
130 void add_proc(struct pcb_t *proc)
131 {
132     pthread_mutex_lock(&queue_lock);
133     enqueue(&ready_queue, proc);
134     pthread_mutex_unlock(&queue_lock);
135 }
136 #endif
```

2.4 Kết quả thực thi

2.4.1 Testcase sched

Input:

```
1 4 2 3
2 0 p1s 1
3 1 p2s 0
4 2 p3s 1
```

Output:

```
1 Time slot 0
2 ld_routine
3     Loaded a process at input/proc/p1s, PID: 1 PRI0: 1
4 Time slot 1
5     CPU 1: Dispatched process 1
6     Loaded a process at input/proc/p2s, PID: 2 PRI0: 0
7 Time slot 2
8     CPU 0: Dispatched process 2
9     Loaded a process at input/proc/p3s, PID: 3 PRI0: 1
10 Time slot 3
11 Time slot 4
12     CPU 1: Put process 1 to run queue
13     CPU 1: Dispatched process 3
14 Time slot 5
15 Time slot 6
16     CPU 0: Put process 2 to run queue
17     CPU 0: Dispatched process 1
18 Time slot 7
19 Time slot 8
20     CPU 1: Put process 3 to run queue
```

```

21      CPU 1: Dispatched process 3
22 Time slot 9
23 Time slot 10
24      CPU 0: Put process 1 to run queue
25      CPU 0: Dispatched process 1
26 Time slot 11
27 Time slot 12
28      CPU 0: Processed 1 has finished
29      CPU 0: Dispatched process 2
30      CPU 1: Put process 3 to run queue
31      CPU 1: Dispatched process 3
32 Time slot 13
33 Time slot 14
34 Time slot 15
35      CPU 1: Processed 3 has finished
36 Time slot 16
37      CPU 0: Put process 2 to run queue
38      CPU 0: Dispatched process 2
39      CPU 1 stopped
40 Time slot 17
41 Time slot 18
42 Time slot 19
43 Time slot 20
44      CPU 0: Processed 2 has finished
45      CPU 0 stopped


```

Biểu đồ Gantt:

CPU 1:



CPU 0:



Giải thích kết quả:

- Dòng đầu tiên của input: 4 2 3 có nghĩa là mỗi lần dispatch (1 slot) sẽ có độ dài là 4 timeslot, có 2 CPU và có tổng cộng 3 processes. Các process là p1s, p2s, p3s và MAX_PRIO là 5
- Timeslot 0 : process 1 được load vào queue 1 và thời gian load lâu nên tốn 1 timeslot.
- Timeslot 1 : process 2 được load vào queue 0 và CPU 1 đang thực thi process 1.
- Timeslot 2 : process 2 được thực thi thực thi bởi CPU 0 và load process 3 vào queue 1.
- Timeslot 4 : hết 4 timeslot nên process 1 được lấy ra khỏi CPU 1 và trở về queue 1 (hết 1 / 4 lần dispatch của queue 1), tiếp tục lấy process 3 từ queue 1 để thực thi.
- Timeslot 6 : queue 2 hết 4 timeslot, process 2 được đưa về queue 0 (hết 1 / 5 lần dispatch của queue 0), hệ điều hành xuống queue 1 lấy process 1 vào CPU 0 thực thi.
- Timeslot 8 : Sau khi thực thi xong, process 3 trở về queue 1, hệ điều hành tiếp tục thực thi process 3 ở CPU 1.

- Timeslot 10 : process 1 thực thi xong và tiếp tục thực thi tiếp tại CPU 0.
- Timeslot 12 CPU thực xong process 1 và tiếp tục thực thi process 2, CPU 1 thực thi xong process 3 và tiếp tục thực thi process 3.
- Timeslot 15: CPU 1 thực thi xong process.
- Time slot 16: CPU 0 thực thi xong 1 dispatch của process 2 và tiếp tục thực thi, CPU 0 dừng hoạt động.
- Timeslot 20: CPU 1 thực thi xong process 2 và dừng hoạt động luôn sau khi thực thi.

2.4.2 Testcase sched_0

Input:

```
1 2 1 2
2 0 s0
3 4 s1
```

Output:


```
1 Time slot 0
2 ld_routine
3     Loaded a process at input/proc/s0, PID: 1 PRI0: 4
4 Time slot 1
5     CPU 0: Dispatched process 1
6     Loaded a process at input/proc/s0, PID: 2 PRI0: 0
7 Time slot 2
8 Time slot 3
9     CPU 0: Put process 1 to run queue
10    CPU 0: Dispatched process 2
11 Time slot 4
12 Time slot 5
13    CPU 0: Put process 2 to run queue
14    CPU 0: Dispatched process 2
15 Time slot 6
16 Time slot 7
17    CPU 0: Put process 2 to run queue
18    CPU 0: Dispatched process 2
19 Time slot 8
20 Time slot 9
21    CPU 0: Put process 2 to run queue
22    CPU 0: Dispatched process 2
23 Time slot 10
24 Time slot 11
25    CPU 0: Put process 2 to run queue
26    CPU 0: Dispatched process 2
27 Time slot 12
28 Time slot 13
29    CPU 0: Put process 2 to run queue
30    CPU 0: Dispatched process 1
31 Time slot 14
32 Time slot 15
33    CPU 0: Put process 1 to run queue
34    CPU 0: Dispatched process 2
35 Time slot 16
36 Time slot 17
37    CPU 0: Put process 2 to run queue
38    CPU 0: Dispatched process 2
39 Time slot 18
```

```

40 Time slot 19
41     CPU 0: Put process 2 to run queue
42     CPU 0: Dispatched process 2
43 Time slot 20
44     CPU 0: Processed 2 has finished
45     CPU 0: Dispatched process 1
46 Time slot 21
47 Time slot 22
48     CPU 0: Put process 1 to run queue
49     CPU 0: Dispatched process 1
50 Time slot 23
51 Time slot 24
52     CPU 0: Put process 1 to run queue
53     CPU 0: Dispatched process 1
54 Time slot 25
55 Time slot 26
56     CPU 0: Put process 1 to run queue
57     CPU 0: Dispatched process 1
58 Time slot 27
59 Time slot 28
60     CPU 0: Put process 1 to run queue
61     CPU 0: Dispatched process 1
62 Time slot 29
63 Time slot 30
64     CPU 0: Put process 1 to run queue
65     CPU 0: Dispatched process 1
66 Time slot 31
67     CPU 0: Processed 1 has finished
68     CPU 0 stopped

```

Biểu đồ Gantt:



Giải thích kết quả:

- Dòng đầu tiên của input: 2 1 2 có nghĩa là mỗi lần dispatch (1 slot) sẽ có độ dài là 2 timeslot, có 1 CPU và có tổng cộng 2 processes. Các process là s0, s1 với tổng thời gian thực thi lần lượt là 15, 15. Các process có priority lớn nhất là 4 nên MAX_PRIO là 5.
- Timeslot 0 : process 1 được load vào queue 4 và thời gian load lâu nên tốn 1 timeslot.
- Timeslot 1 : process 2 được load vào queue 0, tuy nhiên CPU đang được sử dụng bởi process 1.
- Timeslot 3 : process 1 thực thi xong và trở về queue 4, hết 1 / 1 lần dispatch của queue 4, hệ điều hành quay lại queue 0 và lấy process 2 vào CPU để thực thi.
- Timeslot 5 : hết 2 timeslot nên process 2 được lấy ra khỏi CPU và trở về queue 0 (hết 1 / 5 lần dispatch của queue 0), tiếp tục lấy process 2 từ queue 0 để thực thi.
- Timeslot 13 : queue 0 hết 5 / 5 lần dispatch, process 2 được đưa về queue 0, hệ điều hành xuống queue 4 lấy process 1 vào CPU thực thi.
- Timeslot 15 : Sau khi thực thi xong, process 1 trở về queue 4, hệ điều hành quay về queue 0 và tiếp tục dispatch nhiều lần liên tiếp ở đây.
- Timeslot 20 : process 2 đã thực hiện xong, queue 0 trống nên hệ điều hành xuống queue 4 lấy process 1 và đưa nó thực thi đến khi xong vào timeslot 31.



2.4.3 Testcase sched_1

Input:

```
1 2 1 4
2 0 s0
3 4 s1
4 6 s2
5 7 s3
```

Output:

```
1 Time slot 0
2 ld_routine
3     Loaded a process at input/proc/s0, PID: 1 PRI0: 4
4 Time slot 1
5     CPU 0: Dispatched process 1
6     Loaded a process at input/proc/s0, PID: 2 PRI0: 0
7 Time slot 2
8     Loaded a process at input/proc/s0, PID: 3 PRI0: 0
9 Time slot 3
10    CPU 0: Put process 1 to run queue
11    CPU 0: Dispatched process 2
12    Loaded a process at input/proc/s0, PID: 4 PRI0: 0
13 Time slot 4
14 Time slot 5
15    CPU 0: Put process 2 to run queue
16    CPU 0: Dispatched process 3
17 Time slot 6
18 Time slot 7
19    CPU 0: Put process 3 to run queue
20    CPU 0: Dispatched process 4
21 Time slot 8
22 Time slot 9
23    CPU 0: Put process 4 to run queue
24    CPU 0: Dispatched process 2
25 Time slot 10
26 Time slot 11
27    CPU 0: Put process 2 to run queue
28    CPU 0: Dispatched process 3
29 Time slot 12
30 Time slot 13
31    CPU 0: Put process 3 to run queue
32    CPU 0: Dispatched process 1
33 Time slot 14
34 Time slot 15
35    CPU 0: Put process 1 to run queue
36    CPU 0: Dispatched process 4
37 Time slot 16
38 Time slot 17
39    CPU 0: Put process 4 to run queue
40    CPU 0: Dispatched process 2
41 Time slot 18
42 Time slot 19
43    CPU 0: Put process 2 to run queue
44    CPU 0: Dispatched process 3
45 Time slot 20
46 Time slot 21
47    CPU 0: Put process 3 to run queue
48    CPU 0: Dispatched process 4
49 Time slot 22
50 Time slot 23
51    CPU 0: Put process 4 to run queue
```




```
52         CPU 0: Dispatched process 2
53 Time slot 24
54 Time slot 25
55         CPU 0: Put process 2 to run queue
56         CPU 0: Dispatched process 1
57 Time slot 26
58 Time slot 27
59         CPU 0: Put process 1 to run queue
60         CPU 0: Dispatched process 3
61 Time slot 28
62 Time slot 29
63         CPU 0: Put process 3 to run queue
64         CPU 0: Dispatched process 4
65 Time slot 30
66 Time slot 31
67         CPU 0: Put process 4 to run queue
68         CPU 0: Dispatched process 2
69 Time slot 32
70 Time slot 33
71         CPU 0: Put process 2 to run queue
72         CPU 0: Dispatched process 3
73 Time slot 34
74 Time slot 35
75         CPU 0: Put process 3 to run queue
76         CPU 0: Dispatched process 4
77 Time slot 36
78 Time slot 37
79         CPU 0: Put process 4 to run queue
80         CPU 0: Dispatched process 1
81 Time slot 38
82 Time slot 39
83         CPU 0: Put process 1 to run queue
84         CPU 0: Dispatched process 2
85 Time slot 40
86 Time slot 41
87         CPU 0: Put process 2 to run queue
88         CPU 0: Dispatched process 3
89 Time slot 42
90 Time slot 43
91         CPU 0: Put process 3 to run queue
92         CPU 0: Dispatched process 4
93 Time slot 44
94 Time slot 45
95         CPU 0: Put process 4 to run queue
96         CPU 0: Dispatched process 2
97 Time slot 46
98 Time slot 47
99         CPU 0: Put process 2 to run queue
100        CPU 0: Dispatched process 3
101 Time slot 48
102 Time slot 49
103        CPU 0: Put process 3 to run queue
104        CPU 0: Dispatched process 1
105 Time slot 50
106 Time slot 51
107        CPU 0: Put process 1 to run queue
108        CPU 0: Dispatched process 4
109 Time slot 52
110 Time slot 53
111        CPU 0: Put process 4 to run queue
112        CPU 0: Dispatched process 2
113 Time slot 54
```

```

114 CPU 0: Processed 2 has finished
115 CPU 0: Dispatched process 3
116 Time slot 55
117 CPU 0: Processed 3 has finished
118 CPU 0: Dispatched process 4
119 Time slot 56
120 CPU 0: Processed 4 has finished
121 CPU 0: Dispatched process 1
122 Time slot 57
123 Time slot 58
124 CPU 0: Put process 1 to run queue
125 CPU 0: Dispatched process 1
126 Time slot 59
127 Time slot 60
128 CPU 0: Put process 1 to run queue
129 CPU 0: Dispatched process 1
130 Time slot 61
131 CPU 0: Processed 1 has finished
132 CPU 0 stopped

```

Biểu đồ Gantt:




Giải thích kết quả:

- Dòng đầu tiên của input: 2 1 4, nghĩa là mỗi timeslice sẽ là 2 timeslot, có 1 CPU là CPU0 và có tổng cộng 4 process. Các process đều được định nghĩa s0 nên thời gian thực thi của mỗi process là 15s. Các process có độ ưu tiên thấp nhất là 4 nên MAX_PRIO sẽ là 5.
- Timeslot 0: process 1 được load vào queue 4, thời gian load khá lâu nên chưa thể thực thi được.
- Timeslot 1 : process 2 được load vào queue 0, tuy nhiên CPU đang được sử dụng bởi process 1
- Timeslot 2: Process 3 được đưa vào queue 0.
- Timeslot 3: process 1 đã thực hiện xong 1 lần dispatch nên sẽ được lấy ra khỏi CPU và đưa về queue 4 (hết 1/1 lần dispatch của queue 4). Queue 0 đang có process 2, process này được load vào CPU và thực thi, sau đó process 4 được đưa vào queue 0 đang trống.
- Timeslot 5, process 2 ra khỏi CPU, đưa về queue 0 sau process 4 và hệ điều hành tiếp tục lấy process từ queue 0 (lần 2 / 5 lần dispatch), lúc này process 3 được đưa vào CPU và thực thi.
- Timeslot 7: process 3 ra khỏi CPU, đưa về queue 0 sau process 2 và hệ điều hành tiếp tục lấy process từ queue 0 (lần 3 / 5 lần dispatch), lúc này process 4 được đưa vào CPU và thực thi.
- Timeslot 9, process 4 ra khỏi CPU, đưa về queue 0 sau process 3 và hệ điều hành tiếp tục lấy process từ queue 0 (lần 4 / 5 lần dispatch), lúc này process 2 được đưa vào CPU và thực thi.

- Timeslot 11, process 2 ra khỏi CPU, đưa về queue 0 sau process 4 và hệ điều hành tiếp tục lấy process từ queue 0 (lần 5 / 5 lần dispatch), lúc này process 3 được đưa vào CPU và thực thi.
- Timeslot 13, sau khi đủ 5 lần dispatch của queue 0, tiếp tục tìm các process ở các queue priority thấp hơn để thực hiện, hệ điều hành xuống queue 4 và đưa process 1 vào CPU.
- Timeslot 15, sau khi process 1 thực hiện xong (lần 1 / 1 lần dispatch) queue 4, hệ điều hành sẽ lại quay về dispatch 5 lần trên queue 0 và cứ tiếp tục như thế đến khi các process hoàn thành.

3 Memory Management


Những thành phần chính của process:



Hình 2: Một số thành phần chính của process

3.1 Cơ sở lý thuyết

Trong Bài tập lớn này, kỹ thuật Paging được sử dụng để quản lý bộ nhớ. Máy tính sử dụng kỹ thuật này để lưu trữ và truy xuất dữ liệu từ bộ nhớ thứ cấp để đưa vào bộ nhớ chính để có thể sử dụng. Dưới đây là các mô tả về các thành phần được sử dụng cho kỹ thuật Paging:



Cấu trúc của vm area và region

3.1.1 Virtual memory area

Khi chương trình chạy, mỗi process sẽ được phân bổ một phần không gian bộ nhớ riêng gọi là "Memory Area". Khu vực này chứa những phần nhỏ liên tục hoặc không liên tục, được gọi là "Memory Region" hay "Page". Mỗi process có một page address (hoặc logical address) lưu trong PCB, bao gồm số trang (pgn) là chỉ số của page table lưu base address của mỗi phần bộ nhớ của process và "Page offset" kết hợp với base address để xác định physical address trong bộ nhớ vật lý.

Vm_area: Mỗi khu vực bộ nhớ kéo dài liên tục trong khoảng [vm start, vm end]. Mặc dù không gian trải dài trên toàn bộ khoảng này, nhưng khu vực có thể sử dụng thực tế được giới hạn bởi đỉnh chỉ vào sbrk. Trong khu vực giữa vm start và sbrk, có nhiều vùng được ghi nhận bởi cấu trúc vm rg struct và các khoảng trống được theo dõi bởi danh sách vm freerg list.

vm_rg: Những khu vực này thực sự được xem như là các biến trong mã nguồn của chương trình có thể đọc được bởi con người. Do thực tế hiện tại nằm ngoài phạm vi đề cập, chúng ta chỉ đơn giản là khái quát khái niệm không gian tên trong phạm vi chỉ mục. Chúng ta tạm thời tưởng tượng những khu vực này như một tập hợp các khu vực có số lượng hạn chế. Chúng ta quản lý chúng bằng cách sử dụng một mảng symrgtbl[PAGING MAX SYMTBL SZ]. Kích thước của mảng được cố định bởi một hằng số, PAGING MAX SYMTBL SZ, chỉ định số lượng biến được phép trong mỗi chương trình. **Memory mapping:** Các khu vực bộ nhớ trong một khu vực bộ nhớ liên kết riêng biệt. Trong mỗi cấu trúc ánh xạ bộ nhớ, nhiều khu vực bộ nhớ được chỉ ra bởi struct vm area struct *mmap list. Trường quan trọng tiếp theo là pgd, đây là thư mục bảng trang, chứa tất cả các mục nhập bảng trang. Mỗi mục nhập là một ánh xạ giữa số trang và số khung trong hệ thống quản lý bộ nhớ trang. Symrgtbl là một triển khai đơn giản của bảng ký hiệu. Các trường khác chủ yếu được sử dụng để theo dõi một hoạt động cụ thể của người dùng ví dụ như người gọi, trang fifo (để tham khảo).


3.1.2 Physical memory

Tất cả các quá trình đều có các bản đồ bộ nhớ riêng biệt của chúng, nhưng tất cả các bản đồ này đều nhắm đến một thiết bị vật lý đơn lẻ. Có hai loại thiết bị là RAM và SWAP. Cả hai có thể được triển khai bởi cùng một thiết bị vật lý trong mm-memphy.c với các cài đặt khác nhau. Các cài đặt được hỗ trợ bao gồm truy cập bộ nhớ ngẫu nhiên, truy cập bộ nhớ tuần tự/serial và dung lượng lưu trữ.

Mặc dù có nhiều cấu hình có thể, việc sử dụng logic của các thiết bị này có thể được phân biệt. Thiết bị RAM, thuộc về hệ thống bộ nhớ chính, có thể được truy cập trực tiếp từ bus địa chỉ CPU, tức là, có thể đọc/ghi bằng các lệnh CPU. Trong khi đó, SWAP chỉ là một thiết bị bộ nhớ thứ cấp, và tất cả các thao tác dữ liệu lưu trữ của nó phải được thực hiện bằng cách di chuyển chúng đến bộ nhớ chính. Do thiếu truy cập trực tiếp từ CPU, hệ thống thường trang bị một SWAP lớn với chi phí nhỏ và thậm chí có nhiều hơn một phiên bản. Trong cài đặt của nhóm, phần cứng được cài đặt với một thiết bị RAM và tối đa 4 thiết bị SWAP.

3.1.3 Paging-based address translation scheme

Mỗi virtual page của process đều có một page table giúp process truy xuất "frame" vật lý tương ứng. Bảng này chứa các mục (Page Table Entries - PTE), mỗi PTE có giá trị 32-bit, được định nghĩa về dữ liệu và cấu trúc như sau:



Nội dung của page table entry

- Bits 0-4: Swap type if swapped
- Bits 5-25: Swap offset if swapped
- Bits 0-12: Page frame number (PFN) if present
- Bits 13-14: Zero if present
- Bits 15-27: User-defined numbering if present
- Bit 28: Dirty
- Bit 29: Reserved
- Bit 30: Swapped
- Bit 31: Present

Memory swapping: Khi dữ liệu trong RAM đã đầy, nếu có một tiến trình yêu cầu alloc thì việc này không thể thực hiện được. Tuy nhiên với virtual memory và sự giúp đỡ của Memory swapping thì việc này có thể. Việc hoán đổi có thể giúp di chuyển nội dung của khung vật lý giữa MEMRAM và MEMSWAP. Hoán đổi là cơ chế thực hiện sao chép nội dung của khung từ bên ngoài vào bộ nhớ chính RAM. Ngược lại, hoán đổi ra cố gắng di chuyển nội dung của khung trong MEMRAM sang MEMSWAP. Trong bối cảnh điển hình, việc hoán đổi giúp chúng ta thu được khung RAM trống vì kích thước của thiết bị SWAP thường đủ lớn. Tuy nhiên, trên thực tế, quá trình này chiếm thời gian lớn hơn rất nhiều so với đọc từ RAM nên với những RAM nhỏ thì việc swap thường xuyên khiến cho việc chạy chương trình trở nên rất chậm. Basic memory operations in paging-based system:

- **ALLOC:** trong hầu hết trường hợp, cung cấp một Alloc tương ứng với khu vực có sẵn. Nếu không có không gian thích hợp, chúng ta cần nâng giới hạn sbrk lên và vì nó chưa từng được sử dụng, có thể cần cung cấp một số khung vật lý và sau đó ánh xạ chúng bằng Bảng mục trang
- **FREE:** không gian lưu trữ liên quan đến id khu vực. Vì chúng ta không thể thu hồi lại khung vật lý đã lấy, điều này có thể gây ra lỗi hỏng bộ nhớ, chúng ta chỉ giữ không gian lưu trữ đã thu thập trong danh sách miễn phí để yêu cầu cấp phát tiếp theo.
- **READ/WRITE:** yêu cầu trang phải được hiển thị trong bộ nhớ chính. Bước tiêu tốn nhiều tài nguyên nhất là hoán đổi trang. Nếu trang đó ở trong thiết bị MEMSWAP, cần phải đưa trang đó trở lại thiết bị MEMRAM (hoán đổi vào) và nếu thiếu không gian, chúng ta cần trả lại một số trang cho thiết bị MEMSWAP (hoán đổi ra) để tạo thêm chỗ.

3.2 Trả lời câu hỏi

Question: In this simple OS, we implement a design of multiple memory segments or memory areas in source code declaration. What is the advantage of the proposed design of multiple segments?

Answer: Việc sử dụng multiple memory segments trong khai báo mã nguồn của hệ điều hành đơn giản mang lại một số lợi ích.

- **Tổ chức Bộ nhớ:** Bằng cách chia bộ nhớ thành nhiều segments, thiết kế cung cấp một bố cục cấu trúc và có tổ chức cho các loại dữ liệu và mã khác nhau. Mỗi segment có thể được dành riêng cho một mục đích cụ thể, như the text segment để lưu trữ chỉ thị chương trình, data segment để lưu trữ dữ liệu được khởi tạo và đoạn heap để cấp phát bộ nhớ động. Tổ chức này cải thiện việc quản lý và truy cập chung của các loại bộ nhớ khác nhau.
- **Bảo vệ Bộ nhớ:** Việc sử dụng multiple segments cho phép bảo vệ và cô lập bộ nhớ. Mỗi segment có thể có các quyền truy cập riêng, như chỉ đọc, đọc-viết hoặc chỉ thực thi. Điều này đảm bảo rằng các process hoặc segment không thể không cố ý sửa đổi hoặc truy cập vào các khu vực bộ nhớ mà chúng không được phép, nâng cao tính bảo mật và ổn định của hệ thống.
- **Tính Mô-đun và Linh hoạt:** Thiết kế của multiple memory segment cho phép tính mô-đun và linh hoạt trong việc quản lý bộ nhớ. Nó cung cấp một cơ chế để cấp phát và giải phóng bộ nhớ một cách linh hoạt, cho phép sử dụng bộ nhớ hiệu quả và tránh sự phân mảnh. Nó cũng cho phép thay đổi kích thước động của các segment cụ thể dựa trên nhu cầu của các tiến trình hoặc ứng dụng.
- **Virtual Memory Mapping:** Hệ thống điều hành đơn giản có maps virtual addresses chuyển đổi các địa chỉ ảo do các process cung cấp thành các địa chỉ vật lý tương ứng. Thiết kế của nhiều memory segment hỗ trợ quá trình mapping này bằng cách cung cấp ranh giới và mapping giữa bộ nhớ ảo và vật lý. Điều này cho phép dịch địa chỉ và quản lý bộ nhớ hiệu quả.
- **Đọc hiểu Mã và Dễ bảo trì:** Bằng cách khai báo rõ ràng nhiều memory segment trong mã nguồn, thiết kế cải thiện độ dễ đọc và bảo trì của mã. Nó cung cấp một hiểu biết rõ ràng về bố cục và việc sử dụng memory, làm cho việc gỡ lỗi và sửa đổi mã trong tương lai trở nên dễ dàng hơn.

Tổng thể, thiết kế của multiple memory segment trong hệ điều hành đơn giản cải thiện tổ chức, bảo vệ, tính mô-đun và tính bảo trì của bộ nhớ, góp phần vào hiệu suất và độ tin cậy tổng thể của hệ điều hành.

Question: What will happen if we divide the address into more than 2 levels in the paging memory management system?

Answer: Nếu chúng ta chia địa chỉ thành nhiều hơn 2 cấp độ trong hệ thống quản lý bộ nhớ phân trang, bộ nhớ RAM và thiết bị SWAP, việc chia địa chỉ thành nhiều cấp độ có thể có một số yếu tố cần xem xét bổ sung: Nếu chúng ta chia địa chỉ thành nhiều hơn 2 cấp độ trong hệ thống quản lý bộ nhớ phân trang, nó cho phép biểu diễn một không gian địa chỉ lớn hơn. Mỗi cấp độ phân trang bổ sung cung cấp nhiều bit hơn cho việc địa chỉ hóa, cho phép một số lượng lớn hơn các virtual and physic pages.

Việc chia địa chỉ thành nhiều cấp độ tăng tính linh hoạt và khả năng mở rộng của hệ thống quản lý bộ nhớ. Nó cho phép ánh xạ chi tiết hơn của các trang ảo sang các trang vật lý, có thể cải thiện việc sử dụng bộ nhớ và giảm phân mảnh. Nó cũng cho phép hệ thống xử lý lượng bộ nhớ lớn một cách hiệu quả.

Tuy nhiên, việc tăng số cấp độ trong hệ thống phân trang cũng đưa ra thêm sự phức tạp và chi phí tăng thêm. Mỗi cấp độ đòi hỏi bộ nhớ bổ sung để lưu trữ các bảng trang hoặc mục thư mục trang, và nó thêm các cấp độ trung gian trong quá trình dịch địa chỉ, điều này có thể ảnh hưởng đến hiệu suất.

Tổng thể, việc chia địa chỉ thành nhiều hơn 2 cấp độ trong hệ thống quản lý bộ nhớ phân trang có thể mang lại lợi ích về khả năng địa chỉ và việc sử dụng bộ nhớ, nhưng nó cũng đi kèm với sự phức tạp và những đối thoại về hiệu suất tiềm ẩn. Quyết định sử dụng nhiều cấp độ trong hệ thống phân trang nên xem xét các yêu cầu cụ thể và ràng buộc của hệ điều hành và kiến trúc phần cứng.

Question: What is the advantage and disadvantage of segmentation with paging?

Answer: Segmentation with paging kết hợp các lợi ích của cả hai kỹ thuật quản lý bộ nhớ segmentation và paging. Dưới đây là các ưu điểm và nhược điểm của Segmentation with paging:

• **Advantage:**

- Linh hoạt trong Quản lý Bộ nhớ: Segmentation cho phép phân chia không gian địa chỉ thành các segments có kích thước biến đổi, có thể đại diện cho các phần khác nhau của một chương trình, như code, dữ liệu, stack, v.v. Điều này cung cấp một lược đồ cấp phát bộ nhớ linh hoạt hơn so với một mô hình bộ nhớ phẳng.
- Bảo vệ và Chia sẻ: Segmentation cho phép mỗi phân đoạn có quyền truy cập riêng.
- Mở rộng Không gian Địa chỉ: Paging cho phép không gian địa chỉ lớn hơn so với bộ nhớ vật lý có sẵn. Nó cho phép cấp phát bộ nhớ theo các đơn vị cố định nhỏ gọi là pages. Điều này giúp sử dụng bộ nhớ vật lý một cách hiệu quả và hỗ trợ không gian địa chỉ lớn hơn.
- Virtual Memory: Segmentation with paging cho phép hệ thống triển khai bộ nhớ ảo, cho phép các tiến trình sử dụng nhiều bộ nhớ hơn so với sự có sẵn vật lý. Nó cung cấp ảo hóa của một không gian địa chỉ lớn hơn cho các tiến trình bằng cách thực hiện thông minh việc hoán đổi các trang vào và ra khỏi bộ nhớ vật lý.

• **Disadvantage:**

- Tăng sự Phức tạp: Segmentation with paging đưa ra sự phức tạp bổ sung cho hệ thống quản lý bộ nhớ. Nó yêu cầu quản lý cả segment tables và page tables, tăng thêm chi phí cho việc dịch địa chỉ và truy cập bộ nhớ.

- Tăng Overhead: Việc sử dụng cả segmentation và paging đưa ra sự tăng chi phí overhead. Mỗi segmentation và paging đều đòi hỏi siêu dữ liệu bổ sung dưới dạng segment tables and page tables, tiêu tốn tài nguyên bộ nhớ.
- Phân mảnh: Kết hợp segmentation và paging có thể dẫn đến phân mảnh bộ nhớ. Phân mảnh ngoại vi có thể xảy ra do các segments có kích thước biến đổi, và phân mảnh nội vi có thể xảy ra do các pages có kích thước cố định.
- Ảnh Hưởng đến hiệu suất: Các cấp độ trung gian bổ sung trong quá trình dịch địa chỉ có thể xảy ra overhead và ảnh hưởng đến hiệu suất hệ thống. Truy cập bộ nhớ thông qua nhiều cấp độ bảng đòi hỏi thêm thời gian chờ đợi cho các truy cập bộ nhớ.

Tổng thể, Segmentation with paging cung cấp linh hoạt, bảo vệ, chia sẻ và hỗ trợ cho bộ nhớ ảo. Tuy nhiên, nó cũng đưa ra sự phức tạp, phân mảnh, overhead và những vấn đề về hiệu suất tiềm ẩn. Quyết định sử dụng segmentation with paging nên xem xét các yêu cầu cụ thể và những trade-off của hệ thống và kiến trúc phần cứng.

3.3 Hiện thực

3.3.1 Hiện thực mm-memphy.c

Hàm MEMPHY_dump

Chức năng: dump nội dung từ mp->storage ra màn hình. Ở đây, vì kích cỡ bộ nhớ lớn, nên ta sẽ chỉ in ra những địa chỉ có nội dung không phải 0 (sẽ có trường hợp giá trị được ghi vào bộ nhớ là 0, khi đó không thể in ra được giá trị; để tránh trường hợp đó, các giá trị được ghi vào bộ nhớ sẽ khác 0 để dễ theo dõi). Ở bài tập lớn này ta chỉ quan tâm đến trạng thái của RAM nên hàm MEMPHY_dump() sẽ được điều chỉnh sao cho phù hợp với yêu cầu đề bài:

```
1 int MEMPHY_dump(struct memphy_struct *mp) {
2     /*TODO dump memphy content mp->storage
3      *    for tracing the memory content
4      */
5     for(int i=0;i<mp->maxsz;i++){
6         BYTE data;
7
8         MEMPHY_read(mp, i, &data);
9         if(data!=0)
10            printf("Addr 0x%x: %d\n", i, (uint32_t)data);
11    }
12    #ifdef MEM_TO_FILE
13    FILE *ptr;
14    char file[100] = "\0";
15    char *num[10];
16    sprintf(num, "%d", numFile);
17    strcat(file, "output");
18    strcat(file, num);
19    strcat(file, ".txt");
20    ptr = fopen(file, "w");
21    fprintf(ptr, "Memphy content:\n");
22    for (int i = 0; i < mp->maxsz; i++) {
23        BYTE data;
24        MEMPHY_read(mp, i, &data);
25        fprintf(ptr, "Addr 0x%x: %d\n", i, (uint32_t)data); // %x is hex
26    }
27    numFile++;
28    fclose(ptr);
29    #endif
30    return 0;
```

31 }

3.3.2 Hiện thực mm-vm.c

Hàm `__alloc` Hàm `__alloc` có nhiệm vụ cấp phát vùng nhớ cho một tiến trình trong hệ thống dựa trên quản lý bộ nhớ phân trang. Nó kiểm tra và cấp phát một vùng nhớ mới cho tiến trình, hoặc thực hiện các biện pháp khác nếu không có đủ không gian.

```
1 int __alloc(struct pcb_t *caller, int vmaid, int rgid, int size, int *alloc_addr)
2 {
3     /*Allocate at the topproof */
4     struct vm_rg_struct rgnode;
5
6     // Check if there is free room in list vm_freerg_list of vma
7     if (get_free_vmrg_area(caller, vmaid, size, &rgnode) == 0) {
8         caller->mm->symrgtbl[rgid].rg_start = rgnode.rg_start;
9         caller->mm->symrgtbl[rgid].rg_end = rgnode.rg_end;
10        struct framephy_struct *frame = NULL;
11        int n_page = (PAGING_PAGE_ALIGNSZ(rgnode.rg_end) - PAGING_PAGE_ALIGNSZ( rgnode
12        .rg_start))/PAGING_PAGESZ;
13        if (alloc_pages_range(caller,n_page, &frame) < 0){
14            return -1;
15        }
16        vmmap_page_range(caller,caller->mm->symrgtbl[rgid].rg_start, n_page,frame,&
17        caller->mm->symrgtbl[rgid]);
18
19        *alloc_addr = rgnode.rg_start;
20        #ifdef EX
21        printf("\n\tRun ALLOC %d: Process %2d\n", size, caller->pid);
22        printf("\tRange ID: %d, Start: %lu, End: %lu\n", rgid, rgnode.rg_start, rgnode.
23        rg_end);
24        print_rg_memphy(caller, rgnode);
25        printf("\tUsed Region List: \n");
26        for(int rgit = 0 ; rgit < PAGING_MAX_SYMTBL_SZ; rgit++){
27            if(caller->mm->symrgtbl[rgit].rg_start == 0 && caller->mm->symrgtbl[rgit].
28            rg_end == 0){
29                continue;
30            }
31            printf("\trg[%ld->%ld]\n", caller->mm->symrgtbl[rgit].rg_start, caller->mm->
32            symrgtbl[rgit].rg_end);
33        }
34        printf("\tFree Region List:\n");
35        print_list_rg(caller->mm->mmap->vm_freerg_list);
36        #endif
37        return 0;
38    }
39
40    /* TODO get_free_vmrg_area FAILED handle the region management (Fig.6)*/
41
42    /*Attempt to increate limit to get space */
43    if( caller->mm->mmap->sbrk + size < caller->mm->mmap->vm_end){
44        caller->mm->symrgtbl[rgid].rg_start = caller->mm->mmap->sbrk;
45        caller->mm->symrgtbl[rgid].rg_end = caller->mm->mmap->sbrk + size;
46        caller->mm->mmap->sbrk += size;
47        *alloc_addr = caller->mm->symrgtbl[rgid].rg_start;
48        #ifdef EX
49        printf("\n\tRun ALLOC %d: Process %2d\n", size, caller->pid);
50        printf("\tRange ID: %d, Start: %lu, End: %lu\n", rgid, caller->mm->symrgtbl[rgid]
51        .rg_start, caller->mm->symrgtbl[rgid].rg_end);
52        print_rg_memphy(caller, caller->mm->symrgtbl[rgid]);
53        printf("\tUsed Region List: \n");
```

```
47 for(int rgit = 0 ; rgit < PAGING_MAX_SYMTBL_SZ; rgit++){
48     if(caller->mm->symrgtbl[rgit].rg_start == 0 && caller->mm->symrgtbl[rgit].
        rg_end == 0){
49         continue;
50     }
51     printf("\trg[%ld->%ld]\n", caller->mm->symrgtbl[rgit].rg_start, caller->mm->
        symrgtbl[rgit].rg_end);
52 }
53 printf("\tFree Region List:\n");
54 print_list_rg(caller->mm->mmap->vm_freerg_list);
55 #endif
56 return 0;
57 }
58
59
60 struct vm_area_struct *cur_vma = get_vma_by_num(caller->mm, vmaid);
61 int inc_sz = PAGING_PAGE_ALIGNSZ(size);
62 // int inc_limit_ret
63 int old_sbrk;
64
65 old_sbrk = cur_vma->sbrk;
66
67 /* TODO INCREASE THE LIMIT
68  * inc_vma_limit(caller, vmaid, inc_sz)
69  */
70 if (inc_vma_limit(caller, vmaid, inc_sz) < 0) {
71     printf("Failed to increase virtual memory area limit!\n");
72     return -1;
73 }
74
75 /*Successful increase limit */
76 caller->mm->symrgtbl[rgid].rg_start = old_sbrk;
77 caller->mm->symrgtbl[rgid].rg_end = old_sbrk + size;
78
79 *alloc_addr = old_sbrk;
80
81 cur_vma->sbrk += inc_sz;
82 #ifdef EX
83 printf("\n\tRun ALLOC %d: Process %2d\n", size, caller->pid);
84 printf("\tRange ID: %d, Start: %lu, End: %lu\n", rgid, caller->mm->symrgtbl[rgid]
        .rg_start, caller->mm->symrgtbl[rgid].rg_end);
85 print_rg_memphy(caller, caller->mm->symrgtbl[rgid]);
86 printf("\tUsed Region List: \n");
87 for(int rgit = 0 ; rgit < PAGING_MAX_SYMTBL_SZ; rgit++){
88     if(caller->mm->symrgtbl[rgit].rg_start == 0 && caller->mm->symrgtbl[rgit].
        rg_end == 0){
89         continue;
90     }
91     printf("\trg[%ld->%ld]\n", caller->mm->symrgtbl[rgit].rg_start, caller->mm->
        symrgtbl[rgit].rg_end);
92 }
93 printf("\tFree Region List:\n");
94 print_list_rg(caller->mm->mmap->vm_freerg_list);
95 #endif
96 return 0;
97 }
```

Hàm enlist_vm_freerg_list

Để việc thêm bộ nhớ mới hoạt động tốt hơn thì cần sửa lại hàm enlist_vm_freerg_list như sau để có thể xử lý được hết tất cả trường hợp có thể xảy ra:

```
1 int enlist_vm_freerg_list(struct mm_struct *mm, struct vm_rg_struct rg_elmt) {
```

```

2 pthread_mutex_lock(&vm_lock);
3 struct vm_rg_struct *rg_node = mm->mmap->vm_freerg_list;
4
5 if (rg_elmt.rg_start >= rg_elmt.rg_end){
6     pthread_mutex_unlock(&vm_lock);
7     return -1;
8 }
9
10 struct vm_rg_struct *new_rg = (struct vm_rg_struct *)malloc(sizeof(struct
    vm_rg_struct));
11 new_rg->rg_start = rg_elmt.rg_start;
12 new_rg->rg_end = rg_elmt.rg_end;
13 new_rg->rg_next = NULL;
14
15 if (rg_node != NULL)
16     new_rg->rg_next = rg_node;
17
18 /* Enlist the new region */
19
20 mm->mmap->vm_freerg_list = new_rg;
21 pthread_mutex_unlock(&vm_lock);
22 return 0;
23 }

```

Hàm __free Hàm __free được thiết kế để giải phóng một vùng nhớ đã được cấp phát trước đó cho một quá trình (process). Hàm này nhận vào thông tin về quá trình gọi (caller), mã quản lý bộ nhớ ảo (vmaid), và số nhận dạng vùng nhớ cần giải phóng (rgid). Sau đó, hàm thực hiện các bước như kiểm tra tính hợp lệ của rgid, lấy thông tin về vùng nhớ cần giải phóng, tạo một cấu trúc mới để đại diện cho vùng nhớ đã giải phóng và thêm nó vào danh sách các vùng nhớ không sử dụng thông qua hàm enlist_vm_freerg_list

```

1 int __free(struct pcb_t *caller, int vmaid, int rgid) {
2     struct vm_rg_struct rgnode;
3
4     if (rgid < 0 || rgid > PAGING_MAX_SYMTBL_SZ)
5         return -1;
6     int i;
7     int page_start = PAGING_PGN(caller->mm->symrgtbl[rgid].rg_start);
8     int page_end = PAGING_PGN(caller->mm->symrgtbl[rgid].rg_end);
9     for (i = page_start; i <= page_end; i++)
10     {
11         /* code */
12         caller->mm->pgd[i] = 0;
13     }
14
15     /* TODO: Manage the collect freed region to freerg_list */
16     rgnode.rg_start = caller->mm->symrgtbl[rgid].rg_start;
17     rgnode.rg_end = caller->mm->symrgtbl[rgid].rg_end;
18
19     caller->mm->symrgtbl[rgid].rg_start = 0;
20     caller->mm->symrgtbl[rgid].rg_end = 0;
21
22     /*enlist the obsoleted memory region */
23     enlist_vm_freerg_list(caller->mm, rgnode);
24
25     #ifdef EX
26     printf("\n\tRun FREE: Process %2d\n", caller->pid);
27     printf("\tRange ID: %d, Start: %lu, End: %lu\n", rgid, rgnode.rg_start, rgnode.
        rg_end);
28     print_rg_memphy(caller, rgnode);
29     printf("\tUsed Region List: \n");

```



```
30 for(int rgit = 0 ; rgit < PAGING_MAX_SYMTBL_SZ; rgit++){
31     if(caller->mm->symrgtbl[rgit].rg_start == 0 && caller->mm->symrgtbl[rgit].
        rg_end == 0){
32         continue;
33     }
34     printf("\ttrg[%ld->%ld]\n", caller->mm->symrgtbl[rgit].rg_start, caller->mm->
        symrgtbl[rgit].rg_end);
35 }
36 printf("\tFree Region List:\n");
37 print_list_rg(caller->mm->mmap->vm_freerg_list);
38 #endif
39
40 return 0;
41 }
```

Hàm pg_getpage

Hàm pg_getpage thực hiện việc quản lý trang (paging) trong hệ thống bộ nhớ ảo. Hàm này nhận vào một cấu trúc quản lý bộ nhớ (mm_struct), số thứ tự trang (pgn), con trỏ đến số khung trang (fpn), và con trỏ đến quá trình gọi (caller). Hàm kiểm tra trạng thái của trang và thực hiện các bước như swap trang từ bộ nhớ chính (MEMRAM) sang bộ nhớ trang đổi (MEMSWP) nếu cần thiết, sau đó cập nhật bảng trang và danh sách theo dõi trang.

```
1 int pg_getpage(struct mm_struct *mm, int pgn, int *fpn, struct pcb_t *caller) {
2     uint32_t pte = mm->pgd[pgn];
3
4     if (!PAGING_PAGE_PRESENT(pte)) { /* Page is not online, make it actively living
        */
5         int vicpgn, swpfpn;
6         int vicfpn;
7         uint32_t vicpte;
8
9         int tgtfpn = PAGING_SWP(pte); // the target frame storing our variable
10
11         /* TODO: Play with your paging theory here */
12         /* Find victim page */
13         find_victim_page(caller->mm, &vicpgn);
14
15         vicpte = mm->pgd[vicpgn];
16
17         vicfpn = PAGING_FPN(vicpte);
18
19         /* Get free frame in MEMSWP */
20         MEMPHY_get_freefp(caller->active_mswp, &swpfpn);
21
22         /* Do swap frame from MEMRAM to MEMSWP and vice versa*/
23         /* Copy victim frame to swap */
24         __swap_cp_page(caller->mram, vicfpn, caller->active_mswp, swpfpn);
25         /* Copy target frame from swap to mem */
26         __swap_cp_page(caller->active_mswp, tgtfpn, caller->mram, vicfpn);
27
28         /* Update page table */
29         pte_set_swap(&vicpte, 0, swpfpn);
30
31         /* Update its online status of the target page */
32         // pte_set_fpn() & mm->pgd[pgn];
33         pte_set_fpn(&pte, vicfpn);
34
35         /* Update fifo_pgn of process */
36         enlist_pgn_node(&caller->mm->fifo_pgn, pgn);
37     }
38     // printf("PTE %08x\n", pte);
}
```

```
39 *fpn = (pte)&0xFFF;  
40  
41 return 0;  
42 }
```

3.3.3 Hiện thực mm.c

Hàm vmap_page_range

Chức năng: Ánh xạ các khối trang vật lý tới một không gian địa chỉ ảo cho process.

```
1 int vmap_page_range(  
2     struct pcb_t *caller,           // process call  
3     int addr,                       // start address which is aligned to pagesz  
4     int pgnum,                      // num of mapping page  
5     struct framephy_struct *frames, // list of the mapped frames  
6     struct vm_rg_struct *ret_rg)    // return mapped region, the real mapped fp  
7 {  
8     // uint32_t *pte = malloc(sizeof(uint32_t));  
9     struct framephy_struct *fpit = frames;  
10    int fpn;  
11    int pgit;  
12  
13    ret_rg->rg_end = ret_rg->rg_start =  
14        addr; // at least the very first space is usable  
15  
16    /* TODO map range of frame to address space  
17     * [addr to addr + pgnum*PAGING_PAGESZ  
18     * in page table caller->mm->pgd[]  
19     */  
20    pthread_mutex_lock(&mem_lock);  
21    for (pgit = 0; pgit < pgnum; pgit++) {  
22        fpn = fpit->fpn;  
23        int pgn = PAGING_PGN((addr + pgit * PAGING_PAGESZ));  
24        ret_rg->rg_end += PAGING_PAGESZ;  
25        pte_set_fpn(&caller->mm->pgd[pgn], fpn);  
26        enlist_pgn_node(&caller->mm->fifo_pgn, pgn);  
27        fpit = fpit->fp_next;  
28    }  
29    pthread_mutex_unlock(&mem_lock);  
30  
31    return 0;  
32 }  
33 }
```

Hàm alloc_pages_range

Chức năng: Cấp vùng nhớ vật lý (physical) nhằm phục vụ cho việc map vùng nhớ tới vùng nhớ ảo, thuộc tính in_RAM được thêm vào để cung cấp thông tin về việc vùng nhớ đó nằm ở RAM hay SWAP

```
1 int alloc_pages_range(struct pcb_t *caller, int req_pgnum, struct framephy_struct  
2     **frm_lst) {  
3     int pgit, fpn;  
4     struct framephy_struct *newfp_str=NULL;  
5  
6     pthread_mutex_lock(&mem_lock);  
7     for (pgit = 0; pgit < req_pgnum; pgit++) {  
8         if (MEMPHY_get_freefp(caller->mram, &fpn) == 0) {  
9             newfp_str = malloc(sizeof(struct framephy_struct));  
10            newfp_str->owner = caller->mm;  
11            if(frm_lst == NULL)
```


```
11 {
12     newfp_str->fp_next = NULL;
13     newfp_str->fnp = fpn;
14     *frm_lst = newfp_str;
15 }
16 // case 2: frame list is not empty
17 else
18 {
19     newfp_str->fp_next = *frm_lst;
20     newfp_str->fnp = fpn;
21     *frm_lst = newfp_str;
22 }
23 MEMPHY_put_fp(caller->mram, fpn);
24
25 } else { // ERROR CODE of obtaining some but not enough frames
26     int vicpgn, swfnp;
27
28     /* Get victim frame from victim page*/
29     find_victim_page(caller->mm, &vicpgn);
30     fpn = PAGING_FPN(caller->mm->pgd[vicpgn]);
31
32     /* Get free frame in MEMSWP */
33     MEMPHY_get_freefp(caller->active_mswp, &swfnp);
34     /* Copy victim frame to swap */
35     __swap_cp_page(caller->mram, fpn, caller->active_mswp, swfnp);
36     /* Update page table */
37     pte_set_swap(&caller->mm->pgd[vicpgn], 0, swfnp);
38
39     newfp_str = malloc(sizeof(struct framephy_struct));
40     newfp_str->owner = caller->mm;
41
42     if(frm_lst == NULL)
43     {
44         newfp_str->fp_next = NULL;
45         newfp_str->fnp = fpn;
46         *frm_lst = newfp_str;
47     }
48     // case 2: frame list is not empty
49     else
50     {
51         newfp_str->fp_next = *frm_lst;
52         newfp_str->fnp = fpn;
53         *frm_lst = newfp_str;
54     }
55 }
56
57 }
58
59 pthread_mutex_unlock(&mem_lock);
60
61 return 0;
62 }
```

3.4 Translation Lookaside Buffer (TLB)

3.4.1 Cơ sở lý thuyết


Translation Lookaside Buffer (TLB), hay còn gọi là bộ đệm chuyển đổi, đóng vai trò là bộ nhớ đệm cho bảng phân trang. Vì chi phí sản xuất bộ nhớ đệm cao nên TLB có dung lượng nhỏ. Sau khi tổng hợp hai phần trên, ta đã có được một hệ điều hành đơn giản với một góc nhìn khái

quát qua sơ đồ sau:



Hình ảnh mô phỏng TLB

Tương tự như các bộ nhớ đệm, mỗi phần tử của TLB sẽ có các thành phần là bit hợp lệ, nhãn, và vùng dữ liệu. Vùng dữ liệu trong các phần tử của TLB chứa các chỉ số trang vật lý được đệm lại từ bảng phân trang. Ngoài ra, các phần tử trong bảng phân trang còn chứa thêm các thông tin khác. Do đó, các khối của TLB cũng chứa những thông tin này trong vùng dữ liệu hoặc trong một vùng riêng nhưng ý nghĩa của nó cũng tương tự như vùng dữ liệu.



Dịch địa chỉ sử dụng TLB

3.4.2 Trả lời câu hỏi

Question: What will happen if the multi-core system has each CPU core can be run in a different context, and each core has its own MMU and its part of the core (the TLB)? In modern CPU, 2-level TLBs are common now, what is the impact of these new memory hardware configurations to our translation schemes?

Answer: Trong hệ thống đa lõi, mỗi lõi CPU có MMU và TLB riêng, điều này đòi hỏi hệ điều hành và các giải pháp quản lý bộ nhớ phải thích nghi để tận dụng hiệu quả các cấu hình phần cứng này.

- **Tăng đa luồng:** Với mỗi lõi CPU có thể hoạt động trong ngữ cảnh khác nhau, có tiềm năng tăng đa luồng trong việc thực hiện các nhiệm vụ. Tuy nhiên, để khai thác tối đa tính đa luồng này, thuật toán lập lịch của hệ điều hành cần được tối ưu hóa để phân phối các nhiệm vụ một cách hiệu quả giữa các lõi.
- **Tăng chi phí quản lý bộ nhớ:** Mỗi lõi có MMU và TLB riêng, có thể dẫn đến tăng chi phí quản lý bộ nhớ. Điều này bởi vì các mục nhập TLB của mỗi lõi phải được duy trì đồng bộ với các thay đổi về ánh xạ bộ nhớ. Để đảm bảo tính đồng nhất giữa nhiều TLB, cần phải có sự phối hợp bổ sung và có thể gây ra mất hiệu suất.
- **TLB Shootdowns:** Khi ánh xạ bộ nhớ được sửa đổi, các mục nhập TLB tương ứng trong tất cả các lõi phải bị vô hiệu hóa hoặc cập nhật để phản ánh sự thay đổi. Quá trình này, được gọi là TLB shootdown, có thể tạo ra chi phí thêm, đặc biệt là trong các hệ thống có sự thay đổi thường xuyên về ánh xạ bộ nhớ.
- **Tính nhất quán của TLB:** Để duy trì tính nhất quán giữa các TLB trong hệ thống đa lõi, cần có các cơ chế phần cứng như giao thức TLB shootdown giữa các lõi. Bên cạnh đó, các phương pháp dựa trên phần mềm như giao thức vô hiệu hóa TLB có thể cần thiết để đảm bảo tính nhất quán của TLB qua các lõi.
- **Các giải pháp dịch thích đa dạng:** Với các kiến trúc CPU hiện đại có TLB 2 cấp, các giải pháp dịch thích cần phải thích nghi để tận dụng hiệu quả các cấu trúc này. Các giải pháp dịch thích thích nghi có thể điều chỉnh độ tổng hợp dịch thích dựa trên mẫu truy cập và việc sử dụng TLB để giảm thiểu chi phí dịch thích và cải thiện hiệu suất.

Tóm lại, trong khi hệ thống đa lõi với MMU và TLB riêng cho mỗi lõi cung cấp cơ hội tăng đa luồng, chúng cũng đặt ra thách thức về chi phí quản lý bộ nhớ và duy trì tính nhất quán. Sự phối hợp hiệu quả giữa các thành phần phần cứng và phần mềm là rất quan trọng để khai thác tối đa các lợi ích của các cấu hình phần cứng bộ nhớ này.

3.4.3 Cấu trúc

TLB được sử dụng để chứa các thông tin PID, VALID, SWAP, PGN, FRN. Vì mỗi ô trong storage có kích thước 1 BYTE, nên cần nhiều ô liên kề để tạo được một entry, ở đây nhóm đã sử dụng 5 BYTE liên tiếp. Cấu trúc cụ thể như sau:

3.4.3.1 tlb-alloc

Đây là một trong những hàm quan trọng nhất của TLB, hàm này thực hiện việc cấp phát bộ nhớ cho process, sau đó cập nhật vùng nhớ mới vào TLB. Việc cấp phát về cơ bản cũng giống với mem thông thường tuy nhiên sau khi bộ nhớ được cấp phát, nó sẽ được kết hợp với một số giá trị khác như : pid, pgn, valid,... và được lưu vào TLB để thuận tiện cho việc sử dụng.

3.4.3.2 tlb-free

Hàm này thực hiện việc giải phóng bộ nhớ đã cung cấp đang được chứa trong thanh ghi, việc giải phóng này sẽ đi với đó là giải phóng vùng TLB đang được sử dụng (nếu có). Sau khi dữ liệu được giải phóng.

3.4.3.3 tlb-read

Thực hiện việc tìm kiếm giá trị cần đọc trong TLB, nếu giá trị tồn tại thì đọc trực tiếp từ bộ nhớ, nếu không tồn tại thì sẽ tìm kiếm từ pagetable và cập nhật lại TLB.

3.4.3.4 tlb-write

Thực hiện việc tìm kiếm giá trị cần ghi trong TLB, nếu giá trị tồn tại thì ghi trực tiếp từ bộ nhớ, nếu không tồn tại thì sẽ tìm kiếm từ pagetable và cập nhật lại TLB.

3.4.3.5 Một số thay đổi trong thư viện mm.h


Thêm một số hàm:

```
1 int tlb_cache_write(struct memphy_struct* mp, int pid, int pgnum, int value);
2 int tlb_cache_read(struct memphy_struct* mp, int pid, int pgnum, int* value);
3 uint32_t tlb_create_value(uint32_t pte, uint32_t pgn, int valid); // Create a TLB
   value
4 int tlb_get_pid(struct memphy_struct* mp, int addr); // Get PID from TLB value
5 int tlb_empty(struct memphy_struct* mp, int addr); // Empty TLB value
6 uint32_t tlb_get_pgn(struct memphy_struct* mp, int addr); // Get PGN from TLB
   value
7 int tlb_set_value(struct memphy_struct* mp, int addr, uint32_t value, int pid); //
   Set TLB value
8 int tlb_get_addr(struct memphy_struct* mp, int pid, int pgn); // Get TLB address
9 int tlb_get_fpn(struct memphy_struct* mp, int addr); // Get FPN from TLB value
10 uint32_t tlb_get_value(struct memphy_struct* mp, int addr); // Get TLB value
```

3.4.4 Cách thức truy cập TLB

Ở bài tập này, nhóm thực hiện chế độ để có thể truy cập TLB là Direct. Ở đây, nhóm sử dụng hàm hash từ pid và pgn để ánh xạ ra địa chỉ vật lý của TLB.

- Ưu điểm: Sử dụng direct map sẽ giúp việc truy xuất TLB trở nên nhanh chóng và đơn giản.
- Nhược điểm: Không tận dụng được hết TLB, có thể xảy ra những trường hợp các process chiếm cùng 1 vùng dẫn đến khi đè nhau thường xuyên làm giảm hiệu suất TLB, tăng thời gian cho việc truy xuất dữ liệu. Với các mô hình truy cập bộ nhớ phức tạp, direct mapped TLB có thể gây ra nhiều xung đột và giới hạn khả năng truy cập vào các trang bộ nhớ ảo. Một số trang bộ nhớ ảo có thể không được sử dụng hiệu quả trong direct mapped TLB, khiến cho TLB không tận dụng được toàn bộ khả năng lưu trữ của nó.



Cache Direct Mapping

3.4.5 Chiến lược cập nhật TLB

Khi TLB chưa đầy (tồn tại entry mà biến valid = 0) thì việc cập nhật là tìm frame đầu tiên còn trống và ghi giá trị vào đó. Khi TLB đầy thì việc cập nhật entry được diễn ra direct map ghi đè giá trị mới lên ô hiện tại.

3.5 Hiện thực

Hàm tlballoc

```
1  int tlballoc(struct pcb_t *proc, uint32_t size, uint32_t reg_index)
2  {
3      int addr, val;
4
5      /* By default using vmaid = 0 */
6      val = __alloc(proc, 0, reg_index, size, &addr);
7
8      /* TODO update TLB CACHED frame num of the new allocated page(s)*/
9      /* by using tlb_cache_read()/tlb_cache_write()*/
10     int n_page = (PAGING_PAGE_ALIGNSZ(proc->mm->symrgtbl[reg_index].rg_end) -
11                  PAGING_PAGE_ALIGNSZ(proc->mm->symrgtbl[reg_index].rg_start))/PAGING_PAGESZ;
12     for(int i=0;i<n_page;i++){
13         int pgn = PAGING_PGN(proc->mm->symrgtbl[reg_index].rg_start)+i;
14         // printf("TLB PGN : %d\n",pgn);
15
16         tlb_set_value(proc->tlb,
17                      tlb_get_addr(proc->tlb,proc->pid,pgn),
18                      tlb_create_value(proc->mm->pgd[pgn],pgn,1),
19                      proc->pid);
20         // printf("DOC RA %08x\n %d",tlb_get_value(proc->tlb,tlb_get_addr(proc->tlb,
21                                proc->pid,pgn)),tlb_get_addr(proc->tlb,proc->pid,pgn));
22     }
23     TLBMEMPHY_dump(proc->tlb);
24     return val;
25 }
```

Hàm tlbfree_data

```
1  int tlbfree_data(struct pcb_t *proc, uint32_t reg_index)
2  {
3      int start_addr = PAGING_PGN(proc->mm->symrgtbl[reg_index].rg_start);
4      int end_addr = PAGING_PGN(proc->mm->symrgtbl[reg_index].rg_end);
5
6      __free(proc, 0, reg_index);
7      for(int i=start_addr;i<=end_addr;i++){
8          // tlb_set_value(proc->tlb,tlb_get_addr(proc->tlb,proc->pid,PAGING_PGN(proc
9          ->mm->symrgtbl[reg_index].rg_start)+i),tlb_create_value(reg_index,addr+i,1),
10          proc->pid);
11
12         tlb_set_value(proc->tlb,tlb_get_addr(proc->tlb,proc->pid,PAGING_PGN(proc->mm
13         ->symrgtbl[reg_index].rg_start)+i),tlb_create_value(0,0,0),proc->pid);
14     }
15     /* TODO update TLB CACHED frame num of freed page(s)*/
16     /* by using tlb_cache_read()/tlb_cache_write()*/
17     printf("FREE\n");
18     TLBMEMPHY_dump(proc->tlb);
19     return 0;
20 }
```

Hàm tlbread

```
1 int tlbread(struct pcb_t * proc, uint32_t source,
2            uint32_t offset, uint32_t destination)
3 {
4     BYTE data;
5     int frmnum = -1;
6     int val = 0;
7     /* TODO retrieve TLB CACHED frame num of accessing page(s)*/
8     /* by using tlb_cache_read()/tlb_cache_write()*/
9     /* frmnum is return value of tlb_cache_read/write value*/
10    int page = PAGING_PGN((proc->mm->symrgtbl[source].rg_start + offset));
11    int off = PAGING_OFFST((proc->mm->symrgtbl[source].rg_start + offset));
12    frmnum = tlb_cache_read(proc->tlb, proc->pid, page, &val);
13    if(frmnum<0){
14        val = __read(proc, 0, source, offset, &data);
15    }else{
16        int addr = (frmnum << PAGING_ADDR_FPN_LOBIT) + off;
17        val = MEMPHY_read(proc->mram, addr, &data);
18        printf("READ DATA: %d\n", data);
19    }
20    #ifdef IODUMP
21    if (frmnum >= 0)
22        printf("TLB hit at read region=%d offset=%d\n",
23              source, offset);
24    else
25        printf("TLB miss at read region=%d offset=%d\n",
26              source, offset);
27    #ifdef PAGETBL_DUMP
28    print_pgtbl(proc, 0, -1); //print max TBL
29    #endif
30    MEMPHY_dump(proc->mram);
31    TLBMEMPHY_dump(proc->tlb);
32    #endif
33
34    /* TODO update TLB CACHED with frame num of recent accessing page(s)*/
35    /* by using tlb_cache_read()/tlb_cache_write()*/
36    // tlb_cache_write(proc->tlb, proc->pid, source + offset, val);
37    return val;
38 }
```

Hàm tlbwrite

```
1 int tlbwrite(struct pcb_t * proc, int data_,
2             uint32_t destination, uint32_t offset)
3 {
4     int val = 0;
5     int frmnum = -1;
6     BYTE data = data_;
7     /* TODO retrieve TLB CACHED frame num of accessing page(s)*/
8     /* by using tlb_cache_read()/tlb_cache_write()*/
9     /* frmnum is return value of tlb_cache_read/write value*/
10    int t=0;
11    /* TODO retrieve TLB CACHED frame num of accessing page(s)*/
12    /* by using tlb_cache_read()/tlb_cache_write()*/
13    /* frmnum is return value of tlb_cache_read/write value*/
14    int page = PAGING_PGN((proc->mm->symrgtbl[destination].rg_start + offset));
15    int off = PAGING_OFFST((proc->mm->symrgtbl[destination].rg_start + offset));
16    printf("PAGE %d\n", page);
17    frmnum = tlb_cache_read(proc->tlb, proc->pid, page, &t);
18    if(frmnum<0){
19        val = __write(proc, 0, destination, offset, data);
20    }else{
21        int addr = (frmnum << PAGING_ADDR_FPN_LOBIT) + off;
22        val = MEMPHY_write(proc->mram, addr, data);
23    }
```



```
23     printf("WRITE DATA: %d\n",data);
24 }
25 #ifdef IODUMP
26     if (frmnum >= 0)
27         printf("TLB hit at write region=%d offset=%d value=%d\n",
28             destination, offset, data);
29     else
30         printf("TLB miss at write region=%d offset=%d value=%d\n",
31             destination, offset, data);
32 #ifdef PAGETBL_DUMP
33     print_ptbl(proc, 0, -1); //print max TBL
34 #endif
35     MEMPHY_dump(proc->mram);
36     TLBMEMPHY_dump(proc->tlb);
37 #endif
38
39     return val;
40 }
```

Hàm tlb_change_all_page_tables_of

```
1 int tlb_change_all_page_tables_of(struct pcb_t *proc, struct memphy_struct * mp)
2 {
3     /* TODO update all page table directory info
4      *      in flush or wipe TLB (if needed)
5      */
6     tlb_flush_tlb_of(proc, mp);
7     return 0;
8 }
```

Hàm tlb_flush_tlb_of

```
1 int tlb_flush_tlb_of(struct pcb_t *proc, struct memphy_struct * mp)
2 {
3     for(int i=0; i<mp->maxsz; i++){
4         if(tlb_get_pid(mp, i) == proc->pid){
5             tlb_set_value(mp,i,tlb_create_value(0,0,0),-1);
6         }
7     }
8     return 0;
9 }
```

Hàm tlb_cache_read

```
1 int tlb_cache_read(struct memphy_struct * mp, int pid, int pgnum, int* value)
2 {
3     /* TODO: the identify info is mapped to
4      *      cache line by employing:
5      *      direct mapped, associated mapping etc.
6      */
7     if (mp == NULL || pgnum < 0 || pgnum >= mp->maxsz)
8         return -1;
9     int addr = tlb_get_addr(mp, pid, pgnum);
10    int pid_tlb = tlb_get_pid(mp, addr);
11    int pgnum_tlb = tlb_get_pgn(mp, addr);
12    if(pid!=pid_tlb) return -1;
13    if(pgnum!=pgnum_tlb) return -1;
14    *value = tlb_get_fpn(mp, addr);
15    return *value;
16    return 0;
17 }
```

Hàm TLBMEMPHY_dump

```
1 int TLBMEMPHY_dump(struct memphy_struct * mp)
2 {
3     /*TODO dump memphy contnt mp->storage
4      *      for tracing the memory content
5      */
6     if (mp == NULL) {
7         printf("Error: Invalid memory physical structure\n");
8         return -1;
9     }
10    for(int i = 0; i < mp->maxsz/5; i++){
11        if(!tlb_empty(mp,i))
12            printf("Memory physical content: %d: %08x %02x\n", i, tlb_get_value(mp,i),
13                tlb_get_pid(mp,i));
14    }
15    return 0;
16 }
```

3.6 Kết quả thực thi

3.6.1 Testcase 1 CPU

Input:

```
1 6 1 3
2 1048576 16777216 0 0 0
3 0 p0s 0
4 0 p0s 0
5 2 p1s 15
```

Với các process p0s và p1s lần lượt là:

- p0s

```
1 1 10
2 calc
3 alloc 300 0
4 alloc 300 4
5 free 0
6 alloc 100 1
7 write 100 1 20
8 read 1 20 20
9 write 103 3 20
10 read 3 20 20
11 free 4
12
```

- p1s

```
1 1 10
2 calc
3 calc
4 calc
5 calc
6 calc
7 calc
8 calc
9 calc
10 calc
11 calc
12
```



Output:

```
1 Time slot 0
2 ld_routine
3     Loaded a process at input/proc/p0s, PID: 1 PRI0: 0
4 Time slot 1
5     CPU 0: Dispatched process 1
6     Loaded a process at input/proc/p0s, PID: 2 PRI0: 0
7 Time slot 2
8 SO TRANG DUOC CUNG CAP VA TLB PGN: 2 page 0 1
9 Memory physical content 10144: 80000001 01
10 Memory physical content 10145: 80002000 01
11     Loaded a process at input/proc/p1s, PID: 3 PRI0: 15
12 Time slot 3
13 SO TRANG DUOC CUNG CAP VA TLB PGN: 2 page 2 3
14 Memory physical content 10144: 80000001 01
15 Memory physical content 10145: 80002000 01
16 Memory physical content 10146: 80004003 01
17 Memory physical content 10147: 80006002 01
18 Time slot 4
19 FREE 1 page
20 Time slot 5
21 SO TRANG DUOC CUNG CAP VA TLB PGN: 1 page 0
22 Memory physical content 10144: 80000004 01
23 Memory physical content 10146: 80004003 01
24 Memory physical content 10147: 80006002 01
25 Time slot 6
26 PAGE 0
27 WRITE DATA: 100
28 TLB hit at write region=1 offset=20 value=100
29 print_pgtbl: 0 - 1024
30 00000000: 80000004
31 00000004: 00000000
32 00000008: 80000003
33 00000012: 80000002
34 Memory physical content 10144: 80000004 01
35 Memory physical content 10146: 80004003 01
36 Memory physical content 10147: 80006002 01
37 Time slot 7
38     CPU 0: Put process 1 to run queue
39     CPU 0: Dispatched process 2
40 Time slot 8
41 SO TRANG DUOC CUNG CAP VA TLB PGN: 2 page 0 1
42 Memory physical content 10144: 80000004 01
43 Memory physical content 10146: 80004003 01
44 Memory physical content 10147: 80006002 01
45 Time slot 9
46 SO TRANG DUOC CUNG CAP VA TLB PGN: 2 page 2 3
47 Memory physical content 10144: 80000004 01
48 Memory physical content 10146: 80004003 01
49 Memory physical content 10147: 80006002 01
50 Time slot 10
51 FREE 1 page
52 Time slot 11
53 SO TRANG DUOC CUNG CAP VA TLB PGN: 1 page 0
54 Memory physical content 10144: 80000004 01
55 Memory physical content 10146: 80004003 01
56 Memory physical content 10147: 80006002 01
57 Time slot 12
58 PAGE 0
59 WRITE DATA: 100
60 TLB hit at write region=1 offset=20 value=100
```



```
61 print_pgtbl: 0 - 1024
62 00000000: 80000009
63 00000004: 00000000
64 00000008: 80000008
65 00000012: 80000007
66 Memory physical content 10144: 80000004 01
67 Memory physical content 10146: 80004003 01
68 Memory physical content 10147: 80006002 01
69 Time slot 13
70     CPU 0: Put process 2 to run queue
71     CPU 0: Dispatched process 1
72 READ DATA: 100
73 TLB hit at read region=1 offset=20
74 print_pgtbl: 0 - 1024
75 00000000: 80000004
76 00000004: 00000000
77 00000008: 80000003
78 00000012: 80000002
79 Memory physical content 10144: 80000004 01
80 Memory physical content 10146: 80004003 01
81 Memory physical content 10147: 80006002 01
82 Time slot 14
83 PAGE 0
84 WRITE DATA: 103
85 TLB hit at write region=3 offset=20 value=103
86 print_pgtbl: 0 - 1024
87 00000000: 80000004
88 00000004: 00000000
89 00000008: 80000003
90 00000012: 80000002
91 Memory physical content 10144: 80000004 01
92 Memory physical content 10146: 80004003 01
93 Memory physical content 10147: 80006002 01
94 Time slot 15
95 READ DATA: 103
96 TLB hit at read region=3 offset=20
97 print_pgtbl: 0 - 1024
98 00000000: 80000004
99 00000004: 00000000
100 00000008: 80000003
101 00000012: 80000002
102 Memory physical content 10144: 80000004 01
103 Memory physical content 10146: 80004003 01
104 Memory physical content 10147: 80006002 01
105 Time slot 16
106 FREE 1 page
107 Time slot 17
108     CPU 0: Processed 1 has finished
109     CPU 0: Dispatched process 2
110 READ DATA: 100
111 TLB hit at read region=1 offset=20
112 print_pgtbl: 0 - 1024
113 00000000: 80000009
114 00000004: 00000000
115 00000008: 80000008
116 00000012: 80000007
117 Memory physical content 10144: 80000004 01
118 Time slot 18
119 PAGE 0
120 WRITE DATA: 103
121 TLB hit at write region=3 offset=20 value=103
122 print_pgtbl: 0 - 1024
```



```
123 00000000: 80000009
124 00000004: 00000000
125 00000008: 80000008
126 00000012: 80000007
127 Memory physical content 10144: 80000004 01
128 Time slot 19
129 READ DATA: 103
130 TLB hit at read region=3 offset=20
131 print_pgtbl: 0 - 1024
132 00000000: 80000009
133 00000004: 00000000
134 00000008: 80000008
135 00000012: 80000007
136 Memory physical content 10144: 80000004 01
137 Time slot 20
138 FREE 1 page
139 Time slot 21
140 CPU 0: Processed 2 has finished
141 CPU 0: Dispatched process 3
142 Time slot 22
143 Time slot 23
144 Time slot 24
145 Time slot 25
146 Time slot 26
147 Time slot 27
148 CPU 0: Put process 3 to run queue
149 CPU 0: Dispatched process 3
150 Time slot 28
151 Time slot 29
152 Time slot 30
153 Time slot 31
154 CPU 0: Processed 3 has finished
155 CPU 0 stopped
```

Biểu đồ Gantt



Giải thích kết quả

Dòng đầu tiên của input: 6 1 3, nghĩa là mỗi timeslice sẽ là 6 timeslot, có 1 CPU là CPU 0 và có tổng cộng 3 process.

Dòng thứ 2 của input: 1048576 16777216 0 0 0, kích thước của MEMRAM và MEMSWAP lần lượt là 1048576 và 16777216. Kết quả của từng timeslot được giải thích như sau:

- Timeslot 0: Process p0s được load với pid=1.
- Process 1 thực hiện lệnh CALC (không in gì ra màn hình). Process p0s được load với pid=2.

- Timeslot 2: Process 1 thực hiện lệnh ALLOC 300 0, thực hiện cấp phát 300 byte và lưu địa chỉ vào thanh ghi 0. Vì một trang có kích thước là 256 byte nên số trang cần được cung cấp là 2. Page number được gán là 0 và 1.
- Timeslot 3: Process 1 thực hiện lệnh ALLOC 300 4, thực hiện cấp phát 300 byte và lưu địa chỉ vào thanh ghi 4. Tương tự như trên, số trang cần được cung cấp là 2. Page number được gán là 2.
- Timeslot 4: Process 1 thực hiện lệnh FREE 0. Giải phóng vùng nhớ được cấp phát tại địa chỉ lưu tại thanh ghi 0.
- Timeslot 5: Process 1 thực hiện lệnh ALLOC 100 1, thực hiện cấp phát 100 byte và lưu địa chỉ vào thanh ghi 1. Số trang cần được cung cấp là 1. Page number được gán là 0.
- Timeslot 6: Process 1 thực hiện lệnh WRITE 100 1 20, thực hiện ghi giá trị 100 vào địa chỉ được lưu ở thanh ghi 1 cộng với offset 20. Lúc này chương trình tìm thấy địa chỉ trong TLB và thông báo 1 TLB hit.
- Timeslot 7: Process 1 đã chạy hết 6 timeslot cho phép nên process 1 được đặt vào run queue, process 2 thực hiện lệnh CALC.
- Timeslot 8 - Timeslot 12: Process 2 thực hiện các lệnh tương tự như process 1
- Timeslot 13: Process 2 đã chạy hết 6 timeslot cho phép nên process 2 được đặt vào run queue, process 1 thực hiện lệnh READ 1 20 20, thực hiện đọc 1 byte dữ liệu tại địa chỉ được lưu tại thanh ghi 1 cộng với offset 20, sau đó lưu dữ liệu vào thanh ghi 20. Lúc này chương trình tìm thấy địa chỉ trong TLB và thông báo 1 TLB hit. Do trước đó chương trình đã thực hiện lệnh ghi giá trị 100 vào địa chỉ cần đọc, nên giá trị đọc được là 100.
- Timeslot 14: Process 1 thực hiện lệnh WRITE 103 3 20, thực hiện ghi giá trị 103 vào địa chỉ được lưu ở thanh ghi 3 cộng với offset 20. Lúc này chương trình tìm thấy địa chỉ trong TLB và thông báo 1 TLB hit.
- Timeslot 15: Process 1 thực hiện lệnh READ 3 20 20, thực hiện đọc 1 byte dữ liệu tại địa chỉ được lưu tại thanh ghi 3 cộng với offset 20, sau đó lưu dữ liệu vào thanh ghi 20. Lúc này chương trình tìm thấy địa chỉ trong TLB và thông báo 1 TLB hit. Do trước đó chương trình đã thực hiện lệnh ghi giá trị 103 vào địa chỉ cần đọc, nên giá trị đọc được là 103.
- Timeslot 16: Process 1 thực hiện lệnh FREE 4, thực hiện giải phóng vùng nhớ được cấp phát tại địa chỉ lưu ở thanh ghi 4.
- Timeslot 17: Kết thúc process 1. Process 2 tiếp tục thực thi lệnh tiếp theo (tương tự như process 1)
- Timeslot 18 - Timeslot 20: Process 2 thực hiện các lệnh tương tự như process 1.
- Timeslot 21: Kết thúc process 2. Process 3 được đưa vào thực thi.
- Timeslot 21 - Timeslot 30: Process 3 thực hiện các lệnh CALC. Tại timeslot 27, do đã hết 6 timeslot cho process 3 nên process 3 được đưa vào run queue, sau đó lại tiếp tục đưa ra thực thi.
- Timeslot 31: Kết thúc process 3. Kết thúc chương trình.



3.6.2 Testcase 2 CPU

Input:

```
1 6 2 3
2 1048576 16777216 0 0 0
3 0 p0s 0
4 0 p0s 0
5 2 p1s 15
```

Với các process p0s và p1s như đã trình bày ở phần trên.

Output:

```
1 Time slot 0
2 ld_routine
3     Loaded a process at input/proc/p0s, PID: 1 PRI0: 0
4     CPU 1: Dispatched process 1
5 Time slot 1
6     Loaded a process at input/proc/p0s, PID: 2 PRI0: 0
7 Time slot 2
8     CPU 0: Dispatched process 2
9 SO TRANG DUOC CUNG CAP VA TLB PGN: 2 page 0 1
10 Memory physical content 10144: 80000001 01
11 Memory physical content 10145: 80002000 01
12     Loaded a process at input/proc/p1s, PID: 3 PRI0: 15
13 Time slot 3
14 SO TRANG DUOC CUNG CAP VA TLB PGN: 2 page 0 1
15 SO TRANG DUOC CUNG CAP VA TLB PGN: 2 page 2 3
16 Memory physical content 10144: 80000001 01
17 Memory physical content 10145: 80002000 01
18 Memory physical content 10146: 80004003 01
19 Memory physical content 10147: 80006002 01
20 Memory physical content 10144: 80000001 01
21 Memory physical content 10145: 80002000 01
22 Memory physical content 10146: 80004003 01
23 Memory physical content 10147: 80006002 01
24 FREE 1 page
25 Time slot 4
26 SO TRANG DUOC CUNG CAP VA TLB PGN: 2 page 2 3
27 Memory physical content 10146: 80004003 01
28 Memory physical content 10147: 80006002 01
29 Time slot 5
30 FREE 1 page
31 SO TRANG DUOC CUNG CAP VA TLB PGN: 1 page 0
32 Memory physical content 10144: 80000008 01
33 Memory physical content 10146: 80004003 01
34 Memory physical content 10147: 80006002 01
35 Time slot 6
36 PAGE 0
37 WRITE DATA: 100
38 TLB hit at write region=1 offset=20 value=100
39 print_pgtbl: 0 - 1024
40 00000000: 80000008
41 00000004: 00000000
42 00000008: 80000003
43 00000012: 80000002
44 SO TRANG DUOC CUNG CAP VA TLB PGN: 1 page 0
45 Memory physical content 10144: 80000008 01
46 Memory physical content 10146: 80004003 01
47 Memory physical content 10147: 80006002 01
48 Memory physical content 10144: 80000008 01
49 Memory physical content 10146: 80004003 01
50 Memory physical content 10147: 80006002 01
```



```
51 Time slot 7
52 CPU 1: Put process 1 to run queue
53 CPU 1: Dispatched process 1
54 READ DATA: 100
55 TLB hit at read region=1 offset=20
56 print_pgtbl: 0 - 1024
57 00000000: 80000008
58 00000004: 00000000
59 00000008: 80000003
60 00000012: 80000002
61 PAGE 0
62 WRITE DATA: 100
63 TLB hit at write region=1 offset=20 value=100
64 print_pgtbl: 0 - 1024
65 00000000: 80000009
66 00000004: 00000000
67 00000008: 80000007
68 00000012: 80000006
69 Memory physical content 10144: 80000008 01
70 Memory physical content 10146: 80004003 01
71 Memory physical content 10147: 80006002 01
72 Memory physical content 10144: 80000008 01
73 Memory physical content 10146: 80004003 01
74 Memory physical content 10147: 80006002 01
75 Time slot 8
76 PAGE 0
77 WRITE DATA: 103
78 TLB hit at write region=3 offset=20 value=103
79 print_pgtbl: 0 - 1024
80 00000000: 80000008
81 00000004: 00000000
82 00000008: 80000003
83 00000012: 80000002
84 CPU 0: Put process 2 to run queue
85 CPU 0: Dispatched process 2
86 READ DATA: 100
87 TLB hit at read region=1 offset=20
88 print_pgtbl: 0 - 1024
89 00000000: 80000009
90 00000004: 00000000
91 00000008: 80000007
92 00000012: 80000006
93 Memory physical content 10144: 80000008 01
94 Memory physical content 10146: 80004003 01
95 Memory physical content 10147: 80006002 01
96 Memory physical content 10144: 80000008 01
97 Memory physical content 10146: 80004003 01
98 Memory physical content 10147: 80006002 01
99 Time slot 9
100 READ DATA: 103
101 TLB hit at read region=3 offset=20
102 print_pgtbl: 0 - 1024
103 00000000: 80000008
104 00000004: 00000000
105 00000008: 80000003
106 00000012: 80000002
107 PAGE 0
108 WRITE DATA: 103
109 TLB hit at write region=3 offset=20 value=103
110 print_pgtbl: 0 - 1024
111 00000000: 80000009
112 00000004: 00000000
```





```

113 00000008: 80000007
114 00000012: 80000006
115 Memory physical content 10144: 80000008 01
116 Memory physical content 10146: 80004003 01
117 Memory physical content 10147: 80006002 01
118 Memory physical content 10144: 80000008 01
119 Memory physical content 10146: 80004003 01
120 Memory physical content 10147: 80006002 01
121 Time slot 10
122 READ DATA: 103
123 TLB hit at read region=3 offset=20
124 print_pgtbl: 0 - 1024
125 00000000: 80000009
126 00000004: 00000000
127 00000008: 80000007
128 00000012: 80000006
129 FREE 1 page
130 Memory physical content 10144: 80000008 01
131 Time slot 11
132 FREE 1 page
133     CPU 1: Processed 1 has finished
134     CPU 1: Dispatched process 3
135 Time slot 12
136     CPU 0: Processed 2 has finished
137     CPU 0 stopped
138 Time slot 13
139 Time slot 14
140 Time slot 15
141 Time slot 16
142 Time slot 17
143     CPU 1: Put process 3 to run queue
144     CPU 1: Dispatched process 3
145 Time slot 18
146 Time slot 19
147 Time slot 20
148 Time slot 21
149     CPU 1: Processed 3 has finished
150     CPU 1 stopped

```

Biểu đồ Gantt



Giải thích kết quả


Input tương tự như testcase ở phần 4.4.8a. Chỉ khác là testcase này sử dụng 2 CPU là CPU 0 và CPU 1. Kết quả tại từng timeslot được giải thích như sau:

- Timeslot 0: Load process 1 (p0s) vào CPU 1. Và được thực thi luôn lệnh CALC ngay trong timeslot này.

- Timeslot 1: process 2 (p0s) được load vào CPU 0.
- Timeslot 2: Process 1 thực hiện lệnh ALLOC 300 0, thực hiện cấp phát 300 byte và lưu địa chỉ vùng nhớ vào thanh ghi 0. Đồng thời, process 2 thực hiện lệnh CALC. Lúc này, process 3 (p1s) cũng được load và đưa vào run queue.
- Timeslot 3: Process 1 thực hiện lệnh ALLOC 300 4, thực hiện cấp phát 300 byte và lưu địa chỉ vùng nhớ vào thanh ghi 4. Đồng thời, process 2 thực hiện lệnh ALLOC 300 0 (tương tự process 1).
- Timeslot 4: Process 1 thực hiện lệnh FREE 0, thực hiện giải phóng vùng nhớ tại địa chỉ lưu ở thanh ghi 0. Đồng thời, process 2 thực hiện lệnh ALLOC 300 4 (tương tự process 1).
- Timeslot 5: Process 1 thực hiện lệnh ALLOC 100 1, thực hiện cấp phát 100 byte và lưu địa chỉ vào thanh ghi 1. Số trang cần được cung cấp là 1. Page number được gán là 0. Đồng thời, process 2 thực hiện lệnh FREE 0 (tương tự process 1)
- Timeslot 6: Process 1 thực hiện lệnh WRITE 100 1 20, thực hiện ghi giá trị 100 vào địa chỉ được lưu ở thanh ghi 1 cộng với offset 20. Lúc này chương trình tìm thấy địa chỉ trong TLB và thông báo 1 TLB hit. Đồng thời, process 2 thực hiện lệnh ALLOC 100 1 (tương tự process 1)
- Timeslot 7: Process 1 thực hiện lệnh READ 1 20 20, thực hiện đọc 1 byte dữ liệu tại địa chỉ được lưu tại thanh ghi 1 cộng với offset 20, sau đó lưu dữ liệu vào thanh ghi 20. Lúc này chương trình tìm thấy địa chỉ trong TLB và thông báo 1 TLB hit. Do trước đó chương trình đã thực hiện lệnh ghi giá trị 100 vào địa chỉ cần đọc, nên giá trị đọc được là 100. Đồng thời, process 2 thực hiện lệnh WRITE 100 1 20 (tương tự process 1)
- Timeslot 8: Process 1 thực hiện lệnh WRITE 103 3 20, thực hiện ghi giá trị 103 vào địa chỉ được lưu ở thanh ghi 3 cộng với offset 20. Lúc này chương trình tìm thấy địa chỉ trong TLB và thông báo 1 TLB hit. Đồng thời, process 2 thực hiện lệnh READ 1 20 20 (tương tự process 1)
- Timeslot 9: Process 1 thực hiện lệnh READ 3 20 20, thực hiện đọc 1 byte dữ liệu tại địa chỉ được lưu tại thanh ghi 3 cộng với offset 20, sau đó lưu dữ liệu vào thanh ghi 20. Lúc này chương trình tìm thấy địa chỉ trong TLB và thông báo 1 TLB hit. Do trước đó chương trình đã thực hiện lệnh ghi giá trị 103 vào địa chỉ cần đọc, nên giá trị đọc được là 103. Đồng thời, process 2 thực hiện lệnh WRITE 103 3 20 (tương tự process 1)
- Timeslot 10: Process 1 thực hiện lệnh FREE 4, thực hiện giải phóng vùng nhớ được cấp phát tại địa chỉ lưu ở thanh ghi 4. Đồng thời, process 2 thực hiện lệnh READ 3 20 20 (tương tự process 1)
- Timeslot 11: Kết thúc process 1. Lúc này, process 3 sẽ được load vào CPU 1 và thực hiện lệnh CALC đầu tiên. Đồng thời, process 2 thực hiện lệnh FREE 4 (tương tự process 1)
- Timeslot 12: Kết thúc process 2. Lúc này không còn process nào trong hàng đợi nữa nên CPU 0 dừng lại. Đồng thời, process 3 thực hiện lệnh CALC thứ hai.
- Timeslot 13 - Timeslot 20: Process 3 thực hiện các lệnh CALC còn lại.
- Timeslot 21: Process 3 kết thúc. CPU 1 cũng dừng lại. Kết thúc chương trình.

4 Put It All Together

4.1 Cơ sở lý thuyết



Hình 3: Tổng hợp các module

4.2 Trả lời câu hỏi

Question: Question: What will happen if the synchronization is not handled in your simple OS? Illustrate the problem of your simple OS by example if you have any. Note: You need to run two versions of your simple OS: the program with/without synchronization, then observe their performance based on demo results and explain their diff.

Answer: Trong một hệ điều hành multi-tasking, đồng bộ hóa là rất quan trọng để đảm bảo rằng nhiều process hoặc thread không can thiệp vào việc thực thi lẫn nhau và truy cập vào tài nguyên được chia sẻ. Nếu đồng bộ hóa không được xử lý đúng cách, nó có thể dẫn đến tình trạng race conditions, deadlocks và các sự cố khác có thể khiến hệ thống trở nên không ổn định hoặc không phản hồi.

Ví dụ: Nếu hai tác vụ cố gắng truy cập đồng thời cùng một tài nguyên mà không đồng bộ hóa phù hợp, điều đó có thể dẫn đến tình trạng chạy đua trong đó hành vi của hệ thống trở nên khó đoán. Hãy xem xét một tình huống trong đó hai process, process 1 và process 2 đều cùng cố gắng truy cập vào một tài nguyên được chia sẻ, chẳng hạn như một biến toàn cục, mà không có sự đồng bộ hóa thích hợp. Cả hai process đều đọc giá trị của biến và tăng giá trị đó, sau đó ghi giá trị mới trở lại biến. Nếu process 1 và process 2 thực hiện đồng thời và cả hai đều đọc giá trị của biến cùng một lúc, cả hai sẽ nhận được cùng một giá trị. Sau đó, cả hai sẽ tăng giá trị này và ghi lại vào biến. Tuy nhiên, vì cả hai tác vụ đều tăng giá trị lên 1, nên giá trị cuối cùng của



biến lẽ ra phải được tăng lên 2, nhưng nó chỉ được tăng lên 1 vì mỗi tác vụ chỉ nhìn thấy giá trị trước đó.



Tài liệu

- [1] Slide bài giảng thuộc sở hữu của Trường Đại học Bách Khoa.
- [2] Sách Operating System - Abraham Silberschatz