Trường ĐH Công Nghiệp TP.HCM Khoa Công nghệ Điện Tử Bộ môn Điện Tử Công Nghiệp

ĐỀ CƯƠNG ÔN THI MÔN ĐIỆN TỬ SỐ

(HỆ TRUNG CẤP, CAO ĐẮNG & ĐẠI HỌC)

Ngày cập nhật: 06/06/2008 Số câu: 424

<u>C</u>]

<u>HƯƠNG 1 : HỆ THỐNG SỐ ĐẾM</u>	
1. Số bát phân tương đương của số nhị phân 110100.11 là:	
a. 64.6* b. 64.3 c. 34.6 d. 34.3	
2. Số thập phân tương đương của số nhị phân 110100.11 là:	
a. 64.6 b. 52.75* c. 34.3 d. 34.6	
3. Số thập lục phân tương đương của số nhị phân 110100.11 là:	
a. 64.6 b. 64.3 c. 34.C* d. 34.3	
4. Số nhị phân tương đương của số bát phân 75.3 là:	
a. 01110101.0011 b. 101111.011 c. 111101.110 d. 111101.011*	
5. Số thập phân tương đương của số bát phân 75.3 là:	
a. 61.375* b. 61.75 c. 47.375 d. 47.75	
6. Số thập lục phân tương đương của số bát phân 75.3 là:	
a. 3D.3 b. 3D.6* c. CD.6 d. CD.3	
7. Số nhị phân tương đương của số thập phân 25.375 là:	
a. 10011.011 b. 10011.11 c. 11001.011* d. 11001.11	
8. Số bát phân tương đương của số thập phân 25.375 là:	
a. 23.6 b. 23.3 c. 31.6 d. 31.3*	
9. Số thập lục phân tương đương của số thập phân 25.375 là:	
a. 19.6* b. 19.C c. 13.6 d. 13.C	
10. Số BCD8421 tương đương của số thập phân 29.5 là:	
a. 11101.1 b. 00101001.0101* c. 101001.101 d. 00101001.101	
11. Số nhị phân tương đương của số thập lục phân 37.E là:	
a. 11111.111 b. 11111.0111 c. 110111.111* d. 110111.0111	
12. Số bát phân tương đương của số thập lục phân 37.E là:	
a. 77.7 b. 77.34 c. 67.34 d. 67.7*	
13. Số thập phân tương đương của số thập lục phân 37.E là:	
a. 55.875* b. 55.4375 c. 31.875 d. 31.4375	
14. Số thập phân tương đương của số BCD 00110010.0100 là:	
a. 50.25 b. 32.4* c. 32.1 d. 62.2	
15. Mã BCD của số thập phân 251 là:	
a. 10 0101 0001 b. 0100 0101 0001 c. 0010 0101 0001* d. 0010 0101 0	01
16. Mã quá 3 của số thập phân 47 là:	
a. 110010* b. 100111 c. 1111010 d. 101111	
17. Số thân nhân tượng đượng của số nhị nhân có mã quá ba 01100100 là:	

a. 64	b. 144 c. 100)	d. 97*				
18. Số thập lục pl	hân tương đương củ	ia số nhị phân	có mã quá ba	01100100 là:			
	b. 61* c. 100	•	•				
19. Số bát phân tư	ương đương của số	nhị phân có m	ã quá ba 0110	00101 là:			
a.145	b. 142*	c. 101	d. 98				
20. Mã Gray tươn	ng đương của số 11	0010 B là:					
a. 111100	b. 101010	c. 101101	d. 101	011*			
21. Mã Gray tươn	ng đương của số nhị	ị phân có mã q	uá ba 011001	là:			
	b. 010001 c. 011						
22. Số bù 1 của so	ố nhị phân 1010 là:						
a. 0101*	b. 1001	c. 1011	d. 0110				
23. Số bù 2 của sơ	ố nhị phân 1010 là:						
a. 0101	b. 0110*	c. 1100	d. 100	00			
24. Số thập phân	tương đương của số	ố nhị phân 100	00000 là:				
a. 100	b. 102	c. 128*	d. 127	7			
25. Số thập phân	tương đương của số	ố nhị phân 111	1 là:				
a. 1111	b. 16	c. 65	d.15*				
26. Số thập phân	tương đương của số	ố nhị phân 100	00001 là:				
a. 129*	b. 128 c. 127	7	d. 126				
27. Số thập lục pl	hân tương đương củ	ia số nhị phân	11111111 là:				
a. FF*	b. 128	c. 255	d. 377				
28. Số thập phân	tương đương của số	ố bát phân 36 l	à:				
a. 30*	b. 26 c. 44		d. 38				
29. Số thập phân	tương đương của số	ố bát phân 257	7 là:				
a. 267	b. 247	c. 157	d. 175*				
30. Số thập phân	tương đương của s	ố thập lục phâ	n 7FF là:				
a. 71515	b. 2047*	c. 3777	d. 7000				
	tương đương của số	thập lục phân	7FF là:				
a. 00111111111	_	000	_	d. 11111111111*			
32. Số nhị phân	4 bit biểu diễn đượ	rc tối đa bao n	hiêu số?				
	b. 8	c. 1111	d. 16*	•			
33. Số nhị phân 8	8 bit biểu diễn đượ	c tối đa bao nh	niêu số?				
	b. 255	c. 111111111	,	00000			
34. Trong hệ thố	ng bát phân có bao	nhiêu số có 2	chữ số?				
a. 256	b. 100	c. 64*	d. 63				
	ng thập lục phân co	ó bao nhiêu số	có 2 chữ số?				
a. 256 *	b. 100	c. 64	d. 63				
36. Trong hệ thố	ng nhị phân ký hiệu	ı LSB mang ý	nghĩa sau:				
a. Bịt có trọng số		b. Bit	có trọng số ló	n nhất.			
c. Số có nghĩa nh			ít nghĩa nhất				
	ng nhị phân ký hiệu			,			
a. Bịt có trọng số		,	có trọng số ló	n nhât.*			
c. Số có nghĩa nhất d. Số ít nghĩa nhất							
	rong số nhị phân đu	_					
a. Bit*	b. Byte	c. Nip	pple	d. Word			

39. Phải dùng n	nột sô nhị phân có ba	o nhiêu bit đê	diên tả	sô thập phân	500 ?			
a. 500	b. 5	c. 9*		d. 10				
40. Phải dùng một số nhị phân có bao nhiều bit để diễn tả số thập phân 1000?								
a. 512	b. 5	c. 9		d. 10*				
41. 1 Kbit bằng	bao nhiêu bit?							
a. 1000	b. 1024*	c. 8000		d. 8192				
42. 4 Kbit bằng bao nhiêu bit?								
a. 4		c. 4000		d. 4096*				
43. 4 Mbit bằng bao nhiêu bit?								
a. 4	b. 4000000	c. 4194304*		d. 16777216				
44. 1 Kbyte bằng bao nhiêu bit?								
a. 8000	b. 1024	c. 1000		d. 8192*				
45. 2 Kbyte bằng bao nhiêu byte?								
a. 2000	b. 2048*	c. 2	d. 102	4				
46. Để diễn tả số thập phân 999 thì số bit của số nhị phân ít hơn số bit của số BCD là bao nhiều								
bit?								
a. 9	b. 4	c. 2*	d.3					
47. Các số nhị phân sau số nào không phải là số BCD:								
a. 1001 0011	b. 1011 0101	*	c. 010	1 0111	d. 0011 1001			
48. Số bù hai của một số nhị phân:								
a. Là chính số nhị phân đó			b. Số bù 1 cộng thêm 1*					
c. Đổi bit 0 thành 1 một thành 0 của số bù 1			d. Bù của số bù 1					
49. 11011B + 11101B bằng bao nhiêu ?								
a. 101000B	b. 110110B		c. 111	000B*	d. 111010 B			
50. 110110 B - 11101 B bằng bao nhiêu ?								
a. 11001B*	1001B* b. 10101B		c. 110	11B	d. 10011B			

CHƯƠNG 2: ĐẠI SỐ BOOLE VÀ CỔNG LOGIC

Với moi phần tử x thuộc tập hợp B = $\{0,1\}$, tồn tại phần tử bù \bar{x} sao cho: 51.

a.
$$x + \bar{x} = 1*$$

$$b. x + \overline{x} = 0 \qquad c. x + \overline{x} = x$$

$$c. x + \bar{x} = x$$

d.
$$x + \bar{x} = \bar{x}$$

52. Với mọi phần tử x thuộc tập hợp B = $\{0,1\}$, tồn tại phần tử bù \bar{x} sao cho:

a.
$$x. \bar{x} = 1$$

b. x.
$$\bar{x} = 0*$$

c. x.
$$\bar{x} = \bar{x}$$

d.
$$\mathbf{x}.\bar{\mathbf{x}} = \mathbf{x}$$

53. Với mọi phần tử x thuộc tập hợp $B = \{0,1\}$, tồn tại các hằng số 0 và 1 sao cho:

a.
$$x + 0 = 0$$
; $x.1 = 1$

b.
$$x + 0 = x$$
; $x \cdot 1 = 1$

c.
$$x + 0 = x$$
; $x.1 = x*$

d.
$$x + 0 = 0$$
; $x.1 = x$

54. Với mọi phần tử x thuộc tập hợp $B = \{0,1\}$, tồn tại các hằng số 0 và 1 sao cho:

a.
$$x + 1 = x$$
; $x.0 = x$

b.
$$x + 1 = 1$$
; $x.0 = x$

c.
$$x + 1 = x$$
; $x \cdot 0 = 0$

d.
$$x + 1 = 1$$
; $x.0 = 0$ *

55. Với mọi phần tử x thuộc tập hợp $B = \{0,1\}$, ta có:

a.
$$x + x = x^*$$

b.
$$x + x = 2x$$

c.
$$x + x = 0$$

d.
$$x + x = 1$$

56. Với moi phần tử x thuộc tập hợp $B = \{0,1\}$, ta có:

a.
$$x.x = x^2$$

b.
$$x.x = x^*$$

$$c. x.x = 0$$

$$d. x.x = 1$$

57. Với mọi phần tử X thuộc tập hợp $B = \{0,1\}$, ta có:

a.
$$\overline{X} = 0$$

b.
$$\overline{X} = 1$$

b.
$$\overline{X} = 1$$
 c. $\overline{X} = X^*$

d.
$$\overline{\overline{X}} = \overline{X}$$

58. Với mọi phần tử x và y thuộc tập hợp $B = \{0,1\}$, ta có:

a.
$$\overline{x+y} = \overline{x} + \overline{y}$$
 b. $\overline{x+y} = x+y$ c. $\overline{x+y} = x.y$

b.
$$\overline{x+y} = x + y$$

c.
$$\overline{x+y} = x.y$$

d.
$$\overline{x+y} = \overline{x}.\overline{y} *$$

59. Với mọi phần tử x và y thuộc tập hợp $B = \{0,1\}$, ta có:

a.
$$\overline{x.y} = \overline{x} + \overline{y} *$$

b.
$$\overline{x.y} = x+y$$
 c. $\overline{x.y} = x.y$

c.
$$\overline{x.y} = x.y$$

d.
$$\overline{x.y} = \overline{x} \cdot \overline{y}$$

60. Với mọi phần tử x, y và z thuộc tập hợp $B = \{0,1\}$, ta có:

a.
$$\overline{x + y + z} = x.y.z$$

b.
$$\overline{x+y+z} = \overline{x} \cdot \overline{y} \cdot \overline{z} *$$

c.
$$\overline{x+y+z} = \overline{x} + \overline{y} + \overline{z}$$

d.
$$\overline{x+y+z} = x+y+z$$

61. Với mọi phần tử x, y và z thuộc tập hợp $B = \{0,1\}$, ta có:

a.
$$\overline{x.y.z} = \overline{x} \cdot \overline{y} \cdot \overline{z}$$

b.
$$\overline{x.y.z} = x.y.z$$

c.
$$\overline{x.y.z} = \overline{x} + \overline{y} + \overline{z} *$$

d.
$$\overline{x.y.z} = x + y + z$$


62. Cho sơ đồ mạch logic như hình 2.1. Biểu thức đại số logic của ngõ ra Y là:

a.
$$Y = A.B*$$

b.
$$Y = A + B$$

c.
$$Y = \overline{A.B}$$

d.
$$Y = \overline{A + B}$$




63. Cho sơ đồ mạch logic như hình 2.2. Biểu thức đại số của Y là:

a.
$$Y = A.B$$

b.
$$Y = A + B^*$$

c.
$$Y = \overline{A.B}$$

d.
$$Y = \overline{A + B}$$




64. Cho sơ đồ mạch logic như hình 2.3. Biểu thức đại số của Y là:

a.
$$Y = A.B$$

b.
$$Y = A + B$$


c.
$$Y = \overline{A.B} *$$

d.
$$Y = \overline{A + B}$$



65. Cho sơ đồ mạch logic như hình 2.4. Biểu thức đại số của Y là:

- a. Y = A.B
- b. Y = A + B
- c. $Y = \overline{A.B}$
- d. $Y = \overline{A + B} *$



66. Cho sơ đồ mạch logic như hình 2.5. Biểu thức đại số của Y là:

- a. $Y = A.\overline{B} + \overline{A}.B^*$
- b. $Y = A.B + \overline{A}.\overline{B}$
- c. Y = A + B
- d. $Y = \overline{A + B}$




67. Cho sơ đồ mạch logic như hình 2.6. Biểu thức đại số của Y là:

- a. $Y = A.\overline{B} + \overline{A}.B$
- b. $Y = A.B + \overline{A}.\overline{B} *$
- c. Y = A + B
- d. $Y = \overline{A + B}$




68. Cho sơ đồ mạch logic như hình 2.7. Biểu thức đại số của Y là:

- a. Y = A.B.C*
- b. Y = A + B + C
- c. $Y = \overline{A.B.C}$
- d. $Y = \overline{A + B + C}$



69. Cho sơ đồ mạch logic như hình 2.8. Biểu thức đại số của Y là:

- a. Y = A.B.C
- b. Y = A + B + C
- c. $Y = \overline{A.B.C} *$
- d. $Y = \overline{A + B + C}$




70. Cho sơ đồ mạch logic như hình 2.9. Biểu thức đại số của Y là:

- a. Y = A.B.C
- b. $Y = A + B + C^*$
- c. $Y = \overline{A.B.C}$
- d. $Y = \overline{A + B + C}$




71. Cho sơ đồ mạch logic như hình 2.10. Biểu thức đại số của Y là:

- a. Y = A.B.C
- b. Y = A + B + C
- c. $Y = \overline{A.B.C}$
- d. $Y = \overline{A + B + C} *$



72. Cho sơ đồ mạch logic như hình 2.11. Biểu thức đại số của Y là:


- a. Y = A
- b. $Y = \overline{A} *$
- c. $Y = A.\overline{A}$
- d. $Y = A + \overline{A}$



73. Cho sơ đồ mạch logic như hình 2.12. Biểu thức đại số của Y là:


- a. Y = A
- b. $Y = A.\overline{A}$
- c. $Y = \overline{A} *$

d. $Y = A + \overline{A}$




74. Cho sơ đồ mạch logic như hình 2.12a. Biểu thức đại số của Y là:

- a. $Y = (\overline{B} + \overline{A} + I0)(\overline{B} + A + I1)(B + \overline{A} + I2)(B + A + I3)$
- b. $Y = \overline{B} \overline{A} I0 + \overline{B} AI1 + B \overline{A} I2 + BAI3*$
- c. $Y = \overline{B} \overline{A} I3 + \overline{B} A I2 + B \overline{A} I1 + BA I0$
- d. Tất cả đều sai



75. Cho sơ đồ mạch logic như hình 2.13. Biểu thức đại số của Y là:

- a. Y = A.B*
- b. Y = A+B
- c. $Y = \overline{A.B}$
- d. $Y = \overline{A + B}$




76. Cho sơ đồ mạch logic như hình 2.13a. Biểu thức đại số của Y là:

- a.Y = A.B
- b. Y = A+B
- c. $Y = \overline{A.B} *$
- d. $Y = \overline{A + B}$



77. Cho sơ đồ mạch logic như hình 2.13b. Biểu thức đại số của Y là:




a.Y = A.B*

b. Y = A+B

c. $Y = \overline{A.B}$

d. $Y = \overline{A + B}$

78. Cho sơ đồ mạch logic như hình 2.13c. Biểu thức đại số của Y là:




a.Y = A.B

b. Y = A + B

c. $Y = \overline{A.B}$

d. $Y = \overline{A + B} *$

79. Cho sơ đồ mạch logic như hình 2.13d. Biểu thức đại số của Y là:



a.Y = A.B

b. $Y = A + B^*$

c. $Y = \overline{A.B}$

d. $Y = \overline{A + B}$


80. Cho sơ đồ mạch logic như hình 2.14. Biểu thức đại số của Y là:

a. Y = A.B*

b. Y = A+B

c. $Y = \overline{A.B}$

d. $Y = \overline{A + B}$




81. Cho sơ đồ mạch logic như hình 2.15. Biểu thức đại số của Y là:

a. Y = A.B

b. $Y = A + B^*$

c. $Y = \overline{A.B}$

d. Y = A + B




82. Cho sơ đồ mạch logic như hình 2.16. Biểu thức đại số của Y là:

a. Y = A.B

b. $Y = A + B^*$


c. $Y = \overline{A.B}$

d. $Y = \overline{A + B}$




83. Cho sơ đồ mạch logic như hình 2.17. Biểu thức đại số của Y là:

- a. Y = A.B.C*
- b. Y = A+B+C
- c. $Y = \overline{A.B.C}$
- d. $Y = \overline{A + B + C}$




84. Cho sơ đồ mạch logic như hình 2.18. Biểu thức đại số của Y là:

- a. Y = A.B.C
- b. $Y = A + B + C^*$
- c. $Y = \overline{A.B.C}$
- d. $Y = \overline{A + B + C}$




85. Cho sơ đồ mạch logic như hình 2.19. Biểu thức đại số của Y là:

- a. Y = A.B.C.D*
- b. Y = A+B+C+D
- c. Y = A.B + C.D
- d. Y = (A+B)(C+D)




86. Cho sơ đồ mạch logic như hình 2.20. Biểu thức đại số của Y là:

- a. Y = A.B.C.D
- b. $Y = A + B + C + D^*$
- c. Y = A.B + C.D
- d. Y = (A+B)(C+D)




87. Cho sơ đồ mạch logic như hình 2.21. Biểu thức đại số của Y là:

- a. Y = A.B.C.D
- b. Y = A+B+C+D
- c. $Y = \overline{A.B.C.D} *$
- d. Y = $\overline{A+B+C+D}$



88. Cho sơ đồ mạch logic như hình 2.22. Biểu thức đại số của Y là:

- a. Y = A.B.C.D
- b. Y = A+B+C+D
- c. $Y = \overline{A.B.C.D}$
- d. $Y = \overline{A + B + C + D} *$



89. Cho $Z = \overline{A.B} + C.D + 0$ thì hàm đảo của Z là:

a.
$$\overline{Z} = (A + B)(C + D).1$$

b.
$$\overline{Z} = (A+B)(\overline{C}+\overline{D})1*$$

c.
$$\overline{Z} = A + B.\overline{C} + \overline{D}.1$$

d.
$$\overline{Z} = (\overline{A} + \overline{B})(C + D).0$$

90. Cho $Z = \overline{A}.\overline{BC} + C.\overline{D}$ thì hàm đảo của Z là:

a.
$$\overline{Z} = (A + \overline{B} + \overline{C})(\overline{C} + D)$$

b.
$$\overline{Z} = (A + \overline{B + C})(\overline{C} + D)$$

c.
$$\overline{Z} = A + B + C.\overline{C} + D$$

a.
$$\overline{Z} = (A + \overline{B} + \overline{C})(\overline{C} + D)$$

b. $\overline{Z} = (A + \overline{B} + \overline{C})(\overline{C} + D)$
c. $\overline{Z} = A + B + C.\overline{C} + D$
d. $\overline{Z} = (A + \overline{B} + \overline{C})(\overline{C} + D)^*$

91. Cho Z= $A + \overline{B + \overline{C} + \overline{D + E}}$ thì hàm đảo của Z là:

a.
$$\overline{Z} = \overline{A}.\overline{\overline{B}.C.\overline{D}.\overline{E}}$$

b.
$$\overline{Z} = \overline{A}.\overline{\overline{B}.C.\overline{D.E}}$$

c
$$\overline{Z} = \overline{A}.\overline{B}.C.\overline{\overline{D}.\overline{E}} *$$

d.
$$\overline{Z} = \overline{A}.\overline{B}.\overline{\overline{C}}.\overline{\overline{DE}}$$

92. Cho Z= $A.\overline{C} + B + \overline{C} + \overline{D.E}$ thì hàm đảo của Z là:

a.
$$\overline{Z} = \overline{A} + C.\overline{\overline{B}.C.\overline{D} + \overline{E}}$$

b.
$$\overline{Z} = (\overline{A} + C)(\overline{B} \cdot C \cdot (\overline{D} + \overline{E}))$$

c
$$\overline{Z} = \overline{A} + C.\overline{B.C.(\overline{D} + \overline{E})}$$

c
$$\overline{Z} = \overline{A} + C.\overline{\overline{B}.C.(\overline{D} + \overline{E})}$$
 d. $\overline{Z} = (\overline{A} + C)\overline{\overline{B}.C.(\overline{D} + \overline{E})}*$

93. Cho $Z = A + B + \overline{C} + \overline{D + E}$ thì hàm đối ngẫu của Z là:

a.
$$Z' = A.\overline{B.C.D.E}$$

b.
$$Z' = \overline{A}.\overline{B}.C.\overline{D}.\overline{E}$$

c
$$Z' = \overline{A}.\overline{B}.C.\overline{\overline{D}.\overline{E}}$$


d.
$$Z' = AB.\overline{C}.\overline{DE} *$$

94. Cho sơ đồ mạch logic như hình 2.23. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y:

a. Ở mức cao

b. Ở mức thấp*

- c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
- d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A




95. Cho sơ đồ mạch logic như hình 2.24. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y:

a. Ở mức cao


b. Ở mức thấp

- c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A*
- d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A




96. Cho sơ đồ mạch logic như hình 2.25. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y:

- a. Ở mức cao*
- c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
- d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A




- **97.** Cho sơ đồ mạch logic như hình 2.26. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y:
- a. Ở mức cao

- b. Ở mức thấp
- c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
- d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A*




- **98.** Cho sơ đồ mạch logic như hình 2.27. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :
- a. Ở mức cao
- b. Ở mức thấp
- c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A*
- d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A




- **99.** Cho sơ đồ mạch logic như hình 2.28. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y:
- a. Ở mức cao*

- b. Ở mức thấp
- c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
- d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A



- 100. Cho sơ đồ mạch logic như hình 2.29. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :
- a. Ở mức cao


- b. Ở mức thấp
- c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
- d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A*



101. Cho sơ đồ mạch logic như hình 2.30. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y:

a. Ở mức cao

- b. Ở mức thấp*
- c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
- d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A



- **102.** Cho sơ đồ mạch logic như hình 2.47. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y:
- a. Ở mức cao

- b. Ở mức thấp
- c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A*
- d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A




- **103.** Cho sơ đồ mạch logic như hình 2.48. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y:
- a. Ở mức cao

- b. Ở mức thấp
- c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
- d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A*



- **104.** Cho sơ đồ mạch logic như hình 2.49. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y:
- a. Ở mức cao

- b. Ở mức thấp*
- c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
- d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A



- **105.** Cho sơ đồ mạch logic như hình 2.50. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y:
- a. Ở mức cao

- b. Ở mức thấp
- c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
- d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A*



106. Cho sơ đồ mạch logic như hình 2.51. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y:

a. Ở mức cao

- b. Ở mức thấp
- c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A*
- d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A




- **107.** Cho sơ đồ mạch logic như hình 2.52. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y:
- a. Ở mức cao*

- b. Ở mức thấp
- c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
- d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A



- **108.** Cho sơ đồ mạch logic như hình 2.31. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y:
- a. Ở mức cao

- b. Ở mức thấp
- c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
- d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A*




- 109. Cho sơ đồ mạch logic như hình 2.32. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y:
- a. Ở mức cao


- b. Ở mức thấp
- c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
- d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A*




- 110. Cho sơ đồ mạch logic như hình 2.33. Nếu tín hiệu đưa vào A và B lần lượt là xung vuông có tần số 500 Hz và 0,5 Hz thì ngõ ra Y:
- a. Có tín hiệu xung vuông tần số 0,5 Hz
- b. Có tín hiệu xung vuông tần số 500 Hz
- c. Có tín hiệu xung vuông tần số 25 Hz
- d. Luân phiên có tín hiệu xung vuông tần số 500Hz trong 1s sau đó ở mức thấp trong 1s.*




111. Cho mạch logic như hình 2.34. Ngõ ra Y = A khi:




- a. b1b2b3 = 010
- b. b1b2b3 = 011
- c. b1b2b3 = 100*
- d. b1b2b3 = 101
- 112. Cho mạch logic như hình 2.34a. Ngõ ra Y = A khi:




- a. b1b2b3 = 010
- b. b1b2b3 = 011* c. b1b2b3 = 100
- d. b1b2b3 = 110
- 113. Cho mạch logic như hình 2.44. Ngõ ra Y = A khi:




- a. b1b2b3 = 010
- b. b1b2b3 = 011*
 - c. b1b2b3 = 100
- d. b1b2b3 = 110
- 114. Cho mạch logic như hình 2.45. Ngõ ra Y = A khi:




- a. b1b2b3 = 010
- b. b1b2b3 = 011
- c. b1b2b3 = 100*
- d. b1b2b3 = 110
- 115. Cho mạch logic như hình 2.46. Ngõ ra Y = A khi:




- a. b1b2b3 = 010
- b. b1b2b3 = 011
- c. b1b2b3 = 100*
- d. b1b2b3 = 110
- 116. Cho mạch logic như hình 2.53. Ngõ ra Y = A khi:



- a. b1b2b3 = 010
- b. b1b2b3 = 011
- c. b1b2b3 = 100
- d. b1b2b3 = 110*
- 117. Cho mạch logic như hình 2.54. Ngõ ra Y = A khi:




- a. b1b2b3 = 010
- b. b1b2b3 = 011* c. b1b2b3 = 100
- d. b1b2b3 = 110
- 118. Cho mạch logic như hình 2.35. Ngõ ra Y = A khi:




- a. b1b2b3 = 010*
- b. b1b2b3 = 011
- c. b1b2b3 = 101
- d. b1b2b3 = 110

119. Cho mạch logic như hình 2.35a. Ngõ ra Y = A khi:




- a. b1b2b3 = 010*
- b. b1b2b3 = 011
- c. b1b2b3 = 101
 - d. b1b2b3 = 110

120. Cho mạch logic như hình 2.36. Ngõ ra Y = A khi:




- a. b1b2b3 = 010*
- b. b1b2b3 = 011
- c. b1b2b3 = 101
- d. b1b2b3 = 110


121. Cho mạch logic như hình 2.37. Ngõ ra Y = A khi:




- a. b1b2b3 = 010
- b. b1b2b3 = 011
- c. b1b2b3 = 101
- d. b1b2b3 = 001*
- 122. Cho mạch logic như hình 2.38. Ngõ ra Y = A khi:




- a. b1b2b3 = 010
- b. b1b2b3 = 011
- c. b1b2b3 = 110
- d. b1b2b3 = 001*
- 123. Cho mạch logic như hình 2.39. Ngõ ra Y = A khi:




- a. b1b2b3 = 010
- b. b1b2b3 = 011
- c. b1b2b3 = 110*
- d. b1b2b3 = 001
- 124. Cho mạch logic như hình 2.40. Ngõ ra Y = A khi:



- a. b1b2b3 = 001
- b. b1b2b3 = 011
- c. b1b2b3 = 110*
- d. b1b2b3 = 101
- 125. Cho mạch logic như hình 2.41. Ngõ ra Y = A khi:




- a. b1b2b3 = 001
- b. b1b2b3 = 011
- c. b1b2b3 = 110*
- d. b1b2b3 = 101
- 126. Cho mạch logic như hình 2.42. Ngõ ra Y = A khi:



- a. b1b2b3 = 001
- b. b1b2b3 = 011
- c. b1b2b3 = 110*
- d. b1b2b3 = 101

127. Cho mạch logic như hình 2.43. Ngỗ ra Y = A khi:



- a. b1b2b3 = 001*
- b. b1b2b3 = 011
- c. b1b2b3 = 110
- d. b1b2b3 = 101

- **128.** Hàm Y = f(A,B) có 4 tích chuẩn (minterm) là:
 - a. $m_0 = \overline{A} + \overline{B}$; $m_1 = \overline{A} + B$; $m_2 = A + \overline{B}$; $m_3 = A + B$
 - b. $m_0 = A.B$; $m_1 = \overline{A}.B$; $m_2 = A.\overline{B}$; $m_3 = \overline{A}.\overline{B}$
 - c. $m_0 = \overline{A} \cdot \overline{B}$; $m_1 = \overline{A} \cdot B$; $m_2 = A \cdot \overline{B}$; $m_3 = A \cdot B^*$
 - d. $m_0 = A + B$; $m_1 = A + \overline{B}$; $m_2 = \overline{A} + B$; $m_3 = \overline{A} + \overline{B}$
- **129.** Hàm Y = f(A,B) có 4 tổng chuẩn (maxterm) là:
 - a. $M_0 = \overline{A} + \overline{B}$; $M_1 = \overline{A} + B$; $M_2 = A + \overline{B}$; $M_3 = A + B$
 - b. $M_0 = A.B$; $M_1 = A.\overline{B}$; $M_2 = \overline{A}.B$; $M_3 = \overline{A}.\overline{B}$
 - c. $M_0 = \overline{A} \cdot \overline{B}$; $M_1 = \overline{A} \cdot B$; $M_2 = A \cdot \overline{B}$; $M_3 = A \cdot B$
 - d. $M_0 = A + B$; $M_1 = A + \overline{B}$; $M_2 = \overline{A} + B$; $M_3 = \overline{A} + \overline{B}$ *
- **130.** Cho hàm Boole $f(A,B,C,D) = \sum (0,2,3,8,9,11,13,15) + d_{10}$. Biểu thức đại số logic (dạng tổng các tích) gọn nhất của hàm trên là:
 - a. $f(A,B,C,D) = A.D + \overline{B}.C + \overline{B}.\overline{D}*$
 - b. $f(A,B,C,D) = A.\overline{B} + A.D + \overline{B}.C + \overline{B}.\overline{D}$
 - c. $f(A,B,C,D) = A.D + A.\overline{B} + \overline{A}.\overline{B}.C + \overline{A}.\overline{B}.\overline{D}$
 - d. $f(A,B,C,D) = A.D + A.\overline{B}.\overline{C} + \overline{A}.\overline{B}.C + \overline{A}.\overline{B}.\overline{D}$
- 131. Cho hàm Boole $f(A,B,C,D) = \sum (0,2,8,9,10,11,13,15) + d_3$. Biểu thức đại số logic (dạng tổng các tích) gọn nhất của hàm trên là:
 - a. $f(A,B,C,D) = A.D + \overline{B}.C + \overline{B}.\overline{D}$
 - b. $f(A,B,C,D) = A.D + \overline{B}.\overline{D}*$
 - c. $f(A,B,C,D) = A.D + A.\overline{B} + \overline{A}.\overline{B}.C + \overline{A}.\overline{B}.\overline{D}$
 - d. $f(A,B,C,D) = A.D + A.\overline{B}.\overline{C} + \overline{A}.\overline{B}.C + \overline{A}.\overline{B}.\overline{D}$
- 132. Cho hàm Boole $f(A,B,C,D) = \prod (2,4,6,10,12,13,14,15) .d_5$. Biểu thức đại số logic (dạng tích các tổng) gọn nhất của hàm trên là:

```
a. f(A,B,C,D) = (A + \overline{B} + C)(B + \overline{C} + \overline{D})(\overline{C} + \overline{D})
    b. f(A,B,C,D) = (\overline{A} + \overline{B})(\overline{B} + C)(\overline{C} + D)^*
    c. f(A,B,C,D) = (A + \overline{B} + C)(\overline{B} + \overline{C})(\overline{C} + \overline{D})(\overline{C} + \overline{D})
    d. f(A,B,C,D) = (\overline{A}+D)(\overline{B}+C)(\overline{C}+D)
        Đại số Boole là một cấu trúc đại số được định nghĩa trên:
133.
                                                   b. Tập hợp số thập phân
a. Tập hợp số nhị phân*
c. Tập hợp số thập lục phân
                                                   d. Tập hợp số thực
        Trên tập hợp đại số Boole, cổng AND có giá trị là 1 khi:
a. Có ít nhất 1 ngõ vào bằng 1
                                                   b. Tất cả các ngõ vào đều bằng 1*
c. Có 1 ngõ vào bằng 1
                                                   d. Không xác đinh được.
      Trên tập hợp đại số Boole, cổng OR có giá trị là 1 khi:
135.
a. Có 1 ngõ vàobằng 1
                                                   b. Có 1 ngõ vàobằng 0
c. Có ít nhất 1 ngõ vào bằng 1*
                                                   d. Tất cả các ngõ vào đều bằng 1
      Trên tập hợp đại số Boole, cổng NAND có giá trị là 1 khi:
a. Có ít nhất 1 ngõ vào bằng 0*
                                                   b. Có ít nhất 1 ngõ vào bằng 1
c. Có 1 ngõ vào bằng 1
                                                   d. Có 1 ngõ vào bằng 0
        Trên tập hợp đại số Boole, cổng NOR có giá trị là 1 khi:
137.
a. Có 1 ngõ vào bằng 1
                                                   b. Có 1 ngõ vàobằng 0
c. Có ít nhất 1 ngõ vào bằng 1
                                                   d. Tất cả các ngõ vào đều bằng 0*
        Biểu thức cổng XOR (EXOR) có 2 ngõ vào a, b:
138.
                                                c. a\bar{b} + \bar{a}b*
a. ab + ab
                        b. ab + ab
                                                                         d. ab + ab
        Biểu thức cổng XNOR (EXNOR) có 2 ngõ vào a, b:
139.
                        b. ab + ab
                                              c. ab + ab
                                                                         d. ab + \overline{ab} *
a. ab + ab
        Trên tập hợp đại số Boole, giá trị ngõ ra cổng XOR(EXOR) có 2 ngõ vào a, b là 1 khi:
140.
                                                   b. a = 1, b tùy ý
a. a = 0, b tùy ý
                                                   d. a \neq b^*
c. a = b
        Trên tập hợp đại số Boole, giá trị ngõ ra cổng XNOR (EXNOR) có 2 ngõ vào a, b là 1 khi:
                                                   b. a = 1, b tùy ý
a. a = 0, b tùy ý
c. a = b^*
                                                   d. a \neq b
        Cho một ngõ vào x thuộc tập hợp đại số Boole, phép toán (x + x) có giá trị là:
142.
a. x*
                                         c. 0
        Cho một ngõ vào x thuộc tập hợp đại số Boole, phép toán (x.x) có giá trị là:
143.
\mathbf{a}.\ \mathbf{x}^2
                b. x*
        \bar{x} là ngõ vào bù của x thuộc tập hợp đại số Boole thỏa:
a. x + \overline{x} = 1; x.\overline{x} = 0*
                                                   b. x + \overline{x} = 0; x.\overline{x} = 1
c. x + \overline{x} = 1; x.\overline{x} = 1
                                                   d. x + \overline{x} = 0; x.\overline{x} = 0
        Cho một ngõ vào x thuộc tập hợp đại số Boole, phép toán (x + 1) có giá trị là:
145.
                b.1*
                                        c. 0 d. Không xác đinh được.
a. x
        Cho a, b là 2 ngõ vào thuộc tập hợp đại số Boole, chọn câu đúng:
146.
a. a + b = \overline{a} + b
                                                   b. a + b = a.b
c. \overline{a+b} = \overline{a}.\overline{b} *
                                                   d. \overline{a+b} = ab
147. Cho a, b là 2 ngõ vào thuộc tập hợp đại số Boole, chọn câu đúng:
a. a.b = \overline{a} + \overline{b} *
                                                   b. a.b = \overline{a}.\overline{b}
```

```
d. \overline{ab} = a + b
c. a.b = a + b
148. Cho x, y, z là 3 ngõ vào thuộc tập hợp đại số Boole, phép toán (x + y.z) có giá trị bằng:
a. x.(y + z)
                                                 b. (x+y)(x+z)*
c. y + x.z
                                                 d. (x+y).z
149. Giá trị của phép toán đại số Boole (x + x.y) bằng:
a. x + y
                                                 b. x.y
c. x*
                                                 d. y
150. Giá trị của phép toán đại số Boole x(x + y) bằng:
a. x^2 + x.y
                                                 b. x + y
                                                 d. x*
c. x.y
151. Giá trị của phép toán đại số Boole (x + \overline{x}.y) bằng:
a. x + y^*
                                                 b. x + \overline{x}
c. x
                                                 d. \overline{x}.y
       Biểu thức cổng NAND 2 ngõ vào A, B:
152.
a. C = A.B
                                                 b. C = A.B
c. C = \overline{A.B} *
                                                 d. C = \overline{A}.B
153. Biểu thức cổng NOR 2 ngõ vào A, B:
a. C = \overline{A} + \overline{B}
                                                 b. C = A + B *
c. C = A + B
                                                 d. C = A + B
154. Giá trị hàm Boole F được tạo bởi các biến nhị phân, các phép toán AND, OR, NOT, dấu =, dấu
    () là:
a. Môt số nguyên
                                                 b. 0 hoăc 1*
c. Môt số thực
                                                 d. Nằm trong khoảng (0, 1)
       Biểu thức rút gọn của hàm Boole F = ABC + \overline{A}C:
a. F = AB + C
                                                 b. F = AB + A
c. F = BC + \overline{A} C^*
                                                 d. F = BC + \overline{A}
156. Biểu thức rút gon của F = ABC + A \overline{B}C + \overline{A}:
a. F = \overline{A} + C^*
                                                 b. F = B + \overline{A}
c. F = A + \overline{B}
                                                 d. F = A + C
157. Biểu thức rút gọn của F = \overline{A} \overline{B}C + \overline{A}BC + ABC:
a. F = \overline{A} \overline{B} + AB
                                                 b. F = \overline{B}C + \overline{A}B
c. F = \overline{A}C + BC^*
                                                 d. F = \overline{A}C + ABC
        Biểu thức rút gọn của F = (A + B)(A + B):
a. F = A*
                       b. F = A + B
                                               c. F = A + \overline{B}
                                                                              d. F = B
159.
        Dang chuẩn 1 là:
a. Dạng tích của các tổng chuẩn làm cho hàm F = 1
b. Dạng tổng của các tích chuẩn làm cho hàm F = 1*
c. Dạng tổng của các tích chuẩn làm cho hàm F = 0
d. Dạng tích của các tổng chuẩn làm cho hàm F = 0
160. Dang chuẩn 2 là:
a. Dạng tổng của các tích chuẩn làm cho hàm F = 1
b. Dạng tích của các tổng chuẩn làm cho hàm F = 1
c. Dạng tích của các tổng chuẩn làm cho hàm F = 0*
```

 \hat{d} . Dạng tổng của các tích chuẩn làm cho hàm F = 0

161. Trên bìa Karnaugh n biến, số ô kề cận nhau tối đa mà ta có thể liên kết là:

a. n

c.
$$2^n *$$

d.
$$(n-1)$$

162. Khi liên kết 2ⁿ ô kề cận nhau trên bìa Karnaugh, số biến được loại đi là:

a. 1 biến

c.
$$(n-1)$$
 biến

163. Đơn giản hàm Boole $F(A,B,C,D) = \sum (2,6,7,8,9,10,11,13,14,15)$ sau dùng bìa Karnaugh 4 biến được:

a. $F = A\overline{B} + AD + BC + C\overline{D} *$

b.
$$F = A\overline{B} + C\overline{D} + ABD + BCD$$

c. $F = A\overline{B} + C\overline{D} + A\overline{C}D + BCD$

d.
$$F = A\overline{B} + C\overline{D} + ABD + \overline{A}BC$$

164. Đơn giản hàm Boole F(A,B,C,D) = ∏(0,1,2,3,4,6,8,9,10,11,12,14) sau dùng bìa Karnaugh 4 biến được:

a. $F = \overline{B} + \overline{D}$

b.
$$F = \overline{B}.\overline{D}$$

c. F = B.D *

d.
$$F = B + D$$

CHƯƠNG 3 : HÊ TỔ HỢP

Mạch tổ hợp có 3 ngõ vào là A, B, C và 1 ngõ ra là y. Biết ngõ ra bằng 1 nếu các biến vào có các bit 1 nhiều hơn bit 0 và ngõ ra bằng 0 trong các trường hợp còn lại. Biểu thức đại số logic (dạng tổng các tích) gọn nhất của hàm ra là:

a. y = AB + AC + BC*

b. $y = A \overline{B} + A \overline{C} + B \overline{C}$

 $c. v = \overline{A} B + \overline{A} C + \overline{B} C$

d. $v = \overline{A} \overline{B} + \overline{A} \overline{C} + \overline{B} \overline{C}$

166. Mạch tổ hợp có 3 ngõ vào là A, B, C và 1 ngõ ra là y. Biết ngõ ra có mức điện thế cao (logic 1) nếu các ngõ vào có mức điện thế cao nhiều hơn các ngõ vào có mức điện thế thấp (logic 0) và ngõ ra có mức điện thế thấp trong các trường hợp còn lại. Biểu thức đại số logic (dang tích các tổng) gọn nhất của ngõ ra là:

a. $y = (A + \overline{B})(A + \overline{C})(B + \overline{C})$

b. y = (A+B)(A+C)(B+C)*

c. $y = (\overline{A} + B)(\overline{A} + C)(\overline{B} + C)$

d. $y = (\overline{A} + \overline{B})(\overline{A} + \overline{C})(\overline{B} + \overline{C})$

Mạch tổ hợp có 3 ngõ vào là A, B, C và 1 ngõ ra là y. Ngõ ra bằng 1 nếu giá trị thập phân tương đương của ngỗ vào nhỏ hơn 3 (với A là MSB và C là LSB), ngỗ ra bằng 0 trong các trường hợp còn lại. Biểu thức đại số logic (dạng tổng các tích) gọn nhất của hàm ra là:

a. $y = \overline{A} \overline{B} + \overline{B} \overline{C}$

b. $y = \overline{A} \overline{C} + \overline{B} \overline{C}$

c. $v = \overline{A} \overline{B} + \overline{A} \overline{C} *$

d. y = AB + AC

168. Mạch tổ hợp có 3 ngõ vào là A, B, C và 1 ngõ ra là y. Ngõ ra bằng 1 nếu giá trị thập phân tương đương của ngỗ vào nhỏ hơn 3 (với A là MSB và C là LSB), ngỗ ra bằng 0 trong các trường hợp còn lại. Biểu thức đại số logic (dạng tích các tổng) gọn nhất của hàm ra là:

a. $y = A(\overline{B} + \overline{C})$

b. $y = \overline{A} (B+C)$

c. y = A(B+C)

d. $y = \overline{A} (\overline{B} + \overline{C})^*$

169. Mạch tổ hợp có 4 ngõ vào là A, B, C, D và 1 ngõ ra là y. Ngõ ra bằng 1 nếu giá trị thập phân tương đương của ngỗ vào nhỏ hơn 10 (với A là MSB và D là LSB), ngỗ ra bằng 0 trong các trường hợp còn lại. Biểu thức đại số logic (dạng tổng các tích) gọn nhất của hàm ra là:

a. $v = \overline{A} + \overline{B} \overline{C} *$

b. $y = \overline{A} + A \overline{B} \overline{C}$ c. $y = \overline{A} \overline{B} + \overline{A} B + \overline{B} \overline{C}$

d. y = A + BC

170. Mạch tổ hợp có 4 ngõ vào là A, B, C, D và 1 ngõ ra là y. Ngõ ra bằng 1 nếu giá trị thập phân tương đương của ngỗ vào nhỏ hơn 10 (với A là MSB và D là LSB), ngỗ ra bằng 0 trong các trường hợp còn lại. Biểu thức đại số logic (dạng tích các tổng) gọn nhất của hàm ra là:

a. y = (A+B)(A+C)

b. $y = (\overline{A} + \overline{B})(\overline{A} + \overline{C})^*$

c. $y = (\overline{A} + \overline{B})(\overline{A} + B + \overline{C})$

d. $y = (\overline{A} + \overline{B} + C)(\overline{A} + \overline{C})$

171. Mạch cộng nhị phân bán phần HA thực hiện phép cộng 2 số hạng một bit cho kết quả là tổng và số nhớ. Gọi A, B là hai ngõ vào và S, C là hai ngõ ra (S là tổng, C là số nhớ). Biểu thức đại số logic (dang tổng các tích) gon nhất của các ngõ ra S là:

a. $S = \overline{A} B$

b. $S = A \overline{B}$

c. $S = A \overline{B} + \overline{A} B^*$

d. $S = AB + \overline{A} \overline{B}$

Mạch cộng nhị phân bán phần HA thực hiện phép cộng 2 số hạng một bit cho kết quả là tổng và 172. số nhớ. Gọi A, B là hai ngõ vào và S, C là hai ngõ ra (S là tổng, C là số nhớ). Biểu thức đại số logic (dạng tổng các tích) gọn nhất của ngõ ra C là:

a. $C = A \overline{B}$

b. $C = \overline{A} B$

c. $C = \overline{AB}$

d. C = AB*


Cho mạch hợp kênh 4-1 như hình 3.1, trong đó I0-I3 là 4 kênh tín hiệu vào (data inputs), B và A là 2 ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra (data output). Để Y kết nối với I2 phải điều khiển như sau:

a. G=0; BA=10*

b. G=1; BA=10

c. G=0; BA=01

d. G=1; BA=01



Cho mach hop kênh 4-1 như hình 3.1, trong đó IO-I3 là 4 kênh tín hiệu vào (data inputs), B và A là 2 ngỗ vào điều khiển (select inputs) với A là LSB, G là ngỗ vào cho phép (enable input), Y là ngõ ra (data output). Để Y kết nối với I1 phải điều khiển như sau:

a. G=0; BA=10

b. G=1; BA=10

c. G=0; BA=01*

d. G=1; BA=01

Cho mạch hợp kênh 4-1 như hình 3.1, trong đó 10-13 là 4 kênh tín hiệu vào (data inputs), B 175. và A là các ngỗ vào điều khiển (select inputs) với A là LSB, G là ngỗ vào cho phép (enable input), Y là ngõ ra (data output). Nếu điều khiển G=1; BA=11 thì:

a. Ngõ ra Y kết nối với ngõ vào IO

b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3

d. MUX không hoạt động và ngõ ra Y ở mức thấp*

176. Cho mach hợp kênh 4 − 1 như hình 3.1, trong đó I0 − I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngỗ vào điều khiển (select inputs) với A là LSB, G là ngỗ vào cho phép (enable input), Y là ngõ ra (data output). Nếu điều khiển G=1; BA=00 thì:

a. Ngõ ra Y kết nối với ngõ vào IO

b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3

d. MUX không hoat đông và ngõ ra Y ở mức thấp*

Cho mạch hợp kênh 4-1 như hình 3.1, trong đó I0-I3 là 4 kênh tín hiệu vào (data inputs), B **177.** và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngỗ ra (data output). Nếu điều khiển G=0; BA=01 thì:

a. Ngõ ra Y kết nối với ngõ vào I0

b. Ngõ ra Y kết nối với ngõ vào I1*

c. Ngõ ra Y kết nối với ngõ vào I3

d. MUX không hoạt động và ngõ ra Y ở mức thấp

178. Cho mạch hợp kênh 4 – 1 như hình 3.1, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngỗ vào điều khiển (select inputs) với A là LSB, G là ngỗ vào cho phép (enable input), Y là ngõ ra (data output). Nếu điều khiến G=0; BA=11 thì:

a. Ngõ ra Y kết nối với ngõ vào I0

b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3*

d. MUX không hoạt động và ngõ ra Y ở mức thấp

Cho mạch hợp kênh 4-1 như hình 3.1, trong đó I0-I3 là 4 kênh tín hiệu vào (data inputs), B **179.** và A là các ngỗ vào điều khiển (select inputs) với A là LSB, G là ngỗ vào cho phép (enable input), Y là ngõ ra (data output). Nếu điều khiển G=1; BA=00 thì:

a. Ngõ ra Y kết nối với ngõ vào IO

b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3

d. MUX không hoạt động và ngõ ra Y ở mức thấp*


Cho mạch hợp kênh 4 – 1 như hình 3.1, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngỗ vào điều khiến (select inputs) với A là LSB, G là ngỗ vào cho phép (enable input), Y là ngỗ ra (data output). Biểu thức đại số logic của ngỗ ra Y là:

a. $Y = G(I0\overline{B}\overline{A} + I1\overline{B}A + I2B\overline{A} + I3BA)$ b. $Y = G(I0BA + I1\overline{B}A + I2B\overline{A} + I3\overline{B}\overline{A})$

c. $Y = \overline{G} (I0BA + I1\overline{B}A + I2B\overline{A} + I3\overline{B}\overline{A})$ d. $Y = \overline{G} (I0\overline{B}\overline{A} + I1\overline{B}A + I2B\overline{A} + I3BA)*$

Cho mạch hợp kênh 4-1 như hình 3.2, trong đó I0-I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngỗ vào điều khiển (select inputs) với A là LSB, G là ngỗ vào cho phép (enable input), Y là ngõ ra. Để Y kết nối với I1 phải điều khiển như sau:

- a. G=0; BA=10
- b. G=1; BA=10
- c. G=0; BA=01
- d. G=1; BA=01*



- **182.** Cho mạch hợp kênh 4 1 như hình 3.2, trong đó I0 I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Để Y kết nối với I2 phải điều khiển như sau:
 - a. G=0; BA=10
- b. G=1; BA=10*
- c. G=0; BA=01
- d. G=1; BA=01
- **183.** Cho mạch hợp kênh 4 1 như hình 3.2, trong đó I0 I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Nếu điều khiển G=0; BA=00 thì:
 - a. Ngõ ra Y kết nối với ngõ vào I0

b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3

- d. Mux không hoạt động và Y=0*
- **184.** Cho mạch hợp kênh 4 1 như hình 3.2, trong đó I0 I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Nếu điều khiển G=0; BA=01 thì:
 - a. Ngõ ra Y kết nối với ngõ vào I0

b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3

- d. Mux không hoạt động và Y=0*
- **185.** Cho mạch hợp kênh 4 1 như hình 3.2, trong đó I0 I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Nếu điều khiển G=0; BA=10 thì:
 - a. Ngõ ra Y kết nối với ngõ vào IO
- b. Ngõ ra Y kết nối với ngõ vào I1
- c. Ngõ ra Y kết nối với ngõ vào I3
- d. Mux không hoạt động và Y=0*
- **186.** Cho mạch hợp kênh 4 1 như hình 3.2, trong đó I0 I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Nếu điều khiển G=1; BA=11 thì:
 - a. Ngõ ra Y kết nối với ngõ vào I0

b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3*

- d. Mux không hoạt động và Y=0
- **187.** Cho mạch hợp kênh 4 1 như hình 3.2, trong đó I0 I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Nếu điều khiển G=1; BA=00 thì:
 - a. Ngõ ra Y kết nối với ngõ vào I0*

b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3

- d. Mux không hoạt động và Y=0
- **188.** Cho mạch hợp kênh 4 1 như hình 3.2, trong đó I0 I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Nếu điều khiển G=1; BA=01 thì:
 - a. Ngõ ra Y kết nối với ngõ vào I0

b. Ngõ ra Y kết nối với ngõ vào I1*

c. Ngõ ra Y kết nối với ngõ vào I3


d. Mux không hoạt động và Y=0

- Cho mạch hợp kệnh 4 1 như hình 3.2, trong đó I0 I3 là 4 kệnh tín hiệu vào (data inputs), B và A là các ngỗ vào điều khiển (select inputs) với A là LSB, G là ngỗ vào cho phép (enable input), Y là ngõ ra. Nếu điều khiển G=0; BA=11 thì:
 - a. Ngõ ra Y kết nối với ngõ vào I0

b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3

- d. Mux không hoạt động và Y=0*
- **190.** Cho mạch hợp kênh 4-1 như hình 3.2, trong đó IO-I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Biểu thức đại số logic của ngõ ra Y là:
 - a. $y = G(I0\overline{B}\overline{A} + I1\overline{B}A + I2B\overline{A} + I3BA)^*$
- b. $y = G(I0BA + I1\overline{B}A + I2B\overline{A} + I3\overline{B}\overline{A})$
- a. $y = G(10BA + 11BA + 12BA + 13BA)^*$ b. y = G(10BA + 11BA + 12BA + 13BA)c. $y = \overline{G}(10BA + 11BA + 12BA + 13BA)$ d. $y = \overline{G}(10BA + 11BA + 12BA + 13BA)$
- Hàm G=f(x,y,z) được thực hiện bằng bộ hợp kênh 8-1 như hình 3.3, trong đó D0-D7 là 8kênh tín hiệu vào (data inputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, G là ngỗ vào cho phép (enable input), Y là ngỗ ra (data output). Biểu thức đại số logic của hàm G=f(x,y,z) là:
 - a. $G=\Sigma(1,3,6,7)$ *
- b. $G = \Sigma (0,2,4,5)$
- c. $G = \prod (1,3,6,7)$
- d. $G = \prod (0,1,3,6,7)$



- Hàm G=f(x,y,z) được thực hiện bằng bộ hợp kênh 8-1 như hình 3.3, trong đó D0-D7 là 8**192.** kênh tín hiệu vào (data inputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, G là ngỗ vào cho phép (enable input), Y là ngỗ ra (data output). Biểu thức đại số logic của hàm G=f(x,y,z) là:
 - a. $G=\Sigma(0,1,3,6,7)$
- b. $G = \Sigma (0,2,4,5)$
- c. $G = \prod (0,2,4,5)^*$
- d. $G=\Pi(1,3,6,7)$
- Hàm G=f(x,y,z) được thực hiện bằng bộ hợp kênh 8-1 như hình 3.3, trong đó D0-D7 là 8kênh tín hiệu vào (data inputs), CBA là 3 ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngỗ ra (data output). Biểu thức đại số logic của hàm G=f(x,y,z) là
 - a. $G=f(x,y,z)=\bar{x}\ \bar{y}\ \bar{z}+\bar{x}\ y\ \bar{z}+x\ \bar{y}\ z$ b. $G=f(x,y,z)=\bar{x}\ \bar{y}\ z+\bar{x}\ yz+xy\ \bar{z}+xyz*$
 - c. $G=f(x,y,z)=xy\bar{z}+x\bar{y}\bar{z}+\bar{x}\bar{y}z+\bar{x}\bar{y}\bar{z}$ d. $G=f(x,y,z)=xyz+x\bar{y}z+\bar{x}yz+\bar{x}y\bar{z}$
- Hàm G=f(x,y,z) được thực hiện bằng bộ hợp kệnh 8-1 như hình 3.3, trong đó D0-D7 là 8**194.** kênh tín hiệu vào (data inputs), CBA là 3 ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngỗ ra (data output). Biểu thức đai số logic của hàm G=f(x,y,z) là
 - a. $G=f(x,y,z)=(\bar{x}+\bar{y}+\bar{z})(\bar{x}+y+\bar{z})(x+\bar{y}+\bar{z})(x+\bar{y}+\bar{z})$
 - b. $G=f(x,y,z) = (\bar{x} + \bar{y} + z)(\bar{x} + y + z)(x + y + \bar{z})(x + y + z)$

```
c. G=f(x,y,z) = (x+y+\bar{z})(x+\bar{y}+\bar{z})(\bar{x}+\bar{y}+z)(\bar{x}+\bar{y}+\bar{z})
```


d.
$$G=f(x,y,z) = (x+y+z)(x+\bar{y}+z)(\bar{x}+y+z)(\bar{x}+y+\bar{z})^*$$

- **195.** Cho mạch phân kênh 1 − 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 − Y7 là 8 kênh tín hiệu ra (data outputs), C − A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y6 phải điều khiển như sau:
 - a. E=0; CBA=110*

b. E=0; CBA=011

c. E=1; CBA=110

d. E=1; CBA=011



- **196.** Cho mạch phân kênh 1 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y3 phải điều khiển như sau:
 - a. E=0; CBA=110
- b. E=0; CBA=011*
- c. E=1; CBA=110
- d. E=1; CBA=011
- **197.** Cho mạch phân kênh 1 − 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 − Y7 là 8 kênh tín hiệu ra (data outputs), C − A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y0 phải điều khiển như sau:
 - a. E=0; CBA=000*
- b. E=0; CBA=110
- c. E=1; CBA=001
- d. E=1; CBA=111
- **198.** Cho mạch phân kênh 1 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y1 phải điều khiển như sau:
 - a. E=0; CBA=110
- b. E=0; CBA=001*
- c. E=1; CBA=110
- d. E=1; CBA=011
- **199.** Cho mạch phân kênh 1 − 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 − Y7 là 8 kênh tín hiệu ra (data outputs), C − A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y5 phải điều khiển như sau:
 - a. E=0; CBA=101*
- b. E=0; CBA=010
- c. E=1; CBA=110
- d. E=1; CBA=011
- **200.** Cho mạch phân kênh 1 − 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 − Y7 là 8 kênh tín hiệu ra (data outputs), C − A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y2 phải điều khiển như sau:
 - a. E=0; CBA=101

b. E=0; CBA=010*

c. E=1; CBA=110

- d. E=1; CBA=011
- **201.** Cho mạch phân kênh 1 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y4 phải điều khiển như sau:
 - a. E=0; CBA=110

b. E=0 ; CBA=100*

c. E=1; CBA=110

d. E=1; CBA=011

202. Cho mạch phân kênh 1 – 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=0, CBA=001 thì

a. Ngõ vào Z kết nối với Y1*

- b. Ngõ vào Z kết nối với Y3
- c. Mạch không hoạt động các ngõ ra bằng 1
- d. Mạch không hoạt động các ngõ ra bằng 0
- **203.** Cho mạch phân kênh 1 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=1, CBA=001 thì

a. Ngõ vào Z kết nối với Y1

- b. Ngõ vào Z kết nối với Y3
- c. Mạch không hoạt động các ngõ ra bằng 1
- d. Mạch không hoạt động, các ngõ ra bằng 0*
- **204.** Cho mạch phân kênh 1 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=0, CBA=110 thì ngõ vào Z kết nối với

a. Ngõ vào Z kết nối với Y3

- b. Ngõ vào Z kết nối với Y6*
- c. Mạch không hoạt động các ngõ ra bằng 1
- d. Mạch không hoạt động, các ngõ ra bằng 0
- **205.** Cho mạch phân kênh 1 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=1, CBA=110 thì

a. Ngõ vào Z kết nối với Y3

b. Ngõ vào Z kết nối với Y6

c. Mạch không hoạt động các ngõ ra bằng 1

- d. Mạch không hoạt động, các ngõ ra bằng 0*
- **206.** Cho mạch phân kênh 1 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=0, CBA=101 thì

a. Ngõ vào Z kết nối với Y1

- b. Ngõ vào Z kết nối với Y5*
- c. Mạch không hoạt động các ngõ ra bằng 1
- d. Mạch không hoạt động, các ngõ ra bằng 0
- **207.** Cho mạch phân kênh 1 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=1, CBA=011 thì

a. Ngõ vào Z kết nối với Y3

- b. Ngõ vào Z kết nối với Y6
- c. Mạch không hoạt động các ngõ ra bằng 1
- d. Mạch không hoạt động, các ngõ ra bằng 0*
- **208.** Cho mạch phân kênh 1 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=0, CBA=100 thì

a. Ngõ vào Z kết nối với Y1

- b. Ngõ vào Z kết nối với Y4*
- c. Mạch không hoạt động các ngõ ra bằng 1
- d. Mạch không hoạt động, các ngõ ra bằng 0
- **209.** Cho mạch phân kênh 1 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=1, CBA=100 thì
 - a. Ngõ vào Z kết nối với Y1
 - b. Ngõ vào Z kết nối với Y6
 - c. Ngõ vào Z kết nối với Y4
 - d. DEMUX không hoạt động và các ngõ ra Y0 Y7 ở mức thấp.*
- **210.** Cho mạch phân kênh 1 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y3 phải điều khiển như sau:

a. E=0 : CBA=110

b. E=0; CBA=011

c. E=1; CBA=110

- d. E=1; CBA=011*
- **211.** Cho mạch phân kênh 1 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y6 phải điều khiển như sau:
 - a. E=0; CBA=110

b. E=0; CBA=011

c. E=1; CBA=110*

- d. E=1; CBA=011
- **212.** Cho mạch phân kênh 1 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y2 phải điều khiển như sau:
 - a. E=0; CBA=010

b. E=0; CBA=101

c. E=1; CBA=010*

- d. E=1; CBA=101
- **213.** Cho mạch phân kênh 1 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y1 phải điều khiển như sau:
 - a. E=0; CBA=001

b. E=0; CBA=100

c. E=1; CBA=001*


- d. E=1; CBA=100
- 214. Cho mạch phân kênh 1 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y4 phải điều khiển như sau:
 - a. E=0; CBA=001

b. E=0; CBA=100

c. E=1; CBA=001

- d. E=1; CBA=100*
- 215. Cho mạch phân kênh 1 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=1, CBA=100 thì Ngõ vào Z kết nối với
 - a. Ngõ vào Z kết nối với Y1

- b. Ngõ vào Z kết nối với Y4*
- c. Mạch không hoạt động, ngõ ra bằng 0
- d. Mạch không hoạt động, ngõ ra bằng 1



- **216.** Cho mạch phân kênh 1 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=0, CBA=100 thì Ngõ vào Z kết nối với
 - a. Ngõ vào Z kết nối với Y1

- b. Ngõ vào Z kết nối với Y4
- c. Mạch không hoạt động, ngõ ra bằng 0*
- d. Mạch không hoạt động, ngõ ra bằng 1
- **217.** Cho mạch phân kênh 1 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=1, CBA=001 thì Ngõ vào Z kết nối với
 - a. Ngõ vào Z kết nối với Y1*

- b. Ngõ vào Z kết nổi với Y4
- c. Mạch không hoạt động, ngõ ra bằng 0
- d. Mạch không hoạt động, ngõ ra bằng 1

Cho mạch phân kênh 1-8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0-Y7là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=0, CBA=100 thì Ngõ vào Z kết nối với a. Ngõ vào Z kết nối với Y1

b. Ngõ vào Z kết nối với Y4

- c. Mạch không hoạt động, ngõ ra bằng 0*
- d. Mạch không hoạt động, ngõ ra bằng 1
- Cho mạch phân kênh 1-8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0-Y7là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=1, CBA=110 thì Ngõ vào Z kết nối với

a. Ngõ vào Z kết nối với Y2

b. Ngõ vào Z kết nối với Y6*

- c. Mạch không hoạt động, ngõ ra bằng 0
- d. Mạch không hoạt động, ngõ ra bằng 1
- Cho mạch phân kênh 1-8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0-Y7**220.** là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=0, CBA=110 thì Ngõ vào Z kết nối với

a. Ngõ vào Z kết nối với Y3 b. Ngõ vào Z kết nối với Y6

- c. Mạch không hoạt động, ngõ ra bằng 0*
- d. Mach không hoat đông, ngõ ra bằng 1
- Cho mạch phân kênh 1 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=1, CBA=011 thì Ngõ vào Z kết nối với

a. Ngõ vào Z kết nối với Y3*

b. Ngõ vào Z kết nối với Y6

- c. Mạch không hoạt động, ngõ ra bằng 0
- d. Mạch không hoạt động, ngõ ra bằng 1
- Cho mạch phân kênh 1 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 Y7 222. là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngỗ vào cho phép (enable input). Nếu điều khiển E=0, CBA=011 thì Ngỗ vào Z kết nối với


a. Ngõ vào Z kết nối với Y3

b. Ngõ vào Z kết nối với Y6

- c. Mạch không hoạt động, ngõ ra bằng 0*
- d. Mạch không hoạt động, ngõ ra bằng
- 223. Cho mạch giải mã 2 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngỗ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngỗ ra (data outputs). Để Y1 ở mức tích cực và Y0, Y2, Y3 ở mức thụ động ta điều khiến như sau:

a. G=0; BA=10

- b. G=1; BA=10
- c. G=0; BA=01*
- d. G=1 ; BA=01



Cho mạch giải mã 2 – 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 224. ngỗ vào điều khiến (select inputs) với A là LSB, Y0 – Y3 là các ngỗ ra (data outputs). Để Y2 ở mức tích cực và Y0, Y1, Y3 ở mức thụ động ta điều khiển như sau:

a. G=0; BA=10*

- b. G=1; BA=10
- c. G=0; BA=01
- d. G=1 ; BA=01
- Cho mach giải mã 2 4 như hình 3.6, trong đó G là ngỗ vào cho phép (enable input), B, A là 2 225. ngỗ vào điều khiến (select inputs) với A là LSB, Y0 – Y3 là các ngỗ ra (data outputs). Để Y0 ở mức tích cực và Y0, Y1, Y3 ở mức thu đông ta điều khiển như sau:
 - a. G=0; BA=11

b. G=0; BA=00*

- c. G=1; BA=00
- d. G=1; BA=11
- Cho mạch giải mã 2 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngỗ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngỗ ra (data outputs). Để Y3 ở

mức tích cực và Y0, Y1, Y3 ở mức thụ động ta điều khiển như sau:

- a. G=0; BA=11*
- b. G=0; BA=00
- c. G=1; BA=00
- d. G=1; BA=11
- **227.** Cho mạch giải mã 2 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y3 là các ngõ ra (data outputs). Nếu G=0; BA=00 thì trạng thái của các ngõ ra là :
 - a. Y3Y2Y1Y0 = 0000
- b. Y3Y2Y1Y0 = 0001
- c. Y3Y2Y1Y0 = 1110*
- d. Y3Y2Y1Y0 = 1111
- **228.** Cho mạch giải mã 2 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y3 là các ngõ ra (data outputs). Nếu G=1; BA=00 thì trạng thái của các ngõ ra là :
 - a. Y3Y2Y1Y0 = 0000
- b. Y3Y2Y1Y0 = 0001
- c. Y3Y2Y1Y0 = 1110
- d. Y3Y2Y1Y0 = 1111*
- **229.** Cho mạch giải mã 2 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y3 là các ngõ ra (data outputs). Nếu G=0; BA=01 thì trang thái của các ngõ ra là :
 - a. Y3Y2Y1Y0 = 0000
- b. Y3Y2Y1Y0 = 0010
- c. Y3Y2Y1Y0 = 1101*
- d. Y3Y2Y1Y0 = 1111
- **230.** Cho mạch giải mã 2 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y3 là các ngõ ra (data outputs). Nếu G=1; BA=01 thì trạng thái của các ngõ ra là :
 - a. Y3Y2Y1Y0 = 0000
- b. Y3Y2Y1Y0 = 0010
- c. Y3Y2Y1Y0 = 1101
- d. Y3Y2Y1Y0 = 1111*
- **231.** Cho mạch giải mã 2 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y3 là các ngõ ra (data outputs). Nếu G=0; BA=11 thì trạng thái của các ngõ ra là :
 - a. Y3Y2Y1Y0 = 0000
- b. Y3Y2Y1Y0 = 0111*
- c. Y3Y2Y1Y0 = 1000
- d. Y3Y2Y1Y0 = 1111
- **232.** Cho mạch giải mã 2 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y3 là các ngõ ra (data outputs). Nếu G=1; BA=11 thì trang thái của các ngõ ra là :
 - a. Y3Y2Y1Y0 = 0000
- b. Y3Y2Y1Y0 = 0111
- c. Y3Y2Y1Y0 = 1000
- d. Y3Y2Y1Y0 = 1111*
- **233.** Cho mạch giải mã 2 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y3 là các ngõ ra (data outputs). Nếu G=0; BA=10 thì trang thái của các ngõ ra là :
 - a. Y3Y2Y1Y0 = 1011*
- b. Y3Y2Y1Y0 = 1101
- c. Y3Y2Y1Y0 = 0100
- d. Y3Y2Y1Y0 = 0010
- **234.** Cho mạch giải mã 2 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y3 là các ngõ ra (data outputs). Nếu G=1; BA=10 thì trang thái của các ngõ ra là :
 - a. Y3Y2Y1Y0 = 1011

- b. Y3Y2Y1Y0 = 0100
- c. Y3Y2Y1Y0 = 0000
- d. Y3Y2Y1Y0 = 1111*
- 235. Cho mạch giải mã 2 4 như hình 3.7, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y3 là các ngõ ra (data outputs). Để Y2 ở mức


tích cực và Y0, Y1, Y3 ở mức thụ động ta điều khiển như sau :

a. G=0; BA=10*

b. G=1; BA=10

c. G=0; BA=01

d. G=1; BA=01



236. Cho mạch giải mã 2 – 4 như hình 3.7, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=0; BA=10 thì trạng thái của các ngõ ra là :

a. Y3Y2Y1Y0 = 1011

b. Y3Y2Y1Y0 = 1101

c. Y3Y2Y1Y0 = 0100*

d. Y3Y2Y1Y0 = 0010

237. Cho mạch giải mã 2 – 4 như hình 3.7, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=1; BA=01 thì trạng thái của các ngõ ra là :

a. Y3Y2Y1Y0 = 1011

b. Y3Y2Y1Y0 = 0100

c. Y3Y2Y1Y0 = 0000*

d. Y3Y2Y1Y0 = 1111

238. Cho mạch giải mã 2 – 4 như hình 3.7, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=1; BA=00 thì trang thái của các ngõ ra là :

a. Y3Y2Y1Y0 = 0000*

b. Y3Y2Y1Y0 = 0001

c. Y3Y2Y1Y0 = 1110

d. Y3Y2Y1Y0 = 1111

239. Cho mạch giải mã 2 – 4 như hình 3.7, trong đó G là ngỗ vào cho phép (enable input), B, A là 2 ngỗ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngỗ ra (data outputs). Nếu G=0; BA=00 thì trạng thái của các ngỗ ra là :

- a. Y3Y2Y1Y0 = 0000
- b. Y3Y2Y1Y0 = 0001*
- c. Y3Y2Y1Y0 = 1110
- d. Y3Y2Y1Y0 = 1111

240. Cho mạch giải mã 2 – 4 như hình 3.7, trong đó G là ngỗ vào cho phép (enable input), B, A là 2 ngỗ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngỗ ra (data outputs). Nếu G=0; BA=11 thì trạng thái của các ngỗ ra là :

- a. Y3Y2Y1Y0 = 0000
- b. Y3Y2Y1Y0 = 1000*
- c. Y3Y2Y1Y0 = 0001

d. Y3Y2Y1Y0 = 1111

241. Cho mạch giải mã 2 – 4 như hình 3.7, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=1; BA=00 thì trang thái của các ngõ ra là :

- a. Y3Y2Y1Y0 = 0000*
- b. Y3Y2Y1Y0 = 0001
- c. Y3Y2Y1Y0 = 1110
- d. Y3Y2Y1Y0 = 1111

242. Cho mạch giải mã 2 – 4 như hình 3.7, trong đó G là ngỗ vào cho phép (enable input), B và A là 2 ngỗ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngỗ ra (data outputs). Biểu thức đai số logic của các ngỗ ra Y0 là :

a. $Y0 = \overline{G} \overline{B} \overline{A} *$

b. Y0 = $G \overline{B} \overline{A}$

c. $Y0 = \overline{G} + \overline{B} + \overline{A}$

d. $Y0 = G + \overline{B} + \overline{A}$


243. Cho mạch giải mã 2 – 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B và A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Biểu thức

đại số logic của các ngõ ra Y0 là:

a. $Y0 = \overline{G} \overline{B} \overline{A}$

- b. $Y0 = G \overline{B} \overline{A}$
- c. $Y0 = \overline{G} + B + A$
- d. $Y0 = G + B + A^*$
- **244.** Để tạo ra bộ giải mã 3 8, ta ghép 2 bộ giải mã (mỗi bộ giải mã đều phải có ngõ vào cho phép):
 - a. 2 4*
- b. 2 8
- c. 1 4
- d. 1 8
- **245.** Để tạo ra bộ giải mã 4-16, ta ghép 2 bộ giải mã (mỗi bộ giải mã đều có ngõ vào cho phép):
 - a. 2 8
- b. 3 8*
- c. 3 16
- d. 2 16
- **246.** Một bộ giải mã có thể thực hiện:
 - a. Chỉ duy nhất 1 hàm Boole

- b. 2 hàm Boole trên cùng 1 hệ giải mã
- c. Không thực hiện được hàm Boole
- d . Nhiều hàm Boole trên cùng 1 hệ giải mã*
- **247.** Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.9 trong đó E là ngỗ vào cho phép (enable input), C A là 3 ngỗ vào điều khiển (select inputs) với A là LSB, Y0 Y₇ là các ngỗ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là :
 - a. $G=\Sigma(1,3,5,7) *$
- b. $G = \Sigma (0,2,4,6)$
- c. $G = \prod (1,3,5,7)$
- d. $G = \prod (0,1,3,5,7)$



- **248.** Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.9 trong đó E là ngõ vào cho phép (enable input), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y₇ là các ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là :
 - a. $G=\Sigma(0,1,3,5,7)$
- b. $G = \Sigma (0,2,4,6)$
- c. $G = \prod (0,2,4,6)^*$
- d. $G = \prod (1,3,5,7)$
- **249.** Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.9 trong đó E là ngỗ vào cho phép (enable input), C A là 3 ngỗ vào điều khiển (select inputs) với A là LSB, Y0 Y₇ là các ngỗ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là :
 - a. $G = f(x,y,z) = \overline{x} \overline{y} \overline{z} + \overline{x} y \overline{z} + x \overline{y} \overline{z} + xy \overline{z}$
- b. $G=f(x,y,z) = \bar{x} \bar{y} z + \bar{x} yz + x \bar{y} z + xyz^*$
- c. $G=f(x,y,z) = xy \overline{z} + x \overline{y} \overline{z} + \overline{x} y \overline{z} + \overline{x} \overline{y} \overline{z}$
- d. $G=f(x,y,z) = xyz + x \overline{y} z + \overline{x} yz + \overline{x} \overline{y} z$
- **250.** Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.9 trong đó E là ngõ vào cho phép (enable input), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y₇ là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là:
 - a. $G=f(x,y,z) = (\bar{x} + \bar{y} + \bar{z})(\bar{x} + y + \bar{z})(x + \bar{y} + \bar{z})(x + y + \bar{z})$
 - b. $G=f(x,y,z) = (\bar{x} + \bar{y} + z)(\bar{x} + y + z)(\bar{x} + y + \bar{z})(x + y + z)$
 - c. $G=f(x,y,z) = (x+y+\bar{z})(x+\bar{y}+\bar{z})(\bar{x}+y+\bar{z})(\bar{x}+\bar{y}+\bar{z})$
 - d. $G=f(x,y,z) = (x+y+z)(x+\bar{y}+z)(\bar{x}+y+z)(\bar{x}+\bar{y}+z)^*$
- **251.** Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.10 trong đó E là ngõ vào cho phép (enable input), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y₇ là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là:

a. $G=\Sigma(1,3,5,7)$ *

b. $G = \Sigma (0,2,4,6)$


c. $G = \prod (1,3,5,7)$

- d. $G = \prod (0,1,3,5,7)$
- **252.** Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.10 trong đó E là ngõ vào cho phép (enable input), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y₇ là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là:
 - a. $G = \Sigma (0,1,3,5,7)$

b. $G = \Sigma (0,2,4,6)$

c. $G = \prod (0,2,4,6)^*$

d. $G = \prod (1,3,5,7)$




- **253.** Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.10 trong đó E là ngõ vào cho phép (enable input), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y₇ là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là:
 - a. $G=f(x,y,z) = \overline{x} \overline{y} \overline{z} + \overline{x} y \overline{z} + x \overline{y} \overline{z} + xy \overline{z}$
 - b. $G=f(x,y,z) = \bar{x} \bar{y} z + \bar{x} yz + x \bar{y} z + xyz^*$
 - c. $G=f(x,y,z) = xy \overline{z} + x \overline{y} \overline{z} + \overline{x} y \overline{z} + \overline{x} \overline{y} \overline{z}$
 - d. $G=f(x,y,z) = xyz + x \overline{y}z + \overline{x}yz + \overline{x}\overline{y}z$
- **254.** Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.10 trong đó E là ngỗ vào cho phép (enable input), C A là 3 ngỗ vào điều khiển (select inputs) với A là LSB, Y0 Y₇ là 8 ngỗ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là:
 - a. $G=f(x,y,z) = (\overline{x} + \overline{y} + \overline{z})(\overline{x} + y + \overline{z})(x + \overline{y} + \overline{z})(x + y + \overline{z})$
 - b. $G=f(x,y,z) = (\bar{x} + \bar{y} + z)(\bar{x} + y + z)(\bar{x} + y + \bar{z})(x + y + z)$
 - c. $G=f(x,y,z) = (x+y+\overline{z})(x+\overline{y}+\overline{z})(\overline{x}+y+\overline{z})(\overline{x}+\overline{y}+\overline{z})$
 - d. $G=f(x,y,z) = (x+y+z)(x+\bar{y}+z)(\bar{x}+y+z)(\bar{x}+\bar{y}+z)^*$
- **255.** Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.11 trong đó E là ngõ vào cho phép (enable input), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y₇ là các ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là :
 - a. $G = \Sigma (1,3,5,7) *$

b. $G = \Sigma (0,2,4,6)$

c. $G = \prod (1,3,5,7)$

d. $G = \prod (0,1,3,5,7)$



256. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.11 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y₇ là

các ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là:

a. $G=\Sigma(0,1,3,5,7)$

b. $G = \Sigma (0,2,4,6)$


c. $G = \prod (0,2,4,6)^*$

- d. $G = \prod (1,3,5,7)$
- **257.** Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.11 trong đó E là ngõ vào cho phép (enable input), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y₇ là các ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là :
 - a. $G=f(x,y,z) = \overline{x} \overline{y} \overline{z} + \overline{x} y \overline{z} + x \overline{y} \overline{z} + x y \overline{z}$
 - b. $G=f(x,y,z) = \bar{x} \bar{y} z + \bar{x} yz + x \bar{y} z + xyz^*$
 - c. $G=f(x,y,z) = xyz + x \overline{y} \overline{z} + \overline{x} y \overline{z} + \overline{x} \overline{y} \overline{z}$
 - d. $G=f(x,y,z) = \overline{x} \overline{y} \overline{z} + x \overline{y} z + \overline{x} yz + \overline{x} \overline{y} z$
- **258.** Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.11 trong đó E là ngõ vào cho phép (enable input), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y₇ là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là:
 - a. $G=f(x,y,z) = (\bar{x} + \bar{y} + \bar{z})(\bar{x} + y + \bar{z})(x + \bar{y} + \bar{z})(x + y + \bar{z})$
 - b. $G=f(x,y,z) = (\bar{x} + \bar{y} + z)(\bar{x} + y + z)(\bar{x} + y + \bar{z})(x + y + z)$
 - c. $G=f(x,y,z) = (x+y+z)(x+\overline{y}+\overline{z})(\overline{x}+y+\overline{z})(\overline{x}+\overline{y}+\overline{z})$
 - d. $G=f(x,y,z) = (x+y+z)(x+\bar{y}+z)(\bar{x}+y+z)(\bar{x}+\bar{y}+z)^*$
- **259.** Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.12 trong đó E là ngõ vào cho phép (enable input), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y₇ là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là:
 - a. $G=\Sigma(1,3,5,7)$ *

b. $G = \Sigma (0,2,4,6)$

c. $G = \prod (1,3,5,7)$

d. $G = \prod (0,1,3,5,7)$



- **260.** Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.12 trong đó E là ngõ vào cho phép (enable input), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y₇ là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là:
 - a. $G = \Sigma (0,1,3,5,7)$

b. $G = \Sigma (0,2,4,6)$

c. $G = \prod (0,2,4,6)^*$


- d. $G = \prod (1,3,5,7)$
- **261.** Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.12 trong đó E là ngõ vào cho phép (enable input), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y₇ là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là:
 - a. $G=f(x,y,z) = \overline{x} \overline{y} \overline{z} + \overline{x} y \overline{z} + x \overline{y} \overline{z} + xy \overline{z}$
 - b. $G=f(x,y,z) = \bar{x} \bar{y} z + \bar{x} yz + x \bar{y} z + xyz^*$
 - c. $G=f(x,y,z) = xyz + x \overline{y} \overline{z} + \overline{x} y \overline{z} + \overline{x} \overline{y} \overline{z}$
 - d. $G=f(x,y,z) = \overline{x} \overline{y} \overline{z} + x \overline{y} z + \overline{x} yz + \overline{x} \overline{y} z$

- **262.** Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.12 trong đó E là ngõ vào cho phép (enable input), C A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 Y₇ là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là:
 - a. $G=f(x,y,z) = (\bar{x} + \bar{y} + \bar{z})(\bar{x} + y + \bar{z})(x + \bar{y} + \bar{z})(x + y + \bar{z})$
 - b. $G=f(x,y,z) = (\bar{x} + \bar{y} + z)(\bar{x} + y + z)(\bar{x} + y + \bar{z})(x + y + z)$
 - c. $G=f(x,y,z) = (x+y+z)(x+\bar{y}+\bar{z})(\bar{x}+y+\bar{z})(\bar{x}+\bar{y}+\bar{z})$
 - d. $G=f(x,y,z) = (x+y+z)(x+\bar{y}+z)(\bar{x}+y+z)(\bar{x}+\bar{y}+z)^*$
- **263.** Mạch giải mã BCD sang 7 đoạn loại catod chung như hình 3.13 trong đó D A là 4 ngõ vào dữ liệu với A là LSB, a g là 7 ngõ ra. Khi DCBA=0011 thì trạng thái ngõ ra là:
 - a. abcdefg=1111001*

b. abcdefg=0000110

c. abcdefg=1011111

d. abcdefg=0100000



- **264.** Mạch giải mã BCD sang 7 đoạn loại catod chung như hình 3.13 trong đó D A là 4 ngõ vào dữ liệu với A là LSB, a g là 7 ngõ ra. Khi DCBA=0010 thì trạng thái ngõ ra là:
 - a. abcdefg=0010010

b. abcdefg=1101101*

c. abcdefg=0110011

- d. abcdefg=1001100
- **265.** Mạch giải mã BCD sang 7 đoạn loại catod chung như hình 3.13 trong đó D A là 4 ngõ vào dữ liệu với A là LSB, a g là 7 ngõ ra. Khi DCBA=0100 thì trạng thái ngõ ra là:
 - a. abcdefg=0010010

b. abcdefg=1000100

c. abcdefg=0110011*

- d. abcdefg=0111011
- **266.** Mạch giải mã BCD sang 7 đoạn loại catod chung như hình 3.13 trong đó D A là 4 ngõ vào dữ liệu với A là LSB, a g là 7 ngõ ra. Khi DCBA=0101 thì trạng thái ngõ ra là:
 - a. abcdefg=0010010

b. abcdefg=1101101


c. abcdefg=1011011*

- d. abcdefg=0100100
- **267.** Mạch giải mã BCD sang 7 đoạn loại anod chung như hình 3.14 trong đó D A là 4 ngõ vào dữ liệu với A là LSB, a g là 7 ngõ ra. Khi DCBA=0011 thì trạng thái ngõ ra là:
 - a. abcdefg=1111001

b. abcdefg=0000110*

c. abcdefg=1011111

d. abcdefg=0100000



268. Mạch giải mã BCD sang 7 đoạn loại anod chung như hình 3.14 trong đó D – A là 4 ngõ vào dữ liệu với A là LSB, a – g là 7 ngõ ra. Khi DCBA=0010 thì trạng thái ngõ ra là:

a. abcdefg=1101101

b. abcdefg=0010010*

c. abcdefg=1001111

- d. abcdefg=0110011
- **269.** Mạch giải mã BCD sang 7 đoạn loại anod chung như hình 3.14 trong đó D A là 4 ngõ vào dữ liệu với A là LSB, a g là 7 ngõ ra. Khi DCBA=0100 thì trạng thái ngõ ra là:
 - a. abcdefg=1101101

b. abcdefg=0010010

c. abcdefg=1001100*

- d. abcdefg=1000100
- **270.** Mạch giải mã BCD sang 7 đoạn loại anod chung như hình 3.14 trong đó D A là 4 ngõ vào dữ liệu với A là LSB, a g là 7 ngõ ra. Khi DCBA=0101 thì trạng thái ngõ ra là:
 - a. abcdefg=1101101

b. abcdefg=0010010


c. abcdefg=0100100*

- d. abcdefg=1011011
- **271.** Mạch mã hoá ưu tiên 8 3 như hình 3.15, trong đó E là ngõ vào tín hiệu cho phép, CBA là 3 ngõ ra tín hiệu với A là LSB, I0 I7 là 8 ngõ vào tín hiệu với độ ưu tiên giảm dần từ I7 đến I0. Nếu điều khiển E=0, I7I6I5I4I3I2I1I0=10101001 thì trạng thái của ngõ ra là:
 - a. CBA=111*


b. CBA=101

c. CBA=011


d. CBA=000



- **272.** Mạch mã hoá ưu tiên 8 3 như hình 3.15, trong đó E là ngõ vào tín hiệu cho phép, CBA là 3 ngõ ra tín hiệu với A là LSB, I0 I7 là 8 ngõ vào tín hiệu với độ ưu tiên giảm dần từ I7 đến I0. Nếu điều khiển E=1, I7I6I5I4I3I2I1I0=10101001 thì trạng thái của ngõ ra là:
 - a. CBA=111
- b. CBA=101
- c. CBA=011
- d. CBA=000*
- **273.** Mạch mã hoá ưu tiên 8 3 như hình 3.16, trong đó E là ngõ vào tín hiệu cho phép, CBA là 3 ngõ ra tín hiệu với A là LSB, I0 I7 là 8 ngõ vào tín hiệu với độ ưu tiên giảm dần từ I7 đến I0. Nếu điều khiển E=0, I7I6I5I4I3I2I1I0=10101010 thì trạng thái của ngõ ra là:
 - a. CBA=111
- b. CBA=110*
- c. CBA=101
- d. CBA=100



274. Mạch cộng bán phần HA (Haft Adder) thực hiện cộng hai số:




a. 1 bit*

b. 2 bit

c. 3 bit

d. 4 bit

275. Mạch cộng bán phần HA (Haft Adder) có biểu thức tổng S ở ngõ ra:




a. S = AB

c. S = A+B

b. $S = A \oplus B^*$

d. S = A + AB

276. Mạch cộng bán phần HA (Haft Adder) có biểu thức số nhớ C ở ngõ ra:




a. C = A + B

c. $C = A \oplus B$

b. $C = \overline{A}\overline{B}$

d. C = AB*

277. Mạch cộng toàn phần FA (Full Adder) thực hiện cộng hai số:




a. 1 bit*

c. 3 bit


b. 2 bit

d. 4 bit

278. Đặc điểm khác nhau giữa mạch cộng toàn phần FA (Full Adder) và mạch cộng bán phần HA (Haft Adder) là:



- a. HA (Haft Adder) có số nhớ từ bit thấp đưa lên
- b. FA (Full Adder) có số nhớ từ bit thấp đưa lên*
- c. FA (Full Adder) cộng hai số 2 bit, còn HA (Haft Adder) cộng hai số 1 bit
- d. HA (Haft Adder) cộng hai số 2 bit, còn FA (Full Adder) cộng hai số 1 bit
- **279.** Mạch cộng toàn phần FA (Full Adder) có biểu thức tổng ở ngõ ra:




a.
$$S = ABC_{-1}$$

b.
$$S = A + B + C_{-1}$$

c.
$$S = A \oplus B \oplus C_{-1} *$$

d.
$$S = \overline{A} \oplus \overline{B} \oplus \overline{C}_{-1}$$

280. Mạch cộng toàn phần FA (Full Adder) có biểu thức số nhớ C ở ngõ ra:




a.
$$C = ABC_{-1}$$

$$c. C = A \oplus B \oplus C_{-1}$$

b.
$$C = A + B + C_{-1}$$


d.
$$C = AB + AC_{-1} + BC_{-1}*$$

281. Trong các hình vẽ sau, hình nào là sơ đồ mạch cộng bán phần thực hiện bằng cổng logic: ***



- 282. Mạch giải mã là mạch:
 - a. n ngõ vào và n ngõ ra
 - c. 2ⁿ ngõ vào và n ngõ ra

- b. n ngõ vào và 2n ngõ ra
- d. n ngõ vào và 2ⁿ ngõ ra*



283. Mạch giải mã 2 - 4 như hình 3.19:

a.
$$Y3 = AB*$$

b.
$$Y3 = A + B$$

c.
$$Y3 = A \oplus B$$

d.
$$Y3 = AB + A + B$$

284. Mạch giải mã 2 - 4 như hình 3.19:

a.
$$Y1 = A + B$$

b.
$$Y1 = AB^*$$

c. Y1 = AB


- d. $Y1 = A \oplus B$ DECODER 2 4

 A (MSB) Y0 DB Y1 DY2 DY3 DHÌNH 3.20
- **285.** Mạch giải mã 2-4 như hình 3.20:
 - a. Ngõ ra tích cực mức cao
 - c. Ngõ ra luôn tích cực
 - Mạch giải mã 2-4 như hình 3.20:
 - a. Y0 = AB

286.

c. Y1 = AB

- b. Ngõ ra tích cực mức thấp*d. Ngõ ra luôn không tích cực
- b. Y1 = A + B
- d. Y0 = A + B *



- **287.** Mạch giải mã như hình 3.21. Kết luận nào sau đây là SAI
- a. Đây là mạch giải mã 2-4


- b. Đây là mạch giải mã có ngõ ra tích cực mức thấp
- c. Đây là mạch giải mã có ngõ vào cho phép
- d. Đây là mạch giải mã có ngõ ra tích cực mức cao*
- **288.** Mạch giải mã như hình 3.21. Kết luận nào sau đây đúng:
 - a. Ngõ vào cho phép tích cực mức thấp
- b. Ngõ ra tích cực mức cao
- c. Ngõ vào cho phép tích cực mức cao*

d. Đây là mạch giải mã 3 – 4

- **289.** Mạch giải mã như hình 3.21:
 - a. Khi E=0 thì tất cả các ngõ ra có mức logic 0
 - b. Khi E=0 thì tất cả các ngõ ra có mức logic 1*
 - c. Khi E=1 thì tất cả các ngõ ra có mức logic 0
 - d. Khi E=1 thì tất cả các ngõ ra có mức logic 1
- **290.** Khi ghép hai bộ giải mã 2 4 ta được
 - a. 1 bộ giải mã 4-8
- b. 1 bộ giải mã 3 8*
- c. 1 bộ mã hoá 4 8
- d. 1 bộ mã hoá 3-8
- 291. Để có thể ghép các bộ giải mã với nhau thì cần điều kiện:
- a. Bộ giải mã phải có ngõ ra tích cực mức thấp
- b. Bộ giải mã phải có ngõ ra tích cực mức cao


c. Không cần điều kiên gì

d. Các bộ giải mã phải có ngõ vào cho phép*




- **292.** Cho IC giải mã 74138 như hình 3.22:
 - a. Đây là IC giải mã từ 3 sang 8*
- b. Đây là IC giải mã từ 6 sang 8

- c. Đây là IC giải mã từ 8 sang 6
- d. Đây là IC giải mã từ 8 sang 3
- **293.** Cho IC giải mã 74138 như hình 3.22:
 - a. IC có 3 ngõ vào cho phép
- b. IC có ngõ ra tích cực mức cao
- c. IC có ngõ ra tích cực mức thấp d. IC có 3 ngõ vào cho phép và ngõ ra tích cực mức thấp*
- **294.** Cho IC giải mã 74138 như hình 3.22:
 - a. Khi G1 = 1 thì tất cả ngõ ra bằng 0
- b. Khi G1 = 0 thì tất cả ngõ ra bằng 0
- c. Khi G1 = 0 thì tất cả ngõ ra bằng 1*
- d. Khi G1 = 1 thì tất cả ngõ ra bằng 1
- **295.** Cho IC giải mã 74138 như hình 3.22:
 - a. Khi G2A = 1 thì tất cả ngõ ra bằng 0
 - b. Khi G2A = 0 thì tất cả ngõ ra bằng 0
 - c. Khi G2A = 1 thì tất cả ngõ ra bằng 1*
 - d. Khi G2A = 0 thì tất cả ngõ ra bằng 1
- **296.** Cho IC giải mã 74138 như hình 3.22:
 - a. Khi G1 = 1, G2A = 1, G2B = 1 thì tất cả ngõ ra bằng 0
 - b. Khi G1 = 0, G2A = 1, G2B = 0 thì tất cả ngõ ra bằng 0
 - c. Khi G1 = 1, G2A = 0, G2B = 0 thì tất cả ngõ ra bằng 1
 - d. Khi G1 = 0, G2A = 1, G2B = 0 thì tất cả ngõ ra bằng 1*
- **297.** Cho IC giải mã 74138 như hình 3.22. Chọn câu đúng nhất:
 - a. Khi A = B = C = 0 thì Y0 luôn tích cực
 - b. Khi A = B = C = 1 thì Y0 luôn tích cực
 - c. Khi A = B = C = 0 thì Y0 tích cực khi các ngỗ vào cho phép tích cực*
 - d. Khi A = B = C = 1 thì Y0 tích cực khi các ngõ vào cho phép tích cực
- 298. Cho IC giải mã 74138 như hình 3.22. Cho các ngõ vào cho phép tích cực (G1=1, G2A=G2B=0)
 - a. Khi A = B = C = 1 thì Y0 tích cực
 - b. Khi A = B = C = 0 thì Y7 tích cực
 - c. Khi A = 1, B = 0, C = 1 thì Y5 tích cực*
 - d. Khi A = 1, B = 0, C = 1 thì Y6 tích cực
- 299. Kết luận nào sau đây SAI về mạch giải mã:
 - a. Mạch giải mã có số ngõ vào nhiều hơn số ngõ ra*
 - b. Mạch giải mã có số ngõ ra nhiều hơn số ngõ vào
 - c. Mạch giải mã có thể kết hợp với cổng logic để thực hiện hàm Boole
 - d. Mạch giải mã có trạng thái ngõ ra phụ thuộc vào trạng thái ngõ vào
- **300.** Cho mạch sau:



- a. F = A2A1A0
- c. $F = \sum (4,5,6)$

- d. $F = \prod (4,5,6)*$
- **301.** Cho mạch như hình vẽ:




a.
$$F = AB$$

c. $F = \sum (0,1,3)*$

b.
$$F = A+B$$

d. $F = \prod(0,1,3)$

302. Cho mạch như hình vẽ:




b.
$$F = \sum (0,1,3)$$

$$c. F = AB + \overline{AB} + \overline{AB}$$

d.
$$F = \prod (0,1,3)$$

303. Cho mạch như hình vẽ:




a.
$$F = AB + A + B$$

b.
$$F = \sum (0,2)*$$

c.
$$F = \Pi(0.2)$$

d.
$$F = AB + AB$$

304. Cho mạch như hình vẽ:




a.
$$F = A2A1A0 + \bar{A2}A1A0 + A2A1\bar{A0}$$

b.
$$F = \left(\bar{A2} + A1 + A0\right)\left(\bar{A2} + A1 + \bar{A0}\right)\left(\bar{A2} + \bar{A1} + A0\right)^*$$

c.
$$F = A2\bar{A}1\bar{A}0 + A2\bar{A}1\bar{A}0 + A2\bar{A}1\bar{A}0$$

d.
$$F = \left(\bar{A2} + A1 + A0\right)\left(\bar{A2} + \bar{A1} + \bar{A0}\right)\left(\bar{A2} + \bar{A1} + A0\right)$$

305. Cho mạch như hình vẽ:




a.
$$F = 1*$$

c. $F = \sum (4,5,6)$

b.
$$F = 0$$

d. $F = \prod (4,5,6)$

306. Cho mạch như hình vẽ:




a.
$$F = \sum (0.1, 6.7)$$

b.
$$F = \prod (0.1.6.7)$$
*

c.
$$F = \sum (1,2,3,4)$$

d.
$$F = \prod (1,2,3,4)$$

307. Cho mạch như hình vẽ:




a.
$$F = \Sigma(0,1,6,7)$$

b.
$$F = \prod (0.1.6.7)$$

$$c.F = 1 *$$

$$d.F = 0$$

308. Cho mach sau:




a.
$$F = \sum (0,7)$$

c. $F = (A3 + A2 + A1 + A0)$

b.
$$F = \prod (0,7)*$$

d.
$$F = A3A2A1A0$$

309. Cho mach sau:




a.
$$F = \sum (0.15)$$

b.
$$F = \prod (0,15)$$

c.
$$F = (A3 + A2 + A1 + A0)(\bar{A}3 + \bar{A}2 + \bar{A}1 + \bar{A}0)$$

d. Câu b, c đúng*

310. Cho mạch sau:



a.
$$F = \sum (0.15)$$

c. $F = 1 *$

$$d. F = 0$$

- Mach mã hoá (Encoder) là mach có: 311.
 - a. Số ngõ vào bằng số ngõ ra
 - c. Số ngõ vào là n và số ngõ ra là 2ⁿ
- b. Số ngõ vào 2ⁿ và số ngõ ra là n*
- d. Số ngõ ra không phụ thuộc vào số ngõ vào



- 312. Cho mach mã hoá như hình 3.32:
 - a. Đây là mạch mã hoá 4-2

- b. Đây là mạch mã hoá 2 4
- c. Đây là mạch mã hoá có ngõ ra tích cực mức cao
- d. Câu a, c đúng*

- Cho mach mã hoá như hình 3.32: 313.


 - a. Khi X0 = 1 thì Y0 = 0, Y1 = 1 b. Khi X0 = 1 thì Y0 = 0, Y1 = 0*
 - c. Khi X0 = 1 thì Y0 = 1, Y1 = 1 d. Khi X0 = 1 thì Y0 = 1, Y1 = 0
- 314. Cho mạch mã hoá như hình 3.32:
 - a. Y0 = X0X1X2X3

b.
$$Y0 = X0X1X2X3$$

c.
$$Y0 = \overline{X2}\overline{X0}\left(\overline{X3} \oplus \overline{X1}\right)$$

d.
$$Y0 = X2X0(X3 \oplus X1)*$$

- Phát biểu nào đúng về mạch mã hoá ưu tiên 315.
 - a. Mỗi thời điểm chỉ được có một ngõ vào tích cực
 - b. Mỗi thời điểm chỉ được có một ngõ ra tích cực
 - c. Mỗi thời điểm có thể có nhiều ngõ vào tích cực*
 - d. Câu a và b đúng
- Cho mạch mã hoá ưu tiên như hình vẽ (Y1 là MSB), mức đô ưu tiên giảm dần từ X0 đến X3. 316. Nếu X0=0, X1=1, X2=1, X3=1 thì ngõ ra:




a. Y0 = 1, Y1 = 0*

b. Y0 = 1, Y1 = 1


c. Y0 = 0, Y1 = 0

- d. Y0 = 0, Y1 = 1
- Cho IC mã hoá ưu tiên 74148 như hình vẽ. Cho tất cả các ngõ vào đều có mức logic 0 thì: 317.




a. A2 = 1, A1 = 1, A0 = 1

- b. A2 = 0, A1 = 0, A0 = 0*
- c. Giá trị A2, A1, A0 phụ thuộc vào GS, EO
- d. Câu a và b đúng
- Cho IC mã hoá ưu tiên 74148 như hình vẽ 318.



a. A2 = 1, A1 = 1, A0 = 1*

- b. A2 = 0, A1 = 0, A0 = 0
- c. Giá tri A2, A1, A0 phu thuộc vào GS, EO
- d. Câu c và b đúng
- 319. Mach dồn kênh MUX (Multiplexer) là mach:
 - a. n ngõ vào và 2ⁿ ngõ ra
- c. 2n ngõ vào và n ngõ ra
- b. 2ⁿ ngõ vào và n ngõ ra d. 2ⁿ dữ liệu (data), n ngõ vào điều khiển và 1 ngõ ra*
- Phát biểu nào sau đây SAI về MUX (Multiplexer) **320.**
 - a. Số ngõ ra luôn là 1
 - b. Số ngõ vào dữ liệu bằng 2ⁿ, với n là số ngõ vào điều khiển
 - c. Số ngõ vào ít hơn số ngõ ra*
 - d. Số ngõ vào nhiều hơn số ngõ ra



- **321.** Cho MUX như hình 3.35 (A là MSB). Khi A=0, B=1 thì
 - a. Y = X0

b. Y = X1*

c. Y = AB

- d. $Y = A + \overline{B}$
- **322.** Cho MUX như hình 3.35 (A là MSB). Khi A=0, B=0 thì
 - a. Y = X0*

b. Y = X1

c. $Y = \overline{A}B$

- d. $Y = A + \overline{B}$
- **323.** Cho MUX như hình 3.35 (A là MSB). Khi A=1, B=0 thì
 - a. Y = AB

b. Y = X1


c. Y = AB

- d. Y = X2*
- **324.** Cho MUX như hình 3.35 (A là MSB). Khi A=1, B=1 thì
 - a. Y = X3*

b. Y = X1

c. Y = AB

- d. Y = A + B
- **325.** Cho IC MUX 74151 chọn kênh 8 1 như hình vẽ (S2 là MSB). Cho E=0, S2=1, S1=0, S0=1 thì ngõ ra Y là:




a. Y = E S 2 S 1 S 0

b. Y = I5*

c. Y = S2S1S0


- d. Y = E + S2 + S1 + S0
- **326.** Cho IC MUX 74151 chọn kênh 8 1 như hình vẽ. Ngõ ra Y có mức logic:



- a. Không xác đinh
- b. Bằng mức logic của ngõ ra YN

c. 1

- Phát biểu nào sau đây SAI về ghép hai MUX: 327.
 - a. Hai MUX phải có ngõ vào cho phép Enable
 - b. 2 MUX 4 1 có thể ghép thành một MUX 8 1
 - c. 2 MUX 2 1 có thể ghép thành một MUX 4 1
 - d. Ghép 2 MUX 4-1 thành một MUX 8-2*
- **328.** Mạch phân kênh DEMUX (DeMultiplexer) là mạch:
 - a. n ngõ vào điều khiển, 1 ngõ vào dữ liêu và 2ⁿ ngõ ra*
 - b. 2ⁿ ngõ vào và n ngõ ra
 - c. 2n ngõ vào và n ngõ ra
 - d. n ngõ vào và 2ⁿ ngõ ra




- 329. Cho mạch phân kênh DeMux như hình 3.38:
 - a. Đây là DeMux 3 4
- b. Đây là DeMux 1 4*
- c. Đây là DeMux 2 4
- d. Đây là DeMux 4 1
- **330.** Cho mạch phân kệnh DeMux (A là MSB) như hình 3.38:
 - a. Khi A = 1; B=1 thì ngõ ra Y3 = 1
- b. Khi A = 1; B=1 thì ngõ ra Y3 = 0
- c. Khi A = 1; B=1 thì ngõ ra $Y3 = X^*$
- d. Khi A = 1; B=1 thì ngõ ra Y0 = X
- Cho mach phân kênh DeMux (A là MSB) như hình 3.38, cho A=1; B=0, X=1 331.
 - a.Y3 = 1, Y2 = 0, Y1 = 0, Y0 = 0 b. Y3 = 0, Y2 = 1, Y1 = 1, Y0 = 0
 - c. Y3 = 0, Y2 = 1, Y1 = 0, Y0 = 0*
- d. Y3 = 0, Y2 = 1, Y1 = 1, Y0 = 1
- Mach kiểm tra chẵn lẻ dùng để: 332.
 - a. Xác định một số là số chẵn
- b. Xác định một số là số lẻ
- c. Dùng để nhân các số BCD
- d. Phát hiện sai lệch trên đường truyền*
- Cho phương pháp kiểm tra chẵn (Even Parity) 333.
 - a. A = 01101101 thì bit P = 1

b. A = 10100110 thì bit P = 1

c. Câu a và d đúng*

- d. A = 111100110 thì bit P = 0
- Cho phương pháp kiểm tra lẻ (Odd Parity) 334.
 - a. A = 01101101 thì bit P = 1
- b. A = 10100110 thì bit P = 1*
- c. A = 1111011010 thì bit P = 1
- d. A = 11110011011 thì bit P = 0



- 335. Cho mạch so sánh 1 bit như hình 3.39:
 - a. Y1 = AB *
- b. Y1 = AB
- c. Y1 = A + B d. Y1 = A + B

- Cho mach so sánh 1 bit như hình 3.39: **336.**
 - a. Y2 = AB b. $Y2 = A \oplus \overline{B} *$
- c. $Y2 = A \oplus B$

Đề cương ôn thi môn Điện tử số hệ Trung cấp, Cao đẳng và Đại học. **337.** Cho mach so sánh 1 bit như hình 3.39: c. $Y3 = (A \oplus B)$ d. Y3 = AB*a. Y3 = AB b. $Y3 = A \oplus B$ Hệ tổ hợp là hệ có giá tri ngõ ra thay đổi tùy thuộc vào: 338. a. Trang thái của các ngõ vào trước đó b. Trang thái của các ngõ vào hiện tai* c. Trạng thái của các ngõ ra trước đó d. Không câu nào đúng Ngõ ra của hệ tổ hợp phụ thuộc vào trạng thái của các ngõ vào theo quy luật: b. Hàm tích phân c. Hàm mũ a. Hàm Boole* d. Tùy từng tổ hợp **340.** Số tổ hợp của hệ tổ hợp n biến ngõ vào: c. 2ⁿ tổ hợp* b. 2n tổ hợp d. (n-1) tổ hợp a. n tố hợp Số ngõ ra của bộ giải mã nhị phân n bit (n ngõ vào): 341. c. 2ⁿ ngõ ra* b. 1 ngõ ra a. n ngõ ra d. Không xác định Các ngõ ra của bộ giải mã nhị phân n bit (n ngõ vào) có tính chất: 342. a. 2ⁿ ngõ ra đều tích cực b. Có 1 ngõ ra tích cực, $(2^n - 1)$ ngõ ra còn lại không tích cực* c. 2ⁿ ngõ ra đều không tích cực d. Có 1 ngõ ra không tích cực, $(2^n - 1)$ ngõ ra còn lại đều tích cực 343. Nếu các ngõ vào cho phép của bô giải mã không thoả điều kiên tích cực thì các ngõ ra của bô giải mã: b. Đều không tích cực* a. Đều tích cực c. Không xác định được d. Có 1 ngõ ra tích cực Số ngõ ra của bộ mã hóa có 2ⁿ ngõ vào: a. 2ⁿ ngõ ra b. 1 ngõ ra c. n ngõ ra* d. (n-1) ngõ ra 345. Bô dồn kênh $2^n - 1$ có: a. Nhiều ngõ ra b. 2ⁿ ngõ ra c. Không xác định số ngõ ra d. 1 ngõ ra* Các ngõ vào của bộ dồn kênh được chia làm 2 nhóm: a. Ngõ vào cho phép và ngõ vào dữ liệu b. Ngõ vào cho phép và ngõ vào điều khiển (địa chỉ) c. Ngõ vào dữ liệu và ngõ vào điều khiển (địa chỉ)* d. Tùy từng loại bô dồn kênh **347.** Bô dồn kênh $2^{n} - 1$ có: a. 2ⁿ ngõ vào điều khiển (địa chỉ)
b. 2ⁿ ngõ vào dữ liệu*
d. 2ⁿ ngõ vào dữ liệu, điều khiển và cho phép Bô dồn kênh có n ngõ vào điều khiển (địa chỉ), m ngõ vào dữ liệu thì: 348. c. $m = 2^{n}*$ d. $m = (2^n - 1)$ a. m = nb. m = 2nBô phân kênh $1 - 2^n$ có: 349. a. 1 ngõ ra b. n ngõ ra d. (2^n-1) ngõ ra c. 2ⁿ ngõ ra* **350.** Bộ cộng phân nửa HA (Half adder) là bộ cộng 2 số nhị phân 1 bit có: a. 2 ngõ vào, 2 ngõ ra* b. 2 ngõ vào, 1 ngõ ra c. 2 ngõ vào, 3 ngõ ra d. 2 ngõ vào, 4 ngõ ra 351. Bộ cộng đầy đủ FA (Full adder) là bộ cộng 2 số nhị phân 1 bit có thêm bit nhớ từ trọng số thấp hơn gởi tới có: a. 2 ngõ vào, 2 ngõ ra b. 2 ngõ vào, 1 ngõ ra

d. 3 ngõ vào, 2 ngõ ra*

352. Để thiết kế mạch tổ hợp thực hiện phép cộng 2 số nhị phân 2 bit ta phải thiết kế 1 mạch có :

Biên soạn: Bộ môn Điện tử Công nghiệp

c. 2 ngõ vào, 3 ngõ ra

```
a. 4 ngõ vào, 4 ngõ ra
                                            b. 2 ngõ vào, 3 ngõ ra
c. 4 ngõ vào, 3 ngõ ra*
                                            d. 4 ngõ vào, 2 ngõ ra
       Số ngõ vào ngõ ra của một hệ tổ hợp có ngõ vào là 1 số nhị phân 2 bit X, ngõ ra là một hàm
   của X, f(X) = X.X + X + 1 là:
a. 1 ngõ vào, 1 ngõ ra
                                            b. 2 ngõ vào, 1 ngõ ra
                                            d. 2 ngõ vào, 4 ngõ ra*
c. 2 ngõ vào, 3 ngõ ra
       Số ngõ vào ngõ ra của một hệ tổ hợp có ngõ vào là mã BCD, ngõ ra là giá trị dư của giá trị ngõ
354.
   vào chia cho 3 là:
a. 3 ngõ vào, 3 ngõ ra
                                            b. 3 ngõ vào, 2 ngõ ra
c. 4 ngõ vào, 3 ngõ ra
                                            d. 4 ngõ vào, 2 ngõ ra*
       Để thiết kế mạch tổ hợp thực hiện phép nhân 2 số nhị phân 2 bit ta phải thiết kế 1 mạch có:
a. 4 ngõ vào, 4 ngõ ra*
                                            b. 2 ngõ vào, 3 ngõ ra
c. 4 ngõ vào, 3 ngõ ra
                                            d. 4 ngõ vào, 2 ngõ ra
       Với bộ giải mã nhị phân có ngõ ra tích cực mức cao, ngõ ra Y<sub>i</sub> của bộ giải mã là:
                                            b. Tích chuẩn m; của các ngõ vào*
a. Tổng chuẩn M<sub>i</sub> của các ngõ vào
c. Luôn có giá tri là 1
                                            d. Luôn có giá tri là 0
       Với bộ giải mã nhị phân có ngõ ra tích cực thấp, ngõ ra Y<sub>i</sub> của bộ giải mã là:
357.
a. Tổng chuẩn M<sub>i</sub> của các ngõ vào*
                                            b. Tích chuẩn m<sub>i</sub> của các ngõ vào
c. Luôn có giá trị là 1
                                            d. Luôn có giá trị là 0
      Để tạo ra bộ giải mã 3-8, ta ghép 2 bộ giải mã (mỗi bộ giải mã đều có ngõ vào cho phép):
a. 2 - 4*
                                            b. 2 - 8
c. 1 - 4
                                            d. 1 - 8
359. Để tạo ra bộ giải mã 4-16, ta ghép 2 bộ giải mã (mỗi bộ giải mã đều có ngõ vào cho phép):
a. 2 - 8
                                            b. 3 - 8*
c. 3 - 16
                                            d. 2 - 16
       Một hệ giải mã có thể thực hiện:
360.
a. Chỉ duy nhất 1 hàm Boole
                                            b. 2 hàm Boole trên cùng 1 hệ giải mã
c. Không thực hiện được hàm Boole
                                            d. Nhiều hàm Boole trên cùng 1 hệ giải mã*
       Một bộ dồn kệnh có thể thực hiện:
a. Chỉ duy nhất 1 hàm Boole*
                                            b. 2 hàm Boole trên cùng 1 hê dồn kênh
c. Không thực hiện được hàm Boole
                                            d. Nhiều hàm Boole trên cùng 1 hệ dồn kênh
       Bộ kiểm tra chẳn lẻ có thể phát hiện trường hợp truyền sai:
362.
a. 2 bit
                                            b. 1 bit*
                                            d. Số bit truyền sai là số chẳn
c. Không phát hiện sai
       Điều kiện cần thiết khi ghép 2 bộ giải mã n-2^n:
a. 2 bộ giải mã đều có ngõ vào cho phép*
b. Chỉ cần 1 bộ giải mã có ngõ vào cho phép
c. 2 bộ giải mã đều không có ngõ vào cho phép
d. Không cần điều kiện
```


CHƯƠNG 4 : HÊ TUẦN TƯ

- **364.** Cho mach chốt RS như hình 4.2. Khi R = S = 1 thì trang thái ngõ ra là:
 - a. Q = 0; $\overline{Q} = 0 *$

b. Q = 0; $\overline{Q} = 1$

c. Q = 1; $\overline{Q} = 0$

d. $O = 1 : \overline{O} = 1$



- **365.** Cho mạch chốt RS như hình 4.2. Khi S = 0; R = 1 thì trạng thái ngõ ra là:
 - a. Q = 0; $\overline{Q} = 0$

b. Q = 0; $\overline{Q} = 1*$

c. Q = 1; $\overline{Q} = 0$

- d. Q = 1; $\overline{Q} = 1$
- **366.** Cho mạch chốt RS như hình 4.2. Khi S = 1; R = 0 thì trạng thái ngõ ra là:
 - a. Q = 0; $\overline{Q} = 0$

b. Q = 0; $\overline{Q} = 1$


c. Q = 1; $\overline{Q} = 0*$

- d. Q = 1; $\overline{Q} = 1$
- **367.** Cho D-FF như hình 4.5. Khi PR = 0 ; CLR = 1 thì trạng thái ngõ ra là:
 - a. Q = 0; $\overline{Q} = 0$

b. Q = 0; $\overline{Q} = 1$

c. $O = 1 : \overline{O} = 0*$

d. Q = 1; $\overline{Q} = 1$



- Cho D-FF như hình 4.5. Khi PR = 1; CLR = 0 thì trạng thái ngõ ra là: 368.
 - a. Q = 0; $\overline{Q} = 0$
- b. $Q = 0 : \overline{Q} = 1*$
- c. $O = 1 : \overline{O} = 0$

- d. Q = 1; $\overline{Q} = 1$
- **369.** Cho D-FF như hình 4.5. Ngõ vào xung clock (CLK) tác động bằng:
 - a. Mức thấp
- b. Mức cao
- c. Canh xuống
- d. Canh lên*
- 370. Cho D-FF như hình 4.5. Khi PR=1, CLR=1, D=0, nếu CLK được kích bằng cạnh lên thì trạng thái ngõ ra là:
 - a. Q = 0; $\overline{Q} = 1*$ b. Q = 1; $\overline{Q} = 0$
 - c. Không đổi trạng thái (giữ nguyên trạng thái trước đó)
 - d. Đổi trạng thái (đảo trạng thái trước đó)
- 371. Cho D-FF như hình 4.5. Khi PR=1, CLR=1, D=1, nếu CLK được kích bằng canh lên thì trang thái ngõ ra là:
 - a. Q = 0; $\overline{Q} = 1$
- b. Q = 1; $\overline{Q} = 0*$
- c. Không đổi trạng thái (giữ nguyên trạng thái trước đó)
- d. Đổi trang thái (đảo trang thái trước đó)
- 372. Cho D-FF như hình 4.5. Khi PR=1, CLR=1, D=0, nếu CLK được kích bằng canh xuống thì trang thái ngõ ra là:

a.
$$Q = 0$$
; $\overline{Q} = 0$

b.
$$Q = 1$$
; $\overline{Q} = 1$

- c. Không đổi trạng thái (giữ nguyên trạng thái trước đó)*
- d. Đổi trang thái (đảo trang thái trước đó)
- Cho D-FF như hình 4.5. Khi PR=1, CLR=1, D=1, nếu CK được kích bằng canh xuống thì trang 373. thái ngõ ra là:

a.
$$Q = 0$$
; $\overline{Q} = 1$

b.
$$Q = 1$$
; $\overline{Q} = 1$


- c. Không đổi trạng thái (giữ nguyên trạng thái trước đó)*
- d. Đổi trạng thái (đảo trạng thái trước đó)
- **374.** Cho JK-FF như hình 4.6. Khi PR=0, CLR=1 thì trạng thái ngõ ra là:

a.
$$Q = 0$$
; $\overline{Q} = 0$

b.
$$Q = 0$$
; $\overline{Q} = 1$

c.
$$Q = 1$$
; $\overline{Q} = 0*$

d.
$$Q = 1$$
; $\overline{Q} = 1$



375. Cho JK-FF như hình 4.6. Khi PR=1, CLR=0 thì trạng thái ngỗ ra là:

a.
$$Q = 0$$
; $\overline{Q} = 0$

b.
$$Q = 0$$
; $\overline{Q} = 1*$

c.
$$Q = 1$$
; $\overline{Q} = 0$

d.
$$Q = 1$$
; $\overline{Q} = 1$

- **376.** Cho JK-FF như hình 4.6. Ngõ vào xung clock (CK) tác động bằng:
 - a. Mức thấp
- b. Mức cao c. Canh xuống*
- d. Cạnh lên
- 377. Cho JK-FF như hình 4.6. Khi PR=1, CLR=1, J=K=0, nếu CK được kích bằng cạnh xuống thì trạng thái ngõ ra là:

a.
$$Q = 0$$
; $\overline{Q} = 1$

b.
$$Q = 1$$
; $\overline{Q} = 0$

- c. Không đổi trạng thái (giữ nguyên trạng thái trước đó)*
- d. Đổi trạng thái (đảo trạng thái trước đó)
- 378. Cho JK-FF như hình 4.6. Khi PR=1, CLR=1, J=0, K=1, nếu CK được kích bằng cạnh xuống thì trạng thái ngõ ra là:

a.
$$Q = 0$$
; $\overline{Q} = 1*$

b.
$$Q = 1$$
; $\overline{Q} = 0$

- c. Không đổi trạng thái (giữ nguyên trạng thái trước đó)
- d. Đổi trạng thái (đảo trạng thái trước đó)
- **379.** Cho JK-FF như hình 4.6. Khi PR=1, CLR=1, J=1, K=0, nếu CK được kích bằng cạnh xuống thì trang thái ngõ ra là:

a.
$$Q = 0$$
; $\overline{Q} = 1$

b.
$$Q = 1 ; \overline{Q} = 0*$$

- c. Không đổi trang thái (giữ nguyên trang thái trước đó)
- d. Đổi trạng thái (đảo trạng thái trước đó)
- **380.** Cho JK-FF như hình 4.6. Khi PR=1, CLR=1, J=1, K=1, nếu CK được kích bằng cạnh xuống thì trạng thái ngõ ra là:

a.
$$Q = 0$$
; $\overline{Q} = 1$

b.
$$Q = 1$$
; $\overline{Q} = 0$

- c. Không đổi trang thái (giữ nguyên trang thái trước đó)
- d. Đổi trạng thái (đảo trạng thái trước đó)*
- **381.** Cho JK-FF như hình 4.6. Khi PR=1, CLR=1, J=K=0, nếu CK được kích bằng cạnh lên thì trạng thái ngõ ra là:

a.
$$Q = 0$$
; $\overline{Q} = 1$

b.
$$Q = 1$$
; $\overline{Q} = 0$

- c. Không đổi trạng thái (giữ nguyên trạng thái trước đó)*
- d. Đổi trang thái (đảo trang thái trước đó)
- Cho JK-FF như hình 4.6. Khi PR=1, CLR=1, J=0, K=1, nếu CK được kích bằng canh lên thì 382. trạng thái ngõ ra là:

a.
$$Q = 0$$
; $\overline{Q} = 1$

b.
$$Q = 1$$
; $\overline{Q} = 0$

- c. Không đổi trạng thái (giữ nguyên trạng thái trước đó)*
- d. Đổi trạng thái (đảo trạng thái trước đó)
- 383. Cho JK-FF như hình 4.6. Khi PR=1, CLR=1, J=1, K=0, nếu CK được kích bằng cạnh lên thì trạng thái ngõ ra là:

a.
$$Q = 0$$
; $\overline{Q} = 1$

b.
$$Q = 1$$
; $\overline{Q} = 0$

- c. Không đổi trạng thái (giữ nguyên trạng thái trước đó)*
- d. Đổi trạng thái (đảo trạng thái trước đó)
- 384. Cho JK-FF như hình 4.6. Khi PR=1, CLR=1, J=1, K=1, nếu CK được kích bằng cạnh lên thì trang thái ngõ ra là:

a.
$$Q = 0$$
; $\overline{Q} = 1$

b.
$$Q = 1$$
; $\overline{Q} = 0$


- c. Không đổi trang thái (giữ nguyên trang thái trước đó)*
- d. Đổi trạng thái (đảo trạng thái trước đó)
- **385.** Cho T-FF như hình 4.7. Khi PR=0, CLR=1 thì trạng thái ngõ ra là:

a.
$$Q = 0$$
; $\overline{Q} = 0$

b.
$$Q = 0$$
; $\overline{Q} = 1$

c.
$$Q = 1 ; \overline{Q} = 0*$$

d.
$$Q = 1$$
; $\overline{Q} = 1$



386. Cho T-FF như hình 4.7. Khi PR=1, CLR=0 thì trạng thái ngỗ ra là: b. Q = 0; $\overline{Q} = 1*$

a.
$$Q = 0$$
; $\overline{Q} = 0$

b.
$$Q = 0$$
; $\overline{Q} = 1*$

c.
$$Q = 1$$
; $\overline{Q} = 0$

d.
$$Q = 1$$
; $\overline{Q} = 1$

387. Cho T-FF như hình 4.7. Khi PR=1, CLR=1, T=0, nếu CK được kích bằng cạnh lên thì trạng thái ngõ ra là:

a.
$$Q = 0$$
; $\overline{Q} = 1$

b.
$$Q = 1$$
; $\overline{Q} = 0$

- c. Không đổi trạng thái (giữ nguyên trạng thái trước đó)*
- d. Đổi trang thái (đảo trang thái trước đó)
- Cho T-FF như hình 4.7. Khi PR=1, CLR=1, T=1, nếu CK được kích bằng canh lên thì trang thái 388. ngõ ra là:

a.
$$Q = 0$$
; $\overline{Q} = 1$

b.
$$Q = 1$$
; $\overline{Q} = 0$

- c. Không đổi trạng thái (giữ nguyên trạng thái trước đó)
- d. Đổi trang thái (đảo trạng thái trước đó)*
- 389. Cho T-FF như hình 4.7. Khi PR=1, CLR=1, T=0, nếu CK được kích bằng canh xuống thì trang thái ngõ ra là:


a.
$$Q = 0$$
; $\overline{Q} = 1$

b.
$$Q = 1$$
; $\overline{Q} = 0$

- c. Không đổi trạng thái (giữ nguyên trạng thái trước đó)*
- d. Đổi trạng thái (đảo trạng thái trước đó)
- **390.** Cho T-FF như hình 4.7. Khi PR=1, CLR=1, T=1, nếu CK được kích bằng cạnh xuống thì trạng thái ngõ ra là:
 - a. Q = 0; $\overline{Q} = 1$


b.
$$Q = 1$$
; $\overline{Q} = 0$

- c. Không đổi trạng thái (giữ nguyên trạng thái trước đó)*
- d. Đổi trạng thái (đảo trạng thái trước đó)
- **391.** Mạch đếm nối tiếp (mạch đếm bất đồng bộ) có đặc điểm:
 - a. Ngõ ra của flip flop trước làm xung clock (CK) cho flip flop kế tiếp.
 - b. Xung đếm chỉ đến flip flop đầu tiên.
 - c. Ngõ ra Q của flip flop đầu tiên là bit có trọng số nhỏ nhất (LSB) của trạng thái bộ đếm.
 - d. Cả ba câu a, b, c đều đúng*
- **392.** Để thiết kế bộ đếm n bit thì cần ít nhất:
 - a. (n -1) flip flop
- b. n flip flop*
- c. (n + 1) flip flop
- d. 2ⁿ flip flop
- **393.** Dung lượng bộ đếm (hay còn gọi là Modulo của bộ đếm) là:
 - a. Số trạng thái giống nhau xuất hiện ở vòng đếm
 - b. Số trạng thái khác nhau xuất hiện ở vòng đếm*
 - c. Số trạng thái không xuất hiện ở vòng đếm
 - d. Tất cả đều sai
- **394.** Cho mạch như hình 4.8. Đưa xung clock có tần số 1 Hz đến ngõ vào CKin thì ngõ ra Q0 có xung clock với tần số:
 - a. 2 Hz
- b. 1 Hz
- c. 0,5 Hz*
- d. Tất cả đều sai




- **395.** Cho mạch như hình 4.8. Đưa xung clock có tần số 1 Hz đến CKin thì ngõ ra Q1 có xung clock với tần số:
 - a. 4 Hz
- b. 1 Hz
- c. 0.25 Hz*
- d. Tất cả đều sai

- **396.** Mạch ở hình 4.8 là bộ đếm:
 - a. Nối tiếp, đếm lên có hệ số đếm (modulo) là 2
 - b. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 2
 - c. Nối tiếp, đếm lên có hệ số đếm (modulo) là 4*
 - d. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 4
- **397.** Cho mạch như hình 4.9. Đưa xung clock có tần số 1 Hz đến ngõ vào CKin thì ngõ ra Q0 có xung clock với tần số:
 - a. 2 Hz
- b. 1 Hz
- c. 0,5 Hz*
- d. Tất cả đều sai




- Cho mạch như hình 4.9. Đưa xung clock có tần số 1 Hz đến CKin thì ngõ ra Q1 có xung clock **398.** với tần số:
 - a. 4 Hz
- b. 1 Hz
- c. 0.25 Hz*
- d. Tất cả đều sai

- Mạch ở hình 4.9 là bô đếm: **399.**
 - a. Nối tiếp, đếm lên có hệ số đếm (modulo) là 2
 - b. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 2
 - c. Nối tiếp, đếm lên có hệ số đếm (modulo) là 4
 - d. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 4*
- Cho mạch như hình 4.10. Đưa xung clock có tần số 1 KHz đến ngõ vào CKin thì ngõ ra Q_0 có xung clock với tần số:
 - a. 2 Khz
- b. 1 KHz
- c. 500 Hz*
- d. Cả 3 câu a, b, c đều sai




- Cho mạch như hình 4.10. Đưa xung clock có tần số 1 KHz đến CKin thì ngõ ra Q₂ có xung 401. clock với tần số:
 - a. 8 Khz
- b. 1 Khz
- c. 125 Hz
- d. Tất cả đều sai*
- Mach ở hình 4.10 là bô đếm: 402.
 - a. Nối tiếp, đếm lên có hệ số đếm (modulo) là 5
 - b. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 5
 - c. Nối tiếp, đếm lên có hệ số đếm (modulo) là 6*
 - d. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 6
- Cho mạch như hình 4.11. Đưa xung clock có tần số 1 KHz đến ngõ vào CKin thì ngõ ra Q1 có 403. xung clock với tần số:
 - a. 4 Khz
- b. 1 KHz
- c. 250 Hz*
- d. Cả 3 câu a, b, c đều sai




- **404.** Cho mạch như hình 4.11. Đưa xung clock có tần số 1 KHz đến CKin thì ngõ ra Q₂ có xung clock với tần số:
 - a. 8 Khz
- b. 1 Khz
- c. 125 Hz
- d. Tất cả đều sai*

- **405.** Mạch ở hình 4.11 là bộ đếm :
 - a. Nối tiếp, đếm lên có hệ số đếm (modulo) là 8
 - b. Nối tiếp, đếm lên có hệ số đếm (modulo) là 5*
 - c. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 5
 - c. Song song, đếm lên có hệ số đếm (modulo) là 5
- **406.** Cho mạch như hình 4.12. Đưa xung clock có tần số 1 Hz đến ngõ vào CKin thì ngõ ra Q0 có xung clock với tần số:
 - a. 2 Hz
- b. 1 Hz
- c. 0,5 Hz*
- d. Cả 3 câu a, b, c đều sai



- **407.** Cho mạch như hình 4.12. Đưa xung clock có tần số 1 Hz đến CKin thì ngõ ra Q1 có xung clock với tần số:
 - a. 4 Hz
- b. 1 Hz
- c. 0.25 Hz*
- d. Cả 3 câu a, b, c đều sai
- **408.** Cho mạch như hình 4.12. Đưa xung clock có tần số 1 Hz đến CKin thì ngõ ra Q₂ có xung clock với tần số:
 - a. 8 Hz
- b. 1 Hz
- c. 0.125 Hz
- d. Tất cả đều sai*

- **409.** Mạch ở hình 4.12 là bộ đếm:
 - a. Nối tiếp, đếm lên có hệ số đếm (modulo) là 8
 - b. Nối tiếp, đếm lên có hệ số đếm (modulo) là 4*
 - c. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 8
 - c. Song song, đếm lên có hệ số đếm (modulo) là 4
- **410.** Cho mạch như hình 4.13. Đưa xung clock có tần số 1 Hz đến ngõ vào CKin thì ngõ ra Q0 có xung clock với tần số:
 - a. 2 Hz
- b. 1 Hz
- c. 0,5 Hz*
- d. Tất cả đều sai



- **411.** Cho mạch như hình 4.13. Đưa xung clock có tần số 1 Hz đến CKin thì ngõ ra Q1 có xung clock với tần số:
 - a. 4 Hz
- b. 1 Hz
- c. 0.25 Hz*
- d. Tất cả đều sai
- **412.** Cho mạch như hình 4.13. Đưa xung clock có tần số 1 Hz đến CKin thì ngõ ra Q₂ có xung clock với tần số:
 - a. 8 Hz
- b. 1 Hz
- c. 0.125 Hz*
- d. Tất cả đều sai

- **413.** Mạch ở hình 4.13 là bộ đếm:
 - a. Nối tiếp, đếm lên có hệ số đếm (modulo) là 8*
 - b. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 8
 - c. Song song, đếm lên có hệ số đếm (modulo) là 8
 - d. Song song, đếm xuống có hệ số đếm (modulo) là 8
- 414. Khi mất điện (tắt nguồn) dữ liệu trong ROM:
 - a. Không bị mất *
 - b. Bi mất
 - c. Có thể bị mất hoặc không tùy loại ROM
 - d. Có thể bị mất hay không tùy thời gian mất điện
- **415.** Khi mất điện (tắt nguồn) dữ liệu trong RAM:
 - a. Không bị mất
 - b. Bị mất *
 - c. Có thể bị mất hoặc không tùy loại RAM
 - d. Có thể bị mất hay không tùy thời gian mất điện
- **416.** Bộ nhớ có 12 đường địa chỉ, 8 đường dữ liệu thì có dung lượng là:
 - a. $4K \times 8 \text{ bit} = 32 \text{ Kbit *}$
 - b. $4K \times 8 \text{ byte} = 32 \text{ Kbyte}$
 - c. $8K \times 8 \text{ bit} = 64 \text{ Kbit}$
 - d. $8K \times 8 \text{ byte} = 64 \text{ Kbyte}$
- **417.** Bộ nhớ có 10 đường địa chỉ, 8 đường dữ liệu thì có dung lượng là:
 - a. 1K x 8 bit = 8 Kbit *
 - b. $4K \times 8 \text{ byte} = 32 \text{ Kbyte}$
 - c. $8K \times 8 \text{ bit} = 64 \text{ Kbit}$
 - d. $8K \times 8 \text{ byte} = 64 \text{ Kbyte}$
- **418.** ROM là:
 - a. Bộ nhớ truy xuất ngẫu nhiên
 - b. Bộ nhớ chỉ đọc*
 - c. Bộ nhớ có nội dung bị mất khi không cấp nguồn
 - d. Mảng logic lập trình được
- **419.** UV-EPROM là:

- a. Bộ nhớ có thể xoá bằng tia cực tím*
- b. Bộ nhớ truy xuất ngẫu nhiên
- c. Bộ nhớ có thể xoá bằng điện
- d. Bộ nhớ không thể xoá
- **420.** EEPROM 1à:
 - a. Bộ nhớ có thể xoá và ghi lại vô hạn
 - b. Bộ nhớ xoá được bằng tia cực tím
 - c. Bộ nhớ xoá được bằng điện*
 - d. Bộ nhớ truy xuất ngẫu nhiên
- **421.** Phát biểu nào không đúng với RAM :
 - a. Là bộ nhớ truy cập ngẫu nhiên
 - b. Là bộ nhớ có nội dung bị mất đi khi mất điện
 - c. Có hai loại thông dụng là RAM tĩnh và RAM động
 - d. Nội dung không bao giờ mất đi*
- **422.** RAM là:
 - a. Bộ nhớ truy cập ngẫu nhiên*
- b. Bộ nhớ chỉ đọc
- c. Nội dung không bao giờ mất
- d. Chỉ có thể ghi dữ liệu một lần
- **423.** Phát biểu nào sau đây SAI đối với RAM động:
 - a. Thông tin ghi dưới dạng điện tích nạp cho tụ điện
 - b. Thông tin ghi dưới dạng đốt các cầu chì*
 - c. Cần phải làm tươi để nội dung không bị rò rỉ
 - d. Giá thành rẻ hơn RAM tĩnh
- **424.** RAM tĩnh là loai bô nhớ:
 - a. Ma trận nhớ gồm nhiều Flip-Flop*
 - b. Phải làm tươi để nội dung không bị rò rỉ
 - c. Thông tin ghi dưới dạng đốt các cầu chì
 - d. Là loại bộ nhớ chỉ đọc