

Khoa Điện tử - Viễn thông**Bộ môn Điện tử****Môn Học Thiết kế hệ thống trên chip và kiểm định thiết kế****Báo cáo Thực Hành****Lab 03: Placement and Optimization****Họ tên SV1: Bùi Hồng Hà****Họ tên SV2: Trần Vũ Bảo****MSSV1: 22200050****MSSV2: 22200018****Sinh viên trả lời các đề mục sau khi thực hiện bài Lab tương ứng:****1. Pre-placement Settings and Checks:**

- Số macros và size của block:
- Số macros là: 40 macros.

```
icc2_shell> sizeof_collection [get_flat_cells -filter "is_hard_macro==true"]  
40
```

- Size của block:

Core Area	: 678847.851
Chip Area	: 714438.176

(đơn vị: μm^2)

Số cell của block (instances): 53895 cells.

Cell Instance Type	Count	Area
TOTAL LEAF CELLS	53895	442518.472
Standard cells	52007	175285.912
Hard macro cells	40	264884.269
Soft macro cells	0	0.000
Always on cells	0	0.000
Physical only	1848	2348.291
Fixed cells	1888	267232.560
Moveable cells	52007	175285.912
Sequential	5427	314141.951
Buffer/inverter	6481	14753.059
ICG cells	23	134.950

(Trong đó bao gồm 52007 Standard cells, 40 Hard macro cells, 1848 Physical only cells, và các cell chức năng khác như ICG, Sequential, Buffer/Inverter).

- Kết quả kiểm tra floorplanned data trước khi chạy placement (pre_placement check):

report_qor:

```
icc2_shell> report_qor -summary
*****
Report : qor
        -summary
Design : ORCA_TOP
Version: 0-2018.06-SP1
Date   : Tue May 19 13:24:38 2026
*****

Timing
-----
Context                                WNS          TNS          NVE
-----
func.ss_125c      (Setup)      -7.57        -2328.58      2366
test.ss_125c      (Setup)      -7.37        -2271.02      2310
Design            (Setup)      -7.57        -2363.11      2375

func.ff_125c      (Hold)       -0.01        -0.01         8
func.ff_m40c      (Hold)       -0.02        -0.34         55
test.ff_125c      (Hold)       -0.06        -49.02      4038
Design            (Hold)       -0.06        -49.02      4038
-----

Miscellaneous
-----
Cell Area (netlist):                      440170.18
Cell Area (netlist and physical only):    442518.47
Nets with DRC Violations:                 939
```

Thiết kế đang có violation nặng về Setup time ở các scenario (WNS = -7.57 ns, TNS = -2363.11 ns).

report_design: (cung cấp thông tin tổng quan của thiết kế)

```
icc2_shell> report_design -summary
*****
Information : Short Summary Design Analysis
Library Name: ORCA_TOP.dlib
Design Name : ORCA_TOP
*****
List of Modes : test, func
List of Corners : ss_125c, ff_125c, ff_m40c
List of Scenarios : func.ff_125c, func.ff_m40c, func.ss_125c, test.ff_125c, test.ss_125c
Movable Cell Area : 175285.912384
Number of Standard cells in design : 52007
Number of Inv/Buf cells in design : 6381 12 % of Std cells
Number of Macro cells in design : 40
Number of ICG cells in design : 23 0 % of Std cells
Number of dont_touch cells in design : 1848 3 % of Std cells
Number of size_only cells in design : 5643 10 % of Std cells
Number of fixed_placement cells in design : 1848 3 % of Std cells
Number of dont_use Std cells in design : 1848 3 % of Std cells
Number of Buffers Avail in libraries : 33
Number of Buffers with dont_use : 0
Number of Inverters Avail in libraries : 45
Number of Inverters with dont_use : 0
Number of Sequential cells in design : 5387 10 % of Std cells
Number of Hierarchical cells in design : 54
Number of Always On cells in design : 0
Number of Voltage Areas in design : 2
Number of Nets in design : 58755
Number of Ideal Nets in design : 0 0 of them Clocks
Number of Nets with dont_touch in design : 0 0 % of Nets
Number of Tristate Nets in design : 768 1 % of Nets
Number of Tie Nets in design : 6 H: 3 - L: 3
Number of Master Clocks in design : 11
Number of Generated Clocks in design : 6
Number of Path Groups in design : 29 17 of them Non Default
Number of Scan Chains in design : 8
Number of Bounds in design : 0
Number of Routing Layers in design : 10 2 of them Ignored
*****
```

report_utilization:

```
icc2_shell> report_utilization
*****
Report : report_utilization
Design : ORCA_TOP
Version: 0-2018.06-SP1
Date : Tue May 19 13:26:59 2026
*****
Utilization Ratio: 0.4929
Utilization options:
- Area calculation based on: site_row of block ORCA_TOP/place_opt
- Categories of objects excluded: hard_macros macro_keepouts soft_macros io_cells hard_blockages
Total Area: 678847.8506
Total Capacity Area: 355617.5997
Total Area of cells: 175285.9124
Area of excluded objects:
- hard_macros : 269120.1976
- macro_keepouts : 56440.2995
- soft_macros : 0.0000
- io_cells : 0.0000
- hard_blockages : 0.0000
Utilization of site-rows with:
- Site 'unit': 0.4929
0.4929
```

Utilization Ratio (Tỷ lệ sử dụng diện tích) ban đầu là 0.4929 (49.29%).

check_design (pre placement):

```
icc2_shell> check_design -checks pre_placement_stage
*****
Report : check_design
Options: { pre_placement_stage }
Design : ORCA_TOP
Version : 0-2018.06-SP1
Date   : Tue May 19 13:29:57 2026
*****

Running mega-check 'pre_placement_stage':
Running atomic-check 'design_mismatch'
Running atomic-check 'scan_chain'
Running atomic-check 'mv_design'
Running atomic-check 'rp_constraints'
Running atomic-check 'timing'
Running atomic-check 'hier_pre_placement'

*** EMS Message summary ***
-----
Rule          Type    Count    Message
-----
TCK-001       Warn    10902    The reported endpoint '%endpoint' is unconstrained. Reason: '%re...
TCK-002       Warn     4      The register clock pin '%pin' has no fanin clocks. Mode: '%mode'.
TCK-012       Warn     6      The input port '%port' has no clock_relative delay specified. Mo...
-----
Total 10912 EMS messages : 0 errors, 10912 warnings, 0 info.
-----

*** Non-EMS message summary ***
-----
Rule          Type    Count    Message
-----
NDMUI-173          1      There are no relative placement groups in the design.
-----
Total 1 non-EMS messages : 0 errors, 0 warnings, 1 info.
-----

Warning: EMS database "check_design.ems" already exists, over-writing it.  (EMS-040)

Information: EMS database is saved to file 'check_design.ems'.
Information: Non-EMS messages are saved into file 'check_design2026May19132957.log'.
```


Lệnh chạy các mega-check để đảm bảo dữ liệu sẵn sàng cho placement. Báo cáo trả về 0 errors.

- Liệt kê các scenario:

Thiết kế đang được phân tích ở 5 scenarios:

```
icc2_shell> all_scenarios
{func.ff_125c func.ff_m40c func.ss_125c test.ff_125c test.ss_125c}
```

- Hình ảnh floorplan của block trước khi placement?



Các hard macros đã được sắp xếp và cố định vị trí (fixed). Khu vực Core vẫn còn trống do các standard cells chưa được phân bổ.

- Có bao nhiêu chuỗi scan chain trong thiết kế?

Có 8 chuỗi scan chain trong thiết kế:

```
icc2_shell> get_scan_chain_count
8
```

```
icc2_shell> check_scan_chain
*****
Report : SCANDEF check
Design : ORCA_TOP
Version: 0-2018.06-SP1
Date   : Tue May 19 13:42:07 2026
*****
Checking between SCANDEF file and design:

Total PARTITION group count: 5
Total SCANCHAINS checked: 8
VALIDATED : 8
FAILED    : 0
```

Chain name	Status	#cells	#bits	PARTITION	Scan in	Scan out
1_SG1	V	474	466	I_CLOCKING/pclk_45_45_0.750000_PD_ORCA_TOP	I_PCI_TOP/I_PCI_CORE/mega_shift_reg[0][11]/Q	I_PCI_TOP/LOCKUP/D
1_SG2	V	773	773	I_CLOCKING/sdram_clk_45_45_0.750000_PD_ORCA_TOP	I_PCI_TOP/LOCKUP/Q	I_SDRAM_TOP/I_SDRAM_IF/mega_shift_0_reg[4][9]/SI
2	V	225	205	I_CLOCKING/sys_2x_clk_45_45_0.950000_PD_RISC_CORE	I_RISC_CORE/I_PRGRM_CNT_TOP/I_PRGRM_CNT/PCint_reg[2]/Q	I_RISC_CORE/I_STACK_TOP/I2_STACK_MEM/Stack_Mem_reg[1][1]/SI
3_SG1	V	685	683	I_CLOCKING/sdram_clk_55_55_0.750000_PD_ORCA_TOP	I_SDRAM_TOP/I_SDRAM_IF/mega_shift_1_reg[17][17]/Q	I_SDRAM_TOP/I_SDRAM_IF/mega_shift_1_reg[20][3]/SI
4_SG1	V	799	731	I_CLOCKING/sdram_clk_45_45_0.750000_PD_ORCA_TOP	I_SDRAM_TOP/U292/Y	I_SDRAM_TOP/I_SDRAM_IF/LOCKUP/D
4_SG2	V	541	508	I_CLOCKING/sys_clk_45_45_0.750000_PD_ORCA_TOP	I_SDRAM_TOP/I_SDRAM_IF/LOCKUP/Q	I_PCI_TOP/LOCKUP1/D
5	V	1330	1239	I_CLOCKING/sys_clk_45_45_0.750000_PD_ORCA_TOP	I_PCI_TOP/I_PCI_READ_FIFO/PCI_FIFO_CTL/U2/this_addr_g_int_reg[4]/Q	I_BLENDER_0/R_734/SI
6	V	706	690	I_CLOCKING/sdram_clk_55_55_0.750000_PD_ORCA_TOP	I_SDRAM_TOP/I_SDRAM_IF/mega_shift_1_reg[13][11]/Q	I_SDRAM_TOP/I_SDRAM_IF/DQ_in_1_reg[27]/SI

- File SCANDEF chứa thông tin gì?

File SCANDEF (Scan Chain Definition) là file chứa thông tin định nghĩa về kiến trúc kiểm tra (Design For Testability - DFT) được chèn vào từ giai đoạn Tổng hợp mạch. Nó bao gồm thông tin chi tiết về các chuỗi scan chains như: tên chuỗi, partition, số lượng cell trong chuỗi, các chân tín hiệu Scan In / Scan Out, và thứ tự chuẩn của các flip-flop trong chuỗi.

Vai trò trong Placement: Công cụ đọc file SCANDEF để biết mối liên hệ giữa các scan flip-flops. Từ đó, công cụ thực hiện sắp xếp lại chuỗi scan dựa trên vị trí vật lý của các standard cells sau khi đặt, giúp giảm thiểu đáng kể chiều dài đường dây và chống nghẽn cho quá trình đi dây sau này.

2. Placement and Optimization:

- Cho biết lệnh place_opt làm những công việc gì, có bao nhiêu giai đoạn khi thực hiện placement? Nêu cụ thể một số options của lệnh place_opt và ý nghĩa.
- Lệnh place_opt làm các công việc: thực hiện việc đặt vị trí cho các standard cells vào các hàng trong vùng Core và đồng thời tiến hành tối ưu hóa. Cụ thể, nó tối ưu hóa timing, sửa các vi phạm DRC điện học (max_capacitance, max_transition), tối ưu diện tích, công suất, và khả năng đi dây. Cuối cùng, lệnh sẽ hợp thức hóa vị trí (legalization) để đảm bảo không có cell nào bị chồng lấn.
- Có 5 giai đoạn thực hiện placement:

DESCRIPTION

The default behavior of this command (1) places the current design, (2) optimizes the placed design for timing, electrical DRC violations, area, power, and routability, (3) performs incremental placement to optimize timing and routability, (4) further optimizes the placed design, and (5) legalizes the design placement at the end.

1. initial_place: Đặt vị trí sơ bộ.
2. initial_drc: Tối ưu và sửa lỗi DRC sơ bộ.
3. initial_opto: Tối ưu hóa logic và timing ban đầu.
4. final_place: Sắp xếp và tinh chỉnh lại vị trí lần cuối (tối ưu hóa routability).
5. final_opto: Tối ưu hóa tổng thể lần cuối để đáp ứng các constraints trước khi hợp thức hóa (legalization).

- Một số options của lệnh `place_opt` và ý nghĩa:

-list_only

Prints out the major stages that constitute the default flow for the `place_opt` command.

These stages are: `initial_place`, `initial_drc`, `initial_opto`, `final_place`, and `final_opto`.

This option cannot be used with the `-from` or `-to` options.

-from startStage

Specifies the starting stage for the `place_opt` command. Valid values are `initial_place`, `initial_drc`, `initial_opto`, `final_place`, and `final_opto`.

The default is `initial_place`.

If you specify both the `-to` and `-from` options, the `startStage` stage cannot be preceded by the `endStage` stage in the order specified by the `-list_only` option.

-to endStage

Specifies the final stage for the `place_opt` command. Valid values are `initial_place`, `initial_drc`, `initial_opto`, `final_place`, and `final_opto`.

The default is `final_opto`.

If you specify both the `-to` and `-from` options, the `startStage` stage cannot be preceded by the `endStage` stage in the order specified by the `-list_only` option.

`-list_only`: Không thực thi lệnh mà chỉ in ra danh sách các giai đoạn (stages) sẽ được chạy trong luồng mặc định của lệnh `place_opt`.

`-from <startStage>`: Chỉ định điểm bắt đầu của quá trình `place_opt`. (Ví dụ: `-from initial_opto` sẽ bỏ qua các bước đầu tiên và bắt đầu từ bước tối ưu hóa ban đầu). Mặc định là từ `initial_place`.

`-to <endStage>`: Chỉ định điểm kết thúc của quá trình `place_opt`. (Ví dụ: `-to final_place` sẽ dừng lại ngay sau khi place xong mà không chạy bước tối ưu hóa cuối). Mặc định là đến `final_opto`.

- Hình ảnh layout block sau khi placement?



Các vùng trống trong Core Area đã được lấp đầy bởi các standard cells.


- Kết quả Congestion và Congestion Map?
- Kết quả Congestion:

```
*****
Report : congestion
Design : ORCA_TOP
Version: 0-2018.06-SP1
Date   : Tue May 19 13:59:08 2026
*****
```

Layer	overflow		# GRCs has	
Name	total	max	overflow (%)	max overflow
Both Dirs	1337	2	1328 (0.23%)	9
H routing	1337	2	1328 (0.47%)	9
V routing	0	0	0 (0.00%)	0

Tổng số GRCs (Global Routing Cells) bị quá tải là 1337 trên cả hai trục. Mức độ quá tải tối đa là 2. Tỷ lệ quá tải rất thấp (chỉ 0.23%), chủ yếu xảy ra ở hướng ngang.

- Congestion Map:



- Cho biết Standard cell utilization sau placement? Muốn giảm Utilization phải làm gì?
- Standard cell utilization sau placement:

```
*****
Report : report_utilization
Design : ORCA_TOP
Version: 0-2018.06-SP1
Date   : Tue May 19 14:02:46 2026
*****
Utilization Ratio:                                0.4920
Utilization options:
- Area calculation based on:                      site_row of block ORCA_TOP/place_opt
- Categories of objects excluded:                 hard_macros macro_keepouts soft_macros io_cells hard_blockages
Total Area:                                         678847.8506
Total Capacity Area:                             355617.5997
Total Area of cells:                             174949.1716
Area of excluded objects:
- hard_macros :                                  269120.1976
- macro_keepouts :                             56440.2995
- soft_macros :                                 0.0000
- io_cells :                                    0.0000
- hard_blockages :                             0.0000
Utilization of site-rows with:
- Site 'unit':                                   0.4920
0.4920
```

Tỷ lệ này giảm nhẹ còn 0.4920 (49.20%).

- Muốn giảm Utilization cần phải:
1. Tăng diện tích Core: Phóng to kích thước block (tăng width/height) trong bước Floorplan.
 2. Sử dụng thư viện High Density: Nếu công nghệ cho phép, sử dụng các standard cells có mật độ cao hơn.
 3. Tối ưu hóa Logic: Tăng mức độ nỗ lực của công cụ tổng hợp để giảm thiểu số lượng logic gates.
 4. Điều chỉnh Placement Blockages / Keepout margins: Thu hẹp khoảng cách viền của các hard macros nếu an toàn để giải phóng thêm diện tích có thể sử dụng cho standard cells.

- Cho biết kết quả các report sau khi placement:

check_legality:

```
*****
Report : Legality
*****

VIOLATIONS BY CATEGORY:
MOVABLE APP-FIXED USER-FIXED DESCRIPTION
0 0 0 Two objects overlap.
0 0 0 A cell violates a pnet.
0 0 0 A cell is illegal at a site.
0 0 0 A cell is not aligned with a site.
0 0 0 A cell has an illegal orientation.
0 0 0 A cell spacing rule is violated.
0 0 0 A layer rule is violated.
0 0 0 A cell is in the wrong region.
0 0 0 Two cells violate cts margins.
0 0 0 Two cells violate coloring.
0 0 0 TOTAL

TOTAL 0 Violations.

VIOLATIONS BY SUBCATEGORY:
MOVABLE APP-FIXED USER-FIXED DESCRIPTION
0 0 0 Two objects overlap.
0 0 0 Two cells overlap.
0 0 0 Two cells have overlapping keepout margins.
0 0 0 A cell overlaps a blockage.
0 0 0 A cell keepout margin overlaps a blockage.
0 0 0 A cell violates a pnet.
0 0 0 A cell is illegal at a site.
0 0 0 A cell violates pin-track alignment rules.
0 0 0 A cell is illegal at a site.
0 0 0 A cell violates legal index rule.
0 0 0 A cell has the wrong variant for its location.
0 0 0 A cell is not aligned with a site.
0 0 0 A cell is not aligned with the base site.
0 0 0 A cell is not aligned with an overlaid site.
0 0 0 A cell has an illegal orientation.
0 0 0 A cell spacing rule is violated.
0 0 0 A spacing rule is violated in a row.
0 0 0 A spacing rule is violated between adjacent rows.
0 0 0 A cell violates vertical abutment rule.
0 0 0 A cell violates metal spacing rule.
0 0 0 A layer rule is violated.
0 0 0 A layer VTH rule is violated.
0 0 0 A layer OD rule is violated.
0 0 0 A layer OD max-width rule is violated.
0 0 0 A layer ALL_OD corner rule is violated.
0 0 0 A layer max-vertical-length rule is violated.
0 0 0 A layer TPO rule is violated.
0 0 0 Filler cell insertion cannot satisfy layer rules.
0 0 0 A cell is in the wrong region.
0 0 0 A cell is outside its hard bound.
0 0 0 A cell is in the wrong voltage area.
0 0 0 A cell violates an exclusive movebound.
0 0 0 Two cells violate cts margins.
0 0 0 Two cells violate coloring.

check_legality for block design ORCA_TOP succeeded!

check_legality succeeded.
*****
```

Báo cáo TOTAL 0 Violations. Khẳng định quá trình placement thành công, 100% các cells được đặt hợp lệ (không chồng lấn, đúng lưới, đúng định hướng).

report_design:

```

icc2_shell> report_design
*****
Report : design
Design : ORCA_TOP
Version: 0-2018.06-SP1
Date   : Tue May 19 14:08:07 2026
*****

Total number of std cells in library : 1025
Total number of dont_use lib cells   : 81
Total number of dont_touch lib cells : 80
Total number of buffers              : 69
Total number of inverters             : 45
Total number of flip-flops            : 306
Total number of latches               : 36
Total number of ICGs                 : 36

Cell Instance Type  Count      Area
-----
TOTAL LEAF CELLS    53848    442181.732
Standard cells      51960    174949.172
Hard macro cells    40      264884.269
Soft macro cells    0         0.000
Always on cells     12         79.293
Physical only       1848     2348.291
Fixed cells         1888     267232.560
Moveable cells      51960    174949.172
Sequential          5426     313832.404
Buffer/inverter     6435     15407.480
ICG cells           22         129.105

Logic Hierarchies           : 53
Design Masters count       : 241
Total Flat nets count      : 56649
Total FloatingNets count   : 408
Total no of Ports          : 240
Number of Master Clocks in design : 11
Number of Generated Clocks in design : 6
Number of Path Groups in design : 29 (17 of them Non Default)
Number of Scan Chains in design : 8
List of Modes              : test, func
List of Corners             : ss_125c, ff_125c, ff_m40c
List of Scenarios          : func.ff_125c, func.ff_m40c, func.ss_125c, test.ff_125c, test.ss_125c

Core Area                   : 678847.851
Chip Area                   : 714438.176
Total Site Row Area        : 678847.851
Number of Blockages        : 0
Total area of Blockages    : 0.000
Number of Power Domains    : 2
Number of Voltage Areas    : 2
Number of Group Bounds     : 0
Number of Exclusive MoveBounds : 0
Number of Hard or Soft MoveBounds : 0
Number of Multibit Registers : 0
Number of Multibit LS/ISO Cells : 0
Number of Top Level RP Groups : 0
Number of Tech Layers      : 71 (61 of them have unknown routing dir.)

Total wire length          : 0.00 micron
Total number of wires      : 0
Total number of contacts   : 99466

```

Số lượng standard cells giảm nhẹ xuống còn 51960 cells (so với 52007 ban đầu) do công cụ đã tự động tối ưu hóa (gộp cell, bỏ cell thừa).

report_qor: Có bị setup violation cho timing?

```
icc2_shell> report_qor -summary
*****
Report : qor
        -summary
Design : ORCA_TOP
Version: 0-2018.06-SP1
Date   : Tue May 19 14:09:03 2026
*****

Timing
-----
Context                WNS          TNS          NVE
-----
func.ss_125c           (Setup)      -0.00         -0.00         1
test.ss_125c           (Setup)      0.00          0.00         0
Design                 (Setup)      -0.00         -0.00         1

func.ff_125c           (Hold)       -0.02         -0.27         50
func.ff_m40c           (Hold)       -0.03         -1.76         238
test.ff_125c           (Hold)       -0.07         -32.24        2298
Design                 (Hold)       -0.07         -32.24        2298
-----

Miscellaneous
-----
Cell Area (netlist):           439833.44
Cell Area (netlist and physical only): 442181.73
Nets with DRC Violations:      180
```

Setup Timing: WNS (Worst Negative Slack) cho Setup là -0.00 ns ở chế độ func. Dù có dấu âm nhưng giá trị này cực kì nhỏ, về mặt kỹ thuật coi như đã đạt MET hoặc mấp mé vi phạm. TNS là -0.00.

Hold Timing: Đang bị vi phạm (WNS = -0.07 ns, TNS = -32.24 ns). Tuy nhiên điều này là bình thường vì Hold time sẽ được tập trung giải quyết triệt để ở giai đoạn Clock Tree Synthesis - CTS và Detail Routing.

report_placement:

```
icc2_shell> report_placement
*****
Report : report_placement
Design : ORCA_TOP
Version: 0-2018.06-SP1
Date   : Tue May 19 14:09:50 2026
*****

Wire length report (all)
=====
wire length in design ORCA_TOP/place_opt: 1105217.220 microns.
wire length in design ORCA_TOP/place_opt (see through blk pins): 1105217.220 microns.

Physical hierarchy violations report
=====
Violations in design ORCA_TOP/place_opt:
  0 cells have placement violation.

Voltage area violations report
=====
Voltage area placement violations in design ORCA_TOP/place_opt:
  0 cells placed outside the voltage area which they belong to.
```

Wire length ước tính đạt 1105217.220 microns. Không có vi phạm vật lý nào (0 physical hierarchy/voltage area violations).

report_timing:

```
icc2_shell> report_timing
```

```
*****
```

```
Report : timing
```

```
-path_type full
-delay_type max
-max_paths 1
-report_by design
```

```
Design : ORCA_TOP
```

```
Version: 0-2018.06-SP1
```

```
Date : Tue May 19 14:10:57 2026
```

```
*****
```

```
Startpoint: I_PARSER/out_bus_reg[12] (rising edge-triggered flip-flop clocked by SYS_CLK)
```

```
Endpoint: I_BLENDER_1/s1_op1_reg[17] (rising edge-triggered flip-flop clocked by SYS_CLK)
```

```
Mode: func
```

```
Corner: ss_125c
```

```
Scenario: func.ss_125c
```

```
Path Group: SYS_CLK
```

```
Path Type: max
```

Point	Incr	Path

clock SYS_CLK (rise edge)	0.00	0.00
clock network delay (ideal)	0.00	0.00
I_PARSER/out_bus_reg[12]/CLK (SDFFARX1_LVT)	0.00	0.00 r
I_PARSER/out_bus_reg[12]/Q (SDFFARX1_LVT)	0.30	0.30 f
HFSBUF_147_2004/Y (NBUFFX8_LVT)	0.11	0.41 f
I_PARSER/U123/Y (OR2X1_LVT)	0.12	0.53 f
I_CONTEXT_MEM/U28/Y (INVX1_LVT)	0.04	0.58 r
I_CONTEXT_MEM/U284/Y (AND2X4_LVT)	0.13	0.70 r
I_CONTEXT_MEM/ZBUF_inst_26410/Y (NBUFFX4_RVT)	0.19	0.90 r
I_CONTEXT_MEM/U64/Y (A022X1_LVT)	0.09	0.99 r
I_CONTEXT_MEM/ZBUF_inst_26077/Y (NBUFFX4_RVT)	0.14	1.13 r
I_CONTEXT_MEM/U145/Y (OR2X1_LVT)	0.08	1.21 r
I_CONTEXT_MEM/U7/Y (A022X1_LVT)	0.11	1.32 r
HFSBUF_353_258/Y (NBUFFX4_RVT)	0.16	1.48 r
I_BLENDER_1/U4376/Y (A022X1_HVT)	2.45	3.93 r
I_BLENDER_1/s1_op1_reg[17]/D (SDFFX1_RVT)	0.00	3.93 r
data arrival time		3.93
clock SYS_CLK (rise edge)	4.60	4.60
clock network delay (ideal)	0.00	4.60
I_BLENDER_1/s1_op1_reg[17]/CLK (SDFFX1_RVT)	0.00	4.60 r
clock uncertainty	-0.20	4.40
library setup time	-0.47	3.93
data required time		3.93

data required time		3.93
data arrival time		-3.93

slack (VIOLATED)		-0.00

report_power:

```
Cell Internal Power    = 4.03e+08 pW ( 0.1%)
Net Switching Power    = 2.82e+11 pW ( 99.9%)
Total Dynamic Power    = 2.83e+11 pW (100.0%)

Cell Leakage Power     = 1.11e+10 pW
```

Attributes

u - User defined power group

Power Group	Internal Power	Switching Power	Leakage Power	Total Power	(%)	Attrs
io_pad	0.00e+00	0.00e+00	0.00e+00	0.00e+00	(0.0%)	
memory	4.74e+08	7.35e+07	0.00e+00	5.48e+08	(0.2%)	
black_box	0.00e+00	0.00e+00	3.22e+07	3.22e+07	(0.0%)	
clock_network	-5.71e+08	2.82e+11	4.82e+07	2.81e+11	(95.6%)	
register	-6.44e+07	6.18e+07	2.87e+09	2.87e+09	(1.0%)	
sequential	2.49e+05	4.09e+02	3.20e+05	5.69e+05	(0.0%)	
combinational	5.64e+08	7.18e+08	8.19e+09	9.47e+09	(3.2%)	
Total	4.03e+08 pW	2.82e+11 pW	1.11e+10 pW	2.94e+11 pW		

- Cho biết kết quả Congestion sau khi Global Route (route_global)?

Report : congestion

Design : ORCA_TOP


Version: 0-2018.06-SP1

Date : Tue May 19 14:17:39 2026

Layer	overflow		# GRCs has	
Name	total	max	overflow (%)	max overflow
Both Dirs	1292	2	1278 (0.23%)	14
H routing	1292	2	1278 (0.45%)	14
V routing	0	0	0 (0.00%)	0

Kết quả: Tổng số lượng lưới (GRCs) bị kẹt đã giảm xuống còn 1292 (so với 1337 lúc trước). Tỷ lệ overflow giữ mức 0.23%, max overflow vẫn là 2.

- Hình ảnh Congestion Map. Giải thích lệnh: route_global



- Lệnh route_global:

Lệnh này yêu cầu công cụ thực hiện việc đi dây toàn cục (Global Routing). Công cụ sẽ chia vùng lõi thành các ô lưới (Global Routing Cells) và vạch ra đường đi phác thảo (coarse-grain routing) cho các nets chưa đi dây chi tiết xuống cấp độ các lớp kim loại. Mục đích là để đánh giá congestion chính xác hơn và tính toán điện dung/điện trở (RC extraction) sát với thực tế hơn nhằm tối ưu timing tốt hơn ở các bước tiếp theo.

- Cho biết kết quả timing (setup/hold) có bị violation ko? (Slack for critical path).

```
*****
Report : timing
-path_type full
-delay_type max
-max_paths 1
-report_by design
Design : ORCA_TOP
Version: 0-2018.06-SP1
Date : Tue May 19 14:18:56 2026
*****

Startpoint: I_SDRAM_TOP/I_SDRAM_READ_FIFO/SD_FIFO_RAM_1 (rising edge-triggered flip-flop clocked by SYS_CLK)
Endpoint: I_BLENDER_1/s1_op2_reg[16] (rising edge-triggered flip-flop clocked by SYS_CLK)
Mode: func
Corner: ss_125c
Scenario: func.ss_125c
Path Group: SYS_CLK
Path Type: max

Point                                     Incr      Path
-----
clock SYS_CLK (rise edge)                 0.00      0.00
clock network delay (ideal)                0.00      0.00

I_SDRAM_TOP/I_SDRAM_READ_FIFO/SD_FIFO_RAM_1/CE2 (SRAMLP2RW64x32)
0.00      0.00 r
I_SDRAM_TOP/I_SDRAM_READ_FIFO/SD_FIFO_RAM_1/02[16] (SRAMLP2RW64x32)
0.54      0.54 r
U433/Y (NBUFFX2_HVT)                      0.98      1.52 r
I_BLENDER_1/U4359/Y (A0222X1_HVT)         2.70      4.22 r
I_BLENDER_1/s1_op2_reg[16]/D (SDFFX1_LVT) 0.00      4.22 r
data arrival time                          4.22

clock SYS_CLK (rise edge)                 4.60      4.60
clock network delay (ideal)                0.00      4.60
I_BLENDER_1/s1_op2_reg[16]/CLK (SDFFX1_LVT) 0.00      4.60 r
clock uncertainty                          -0.20      4.40
library setup time                       -0.25      4.15
data required time                        4.15

data required time                        4.15
data arrival time                       -4.22

slack (VIOLATED)                          -0.07
```

```
icc2_shell> report_qor -summary
*****
Report : qor
-summary
Design : ORCA_TOP
Version: 0-2018.06-SP1
Date : Tue May 19 14:19:34 2026
*****
```

```
Timing
-----
Context                                     WNS      TNS      NVE
-----
func.ss_125c      (Setup)                -0.07    -0.21      7
test.ss_125c      (Setup)                -0.02    -0.06      4
Design            (Setup)                -0.07    -0.21      7

func.ff_125c      (Hold)                 -0.03    -0.58    119
func.ff_m40c      (Hold)                 -0.04    -2.45    249
test.ff_125c      (Hold)                 -0.08    -35.73   2398
Design            (Hold)                 -0.08    -35.73   2398
-----
```

Miscellaneous

```
-----
Cell Area (netlist):                439833.44
Cell Area (netlist and physical only): 442181.73
Nets with DRC Violations:          259
```

Setup: Đã có vi phạm với WNS = -0.07 ns. TNS = -0.21 ns

Hold: Vẫn đang vi phạm với WNS = -0.08 ns.

(Critical path: Từ flip-flop của module I_SDRAM_READ_FIFO đến module I_BLENDER_1).

- Cho biết kết quả power? So sánh trước đó.

```

Mode: func
Corner: ss_125c
Scenario: func.ss_125c
Voltage: 0.75
Temperature: 125.00

Voltage Unit      : 1V
Capacitance Unit  : 1fF
Time Unit         : 1ns
Temperature Unit   : 1C
Dynamic Power Unit: 1pW
Leakage Power Unit: 1pW

Switched supply net power scaling:
scaling for leakage power

Supply nets:
VSS (ground) probability 1.00 (default)
VDD (power) probability 1.00 (default)
VDDH (power) probability 1.00 (default)

Cell Internal Power    = 5.48e+08 pW ( 0.2%)
Net Switching Power    = 2.82e+11 pW ( 99.8%)
Total Dynamic Power    = 2.83e+11 pW (100.0%)

Cell Leakage Power     = 1.11e+10 pW

Attributes
-----
u - User defined power group

Power Group      Internal Power      Switching Power      Leakage Power      Total Power      ( % )      Attrs
-----
io_pad           0.00e+00      0.00e+00      0.00e+00      0.00e+00      ( 0.0%)
memory           6.20e+08      7.22e+07      0.00e+00      6.92e+08      ( 0.2%)
black_box        0.00e+00      0.00e+00      3.22e+07      3.22e+07      ( 0.0%)
clock_network    -5.70e+08      2.82e+11      4.82e+07      2.81e+11      ( 95.6%)
register         -6.43e+07      5.75e+07      2.87e+09      2.86e+09      ( 1.0%)
sequential       2.49e+05      3.85e+02      3.20e+05      5.69e+05      ( 0.0%)
combinational    5.63e+08      6.63e+08      8.19e+09      9.41e+09      ( 3.2%)
-----
Total            5.48e+08 pW      2.82e+11 pW      1.11e+10 pW      2.94e+11 pW

```

Sau route_global: Cell Internal Power là 5.48×10^8 pW, Net Switching Power là 2.82×10^{11} pW. Tổng công suất (Total Power) là 2.94×10^{11} pW (~294 mW).

So sánh với trước khi route_global: tổng công suất gần như không đổi (vẫn là ~294 mW). Tuy nhiên có sự chuyển dịch nhỏ: Cell Internal Power tăng lên (từ 4.03×10^8 pW lên 5.48×10^8 pW). Nguyên nhân là do trong quá trình global route, công cụ đã chèn thêm (hoặc tăng kích thước - upsize) một số buffer/inverter để giải quyết vấn đề rẽ nhánh tín hiệu và độ trễ, dẫn đến công suất tiêu thụ nội tại của các cell tăng lên đôi chút.