

Khoa Điện tử - Viễn thông

Bộ môn Điện tử

Môn Học Thiết kế hệ thống trên chip và kiểm định thiết kế

Báo cáo Thực Hành

Lab 07: CLOCK TREE SYNTHESIS (CTS)

Họ tên SV1: Bùi Hồng Hà

Họ tên SV2: Trần Vũ Bảo

MSSV1: 22200050

MSSV2: 22200018

Sinh viên trả lời các đề mục sau khi thực hiện bài Lab tương ứng:

1. Pre-CTS Checks:

- Report clock tree?

```
icc2_shell> report_clocks
*****
Report : clock
Design : ORCA_TOP
Mode : test
Version: 0-2018.06-SP1
Date : Tue May 26 13:25:33 2026
*****

Attributes:
  p - Propagated clock
  G - Generated clock
  U - Unexpanded generated clock

Clock      Period    Waveform      Attrs      Sources
-----
PCI_CLK    7.50    {0 3.75}
SDRAM_CLK  4.10    {0 2.05}
SD_DDR_CLK          G    {sd_CLK}
SD_DDR_CLKn        G    {sd_CLKn}
SYS_2x_CLK    2.40    {0 1.2}
SYS_CLK          G    {sys_2x_clk}
               {I_CLOCKING/sys_clk_in_reg/Q}
ate_clk       30.00    {0 15}
               {ate_clk}
v_PCI_CLK     7.50    {0 3.75}
               {}
v_SDRAM_CLK   4.10    {0 2.05}
               {}

Generated   Master      Generated   Master      Waveform
Clock      Source      Clock      Clock      Modification
-----
SD_DDR_CLK  sdram_clk   sd_CLK     SDRAM_CLK  div(1), combinational
SD_DDR_CLKn sdram_clk   sd_CLKn    SDRAM_CLK  div(1), combinational, inv
SYS_CLK     sys_2x_clk  I_CLOCKING/sys_clk_in_reg/Q
               SYS_2x_CLK  div(2)
```

Có bao nhiêu “Generated Clock” và “Master Clock” trong design?

- Có 3 Generated Clock trong design là: SD_DDR_CLK, SD_DDR_CLKn và SYS_CLK
- Có 3 Master Clock trong design là: PCI_CLK, SDRAM_CLK và SYS_2x_CLK

- Report timing violations? Có Setup and Hold Violations?

Timing				
Context		WNS	TNS	NVE
func.ss_125c	(Setup)	-0.00	-0.00	3
test.ss_125c	(Setup)	-0.00	-0.00	3
Design	(Setup)	-0.00	-0.00	3
func.ff_125c	(Hold)	-0.02	-0.25	57
func.ff_m40c	(Hold)	-0.03	-1.94	227
Design	(Hold)	-0.03	-1.94	227

- Setup Violations: Đối với toàn bộ mạch và các context func.ss_125c, test.ss_125c, chỉ số WNS và TNS đều đang hiển thị là -0.00. Tuy nhiên, số lượng NVE là 3, chứng tỏ vẫn còn 3 paths đang ở ngưỡng vi phạm (có thể là một số âm rất nhỏ).
- Hold Violations: Vi phạm nghiêm trọng hơn xảy ra ở context func.ff_m40c với WNS là -0.03, TNS là -1.94 và có đến 227 điểm cuối vi phạm (NVE = 227).

- Clock Source của SD_DDR_CLK là gì?

Generated Clock	Master Source	Generated Source	Master Clock	Waveform Modification
SD_DDR_CLK	sdram_clk	sd_CK	SDRAM_CLK	div(1), combinational
SD_DDR_CLKn	sdram_clk	sd_CKn	SDRAM_CLK	div(1), combinational, inv
SYS_CLK	sys_2x_clk	I_CLOCKING/sys_clk_in_reg/Q	SYS_2x_CLK	div(2)

Căn cứ vào bảng Generated Clocks, Master Source của SD_DDR_CLK là chân sdram_clk, và Master Clock của nó là SDRAM_CLK

- Có bao nhiêu sinks của clock SD_DDR_CLK?

```
=====
---- Summary Reporting for Corner ff_125c ----
=====
```

Summary Table for Corner ff_125c										
Clock / Skew Group	Attrs	Sinks Levels	Clock Repeater Count	Clock Repeater Area	Clock Stdcell Area	Max Latency	Global Skew	Trans Count	DRC	Cap DRC Count
### Mode: func, Scenario: func.ff_125c										
SDRAM_CLK	M,D	2899	6	0	0.00	45.24	0.20	0.00	0	0
SD_DDR_CLK	G	0	0	0	0.00	0.00	--	--	0	0
SD_DDR_CLKn	G	0	0	0	0.00	0.00	--	--	0	0
SYS_2x_CLK	M,D	2037	6	0	0.00	150.20	0.00	0.00	0	0
SYS_CLK	G	1812	4	0	0.00	27.45	0.00	0.00	0	0
PCI_CLK	M,D	503	4	0	0.00	15.76	0.00	0.00	0	0
All Clocks		5439	6	0	0.00	211.19	0.20	0.00	0	0

```
=====
---- Summary Reporting for Corner ff_m40c ----
=====
```

Summary Table for Corner ff_m40c										
Clock / Skew Group	Attrs	Sinks Levels	Clock Repeater Count	Clock Repeater Area	Clock Stdcell Area	Max Latency	Global Skew	Trans Count	DRC	Cap DRC Count
### Mode: func, Scenario: func.ff_m40c										
SDRAM_CLK	M,D	2899	6	0	0.00	45.24	0.20	0.00	0	0
SD_DDR_CLK	G	0	0	0	0.00	0.00	--	--	0	0
SD_DDR_CLKn	G	0	0	0	0.00	0.00	--	--	0	0
SYS_2x_CLK	M,D	2037	6	0	0.00	150.20	0.00	0.00	0	0
SYS_CLK	G	1812	4	0	0.00	27.45	0.00	0.00	0	0
PCI_CLK	M,D	503	4	0	0.00	15.76	0.00	0.00	0	0
All Clocks		5439	6	0	0.00	211.19	0.20	0.00	0	0

```
=====
---- Summary Reporting for Corner ss_125c ----
=====
```

Summary Table for Corner ss_125c										
Clock / Skew Group	Attrs	Sinks Levels	Clock Repeater Count	Clock Repeater Area	Clock Stdcell Area	Max Latency	Global Skew	Trans Count	DRC	Cap DRC Count
### Mode: func, Scenario: func.ss_125c										
SDRAM_CLK	M,D	2899	6	0	0.00	45.24	0.00	0.00	0	0
SD_DDR_CLK	G	0	0	0	0.00	0.00	--	--	0	0
SD_DDR_CLKn	G	0	0	0	0.00	0.00	--	--	0	0
SYS_2x_CLK	M,D	2037	6	0	0.00	150.20	0.00	0.00	0	0
SYS_CLK	G	1812	4	0	0.00	27.45	0.00	0.00	0	0
PCI_CLK	M,D	503	4	0	0.00	15.76	0.00	0.00	0	0
All Clocks		5439	6	0	0.00	211.19	0.00	0.00	0	0

Dựa vào bảng Summary cho tất cả các góc kiểm tra (corner) như ff_125c, ff_m40c, và ss_125c, xung nhịp SD_DDR_CLK có tổng cộng 0 sinks.

- Kết quả của report clock skew? Cho biết Setup và Hold Uncertainty?

Object	Min Rise Delay	Min Fall Delay	Max Rise Delay	Max Fall Delay	Hold Uncertainty	Setup Uncertainty	Related Clock	Scenario	Origin
PCI_CLK	-	-	-	-	0.05	0.10	--	test.ff_125c	user
PCI_CLK	-	-	-	-	0.10	0.30	--	test.ss_125c	user
SDRAM_CLK	0.20	0.20	0.20	0.20	0.05	0.10	--	test.ff_125c	user
SDRAM_CLK	-	-	-	-	0.10	0.30	--	test.ss_125c	user
SD_DDR_CLK	-	-	-	-	0.05	0.10	--	test.ff_125c	user
SD_DDR_CLK	-	-	-	-	0.10	0.30	--	test.ss_125c	user
SD_DDR_CLKn	-	-	-	-	0.05	0.10	--	test.ff_125c	user
SD_DDR_CLKn	-	-	-	-	0.10	0.30	--	test.ss_125c	user
SYS_2x_CLK	-	-	-	-	0.05	0.10	--	test.ff_125c	user
SYS_2x_CLK	-	-	-	-	0.10	0.30	--	test.ss_125c	user
SYS_CLK	-	-	-	-	0.05	0.10	--	test.ff_125c	user
SYS_CLK	-	-	-	-	0.10	0.30	--	test.ss_125c	user
ate_clk	-	-	-	-	0.10	0.20	--	test.ff_125c	user
ate_clk	-	-	-	-	0.20	0.30	--	test.ss_125c	user
v_PCI_CLK	-	-	-	-	0.05	0.10	--	test.ff_125c	user
v_PCI_CLK	-	-	-	-	0.10	0.30	--	test.ss_125c	user
v_SDRAM_CLK	0.20	0.20	0.20	0.20	0.05	0.10	--	test.ff_125c	user
v_SDRAM_CLK	-	-	-	-	0.10	0.30	--	test.ss_125c	user

- Hold Uncertainty: Phần lớn được thiết lập ở mức 0.05 hoặc 0.10 tùy thuộc vào từng xung nhịp và scenario cụ thể (ví dụ: PCI_CLK tại scenario test.ff_125c là 0.05, nhưng tại test.ss_125c là 0.10)
- Setup Uncertainty: Được thiết lập với biên độ an toàn lớn hơn (pessimistic hơn), phổ biến ở các mức 0.10, 0.20, hoặc 0.30 tùy scenario.

2. Chuẩn bị cho CTS:

- Cho biết list các Lib cell pattern (Clock Buffers) sẽ được sử dụng để xây dựng CTS?

```
## CTS Cell Selection
#####

set CTS_LIB_CELL_PATTERN_LIST "*/NBUFF*LVT */NBUFF*RVT */INVX*_LVT */INVX*_RVT */CG* */AOBUFX*_LVT */AOINV* */DFF*"
set CTS_CELLS [get_lib_cells $CTS_LIB_CELL_PATTERN_LIST]
set_dont_touch $CTS_CELLS false
suppress_message ATTR-12
set_lib_cell_purpose -exclude cts [get_lib_cells]
set_lib_cell_purpose -include cts $CTS_CELLS
unsuppress_message ATTR-12
```

Các loại cell bao gồm: Clock Buffers (NBUFF), Inverters (INVX), Clock Gating cells (CG), các cổng AOI/AO-buffer (AOBUFX, AOINV) và Flip-Flops (DFF) thuộc các nhóm điện áp ngưỡng LVT (Low Threshold) và RVT (Regular Threshold).

- Cho biết thông số NDR (Non-default Routing rule)?

```
set CTS_NDR_MIN_ROUTING_LAYER "M4"
set CTS_NDR_MAX_ROUTING_LAYER "M5"
set CTS_LEAF_NDR_MIN_ROUTING_LAYER "M1"
set CTS_LEAF_NDR_MAX_ROUTING_LAYER "M5"
set CTS_NDR_RULE_NAME "cts_w2_s2_vlg"
set CTS_LEAF_NDR_RULE_NAME "cts_w1_s2"

if {$CTS_NDR_RULE_NAME != ""} {
    remove_routing_rules $CTS_NDR_RULE_NAME > /dev/null

    create_routing_rule $CTS_NDR_RULE_NAME \
        -default_reference_rule \
        -widths { M1 0.1 M2 0.11 M3 0.11 M4 0.11 M5 0.11 } \
        -spacings { M2 0.16 M3 0.45 M4 0.45 M5 1.1 } \
        -taper_distance 0.4 \
        -driver_taper_distance 0.4 \
        -cuts { \
            { VIA1 {V1LG 1} } \
            { VIA2 {V2LG 1} } \
            { VIA3 {V3LG 1} } \
            { VIA4 {V4LG 1} } \
            { VIA5 {V5LG 1} } \
        }

    set_clock_routing_rules -rules $CTS_NDR_RULE_NAME \
        -min_routing_layer $CTS_NDR_MIN_ROUTING_LAYER \
        -max_routing_layer $CTS_NDR_MAX_ROUTING_LAYER
}

if {$CTS_LEAF_NDR_RULE_NAME != ""} {
    remove_routing_rules $CTS_LEAF_NDR_RULE_NAME > /dev/null

    create_routing_rule $CTS_LEAF_NDR_RULE_NAME \
        -default_reference_rule \
        -spacings { M2 0.16 M3 0.45 M4 0.45 M5 1.1 }

    set_clock_routing_rules -net_type sink -rules $CTS_LEAF_NDR_RULE_NAME \
        -min_routing_layer $CTS_LEAF_NDR_MIN_ROUTING_LAYER \
        -max_routing_layer $CTS_LEAF_NDR_MAX_ROUTING_LAYER
}
```

Thiết kế sử dụng hai luật đi dây đặc biệt để giảm nhiễu và điện trở cho cây xung nhịp:

- Luật nhánh chính (Trunk) - cts_w2_s2_vlg:
 - ✧ Chiều rộng (Widths): Lớp kim loại M1 là 0.1; từ M2 đến M5 đều là 0.11.
 - ✧ Khoảng cách (Spacings): Lớp M2 là 0.16; M3 và M4 là 0.45; M5 là 1.1.
- Luật nhánh phụ (Leaf/Sink) - cts_w1_s2:
 - ✧ Khoảng cách (Spacings): Lớp M2 là 0.16; M3 và M4 là 0.45; M5 là 1.1.

- Cho biết Clock Route trên các lớp Metal nào?

```
set CTS_NDR_MIN_ROUTING_LAYER "M4"
set CTS_NDR_MAX_ROUTING_LAYER "M5"
set CTS_LEAF_NDR_MIN_ROUTING_LAYER "M1"
set CTS_LEAF_NDR_MAX_ROUTING_LAYER "M5"
```

- Trunk (Tuyến chính): Dữ liệu được cấu hình định tuyến từ lớp kim loại thấp nhất là M4 đến lớp cao nhất là M5.
- Leaf (Tuyến rẽ nhánh): Các kết nối nội bộ tới cell được định tuyến trải dài từ M1 tới M5.

- Cho biết kết quả report: report_clock_qor và report_clock_timing

Report_clock_qor

```
=====
=== Summary Reporting for Corner ff_125c ===
=====
```

Summary Table for Corner ff_125c										
Clock / Skew Group	Attrs	Sinks	Levels	Clock Repeater Count	Clock Repeater Area	Clock Stdcell Area	Max Latency	Global Skew	Trans DRC Count	Cap DRC Count
### Mode: func, Scenario: func.ff_125c										
SDRAM_CLK	M,D	2899	6	0	0.00	45.24	0.20	0.00	0	0
SD_DDR_CLK	G	0	0	0	0.00	0.00	--	--	0	0
SD_DDR_CLKn	G	0	0	0	0.00	0.00	--	--	0	0
SYS_2x_CLK	M,D	2037	6	0	0.00	150.20	0.00	0.00	0	0
SYS_CLK	G	1812	4	0	0.00	27.45	0.00	0.00	0	0
PCI_CLK	M,D	503	4	0	0.00	15.76	0.00	0.00	0	0
### Mode: test, Scenario: test.ff_125c										
ate_clk	M,D	5403	6	0	0.00	188.32	0.00	0.00	0	0
SDRAM_CLK	M,D	2899	6	0	0.00	45.24	0.20	0.00	0	0
SD_DDR_CLK	G	0	0	0	0.00	0.00	--	--	0	0
SD_DDR_CLKn	G	0	0	0	0.00	0.00	--	--	0	0
SYS_2x_CLK	M,D	2037	6	0	0.00	150.20	0.00	0.00	0	0
SYS_CLK	G	1812	4	0	0.00	27.45	0.00	0.00	0	0
PCI_CLK	M,D	503	4	0	0.00	15.76	0.00	0.00	0	0
All Clocks		5443	6	0	0.00	219.33	0.20	0.00	0	0

=====											
----- Summary Reporting for Corner ff_m40c -----											
=====											
Summary Table for Corner ff_m40c											
Clock / Skew Group	Attrs	Sinks	Levels	Clock Repeater Count	Clock Repeater Area	Clock Stdcell Area	Max Latency	Global Skew	Trans Count	DRC	Cap DRC Count

### Mode: func, Scenario: func.ff_m40c											
SDRAM_CLK	M,D	2899	6	0	0.00	45.24	0.20	0.00	0	0	0
SD_DDR_CLK	G	0	0	0	0.00	0.00	--	--	0	0	0
SD_DDR_CLKn	G	0	0	0	0.00	0.00	--	--	0	0	0
SYS_2x_CLK	M,D	2037	6	0	0.00	150.20	0.00	0.00	0	0	0
SYS_CLK	G	1812	4	0	0.00	27.45	0.00	0.00	0	0	0
PCI_CLK	M,D	503	4	0	0.00	15.76	0.00	0.00	0	0	0

All Clocks		5439	6	0	0.00	211.19	0.20	0.00	0	0	0
=====											
----- Summary Reporting for Corner ss_125c -----											
=====											
Summary Table for Corner ss_125c											
Clock / Skew Group	Attrs	Sinks	Levels	Clock Repeater Count	Clock Repeater Area	Clock Stdcell Area	Max Latency	Global Skew	Trans Count	DRC	Cap DRC Count

### Mode: func, Scenario: func.ss_125c											
SDRAM_CLK	M,D	2899	6	0	0.00	45.24	0.00	0.00	0	0	0
SD_DDR_CLK	G	0	0	0	0.00	0.00	--	--	0	0	0
SD_DDR_CLKn	G	0	0	0	0.00	0.00	--	--	0	0	0
SYS_2x_CLK	M,D	2037	6	0	0.00	150.20	0.00	0.00	0	0	0
SYS_CLK	G	1812	4	0	0.00	27.45	0.00	0.00	0	0	0
PCI_CLK	M,D	503	4	0	0.00	15.76	0.00	0.00	0	0	0
### Mode: test, Scenario: test.ss_125c											
ate_clk	M,D	5403	6	0	0.00	188.32	0.00	0.00	0	0	0
SDRAM_CLK	M,D	2899	6	0	0.00	45.24	0.00	0.00	0	0	0
SD_DDR_CLK	G	0	0	0	0.00	0.00	--	--	0	0	0
SD_DDR_CLKn	G	0	0	0	0.00	0.00	--	--	0	0	0
SYS_2x_CLK	M,D	2037	6	0	0.00	150.20	0.00	0.00	0	0	0
SYS_CLK	G	1812	4	0	0.00	27.45	0.00	0.00	0	0	0
PCI_CLK	M,D	503	4	0	0.00	15.76	0.00	0.00	0	0	0

All Clocks		5443	6	0	0.00	219.33	0.00	0.00	0	0	0

report_clock_timing

Report : clock timing

-type skew

-nworst 1

-setup

Design : ORCA_TOP

Version: 0-2018.06-SP1

Date : Tue May 26 15:35:46 2026

Information: Timer using 'CRPR'. [\(TIM-050\)](#)

Mode: func

Clock: PCI_CLK

Clock Pin	Latency	CRP	Skew	Corner
I_PCI_TOP/I_PCI_CORE/mega_shift_reg[9][20]/CLK	0.68			rp-+ ss_125c
I_PCI_TOP/LOCKUP/CLK	0.31	0.03	0.34	rpi-+ ss_125c

Mode: func

Clock: SYS_2x_CLK

Clock Pin	Latency	CRP	Skew	Corner
snps_OCC_controller/U_clk_control_i_0/U_cycle_ctr_i/tercnt_n_reg_reg/CLK	0.39			rp-+ ss_125c
snps_OCC_controller/U_clk_control_i_0/U_cycle_ctr_i/count_int_reg[1]/CLK	0.20	0.02	0.16	rp-+ ss_125c

Mode: func

Clock: SYS_CLK

Clock Pin	Latency	CRP	Skew	Corner
I_BLENDER_1/result_reg[9]/CLK	0.90			rp-+ ss_125c
I_PCI_TOP/I_PCI_WRITE_FIFO/PCI_FIFO_RAM_3/CE1	0.61	0.06	0.23	rp-+ ss_125c

Mode: func

Clock: SDRAM_CLK

Clock Pin	Latency	CRP	Skew	Corner
I_CLOCKING/sdram_rst_n_buf_reg/CLK	0.75			rp-+ ss_125c
I_SDRAM_TOP/I_SDRAM_IF/mega_shift_1_reg[10][4]/CLK	0.56	0.00	0.20	fp-+ ss_125c

Mode: func

Clock: SD_DDR_CLK

No local skews.

Mode: func

Clock: SD_DDR_CLKn

No local skews.

3. Thực hiện CTS và phân tích kết quả:

- Giải thích lệnh clock_opt làm những công việc gì?

DESCRIPTION

The default behavior of this command is as follows:

(1) Synthesizes and optimizes the clock trees.

(2) Completes the detailed routing of the clock trees.

(3) Further optimizes the design for timing, electrical DRC violations, area, power, and routability, based on actual propagated clock latencies, and legalizes the design placement at the end.

If GR based optimization has been enabled, the clock_opt command will additionally do global_routing, followed by GR-based optimization, and the output will be a design with fully updated global routes and timing based on global routes. Whenever GR based optimization has been run within clock_opt, the subsequent signal routing flow will automatically skip global routing.

If final_opto step is executed after global_route_opt step, it will remove routes before continuing with final_opto step.

Multicorner-Multimode Support

This command has no dependency on scenario-specific, mode-specific, or corner-specific information.

Lệnh clock_opt bao gồm 3 công đoạn tuần tự:

1. Tổng hợp và tối ưu hóa cây xung nhịp (Synthesizes and optimizes the clock trees).
2. Hoàn thiện việc định tuyến chi tiết cho các cây xung nhịp (Completes the detailed routing of the clock trees).
3. Thực hiện tối ưu hóa sâu hơn về mặt timing, xử lý các vi phạm DRC điện học, tối ưu diện tích, công suất và khả năng đi dây dựa trên độ trễ thực tế của xung nhịp lan truyền. Cuối cùng, công cụ sẽ hợp pháp hóa lại việc sắp xếp (legalizes the design placement).

- Điền kết quả Skew và Latency cho các Clock sau: (Classic CTS)

Summary Table for Corner ss_125c										
Clock / Skew Group	Attrs	Sinks	Levels	Clock Repeater Count	Clock Repeater Area	Clock Stdcell Area	Max Latency	Global Skew	Trans DRC Count	Cap DRC Count
### Mode: func, Scenario: func.ss_125c										
SDRAM_CLK	M,D	2899	9	56	467.62	513.37	0.72	0.06	0	0
SD_DDR_CLK	G	0	0	0	0.00	0.00	--	--	0	0
SD_DDR_CLKn	G	0	0	0	0.00	0.00	--	--	0	0
SYS_2x_CLK	M,D	2037	11	67	409.43	542.60	0.98	0.07	0	3
SYS_CLK	G	1812	7	41	326.83	349.70	0.76	0.07	0	2
PCI_CLK	M,D	503	6	15	106.49	116.14	0.61	0.07	0	0
All Clocks		5439	11	138	983.54	1172.11	0.98	0.07	0	3

==== Local Skew Reporting for Corner ss_125c =====

Summary Table for Corner ss_125c								
Clock / Skew Group	Attrs	Sinks	Global Skew	Max Latency	Local Skew Pair Count	Max Setup Local Skew	Max Hold Local Skew	
### Mode: func, Scenario: func.ss_125c								
SDRAM_CLK	M,D	2899	0.06	0.72	86195	0.06	--	
SYS_2x_CLK	M,D	2037	0.07	0.98	43513	0.07	--	
SYS_CLK	G	1812	0.07	0.76	41348	0.07	--	
PCI_CLK	M,D	503	0.07	0.61	8822	0.06	--	
### Mode: test, Scenario: test.ss_125c								
ate_clk	M,D	5403	0.09	0.87	183174	0.07	--	
SDRAM_CLK	M,D	2899	0.06	0.72	86240	0.06	--	
SYS_2x_CLK	M,D	2037	0.07	0.98	44509	0.07	--	
SYS_CLK	G	1812	0.07	0.76	42175	0.07	--	
PCI_CLK	M,D	503	0.07	0.61	8841	0.06	--	
All Clocks		5443	0.09	0.98		0.07	--	

Ss_125c Corner	Global Skew	Local Skew	Max Latency
SYS_2x_CLK	0.07	0.07	0.98
SDRAM_CLK	0.06	0.06	0.72

- Cho biết kết quả timing (setup và hold) slack cho critical paths cho cả 2 trường hợp Classic CTS và CCD?

Classic CTS:

Timing

Context		WNS	TNS	NVE
func.ss_125c	(Setup)	-0.12	-0.24	20
test.ss_125c	(Setup)	-0.00	-0.00	2
Design	(Setup)	-0.12	-0.24	20
func.ff_125c	(Hold)	-0.02	-0.04	3
func.ff_m40c	(Hold)	-0.02	-0.03	3
test.ff_125c	(Hold)	-0.07	-0.98	74
Design	(Hold)	-0.07	-0.98	74

Miscellaneous

Cell Area (netlist): 450617.79
 Cell Area (netlist and physical only): 452966.08
 Nets with DRC Violations:
 1

Classic CTS	WNS	TNS	NVE
Setup	-0.12	-0.24	20
Hold	-0.07	-0.98	74

CCD:

Timing

Context		WNS	TNS	NVE
func.ss_125c	(Setup)	-0.01	-0.07	16
test.ss_125c	(Setup)	0.00	0.00	0
Design	(Setup)	-0.01	-0.07	16
func.ff_125c	(Hold)	-0.17	-31.77	1007
func.ff_m40c	(Hold)	-0.12	-9.36	202
test.ff_125c	(Hold)	-0.07	-1.52	61
Design	(Hold)	-0.17	-33.27	1065

Miscellaneous

```

Cell Area (netlist):                448089.05
Cell Area (netlist and physical only): 450437.34
Nets with DRC Violations:
1


```

CCD CTS	WNS	TNS	NVE
Setup	-0.01	-0.07	16
Hold	-0.17	-33.27	1065

- Cho biết sự khác nhau giữa Classic CTS và CCD CTS? Minh họa screenshot của Latency Graph cho clock SYS_2x_CLK.


- Classic CTS (Thiết kế xung nhịp truyền thống): Hướng đến mục tiêu "Zero Skew" – cố gắng chèn các buffer sao cho cây xung nhịp được cân bằng hoàn hảo, nhằm đảm bảo tín hiệu đồng hồ đến tất cả các Flip-Flops vào cùng một thời điểm.
- CCD (Concurrent Clock and Data) CTS: Kỹ thuật hiện đại hơn, công cụ sẽ cố tình tạo ra sự chênh lệch thời gian đến của clock (gọi là "Useful Skew"). Việc cố tình bề cong độ trễ này giúp một chặng mạch (path) đang bị quá tải thời gian có thể "vay mượn thời gian" (time borrowing) từ chặng mạch kế tiếp đang dư dả, qua đó giải quyết tận gốc các vi phạm Setup/Hold khó nhằn.

Classic CTS



Các điểm kết thúc (ký hiệu cờ màu xanh dương) được công cụ cố gắng căn chỉnh nằm trên cùng một trục dọc.

CCD CTS



Các điểm kết thúc được ICC2 cố ý sắp xếp so le ở nhiều trục thời gian (latency) hoàn toàn khác nhau.

- Sau khi CTS, biết câu lệnh nào để thực hiện tối ưu Setup/Hold violation (post-CTS optimization)? Giải thích câu lệnh.

Câu lệnh : `clock_opt -from final_opto`

Giải thích: Tùy chọn `-from final_opto` yêu cầu trình biên dịch bỏ qua các bước lặp lại việc tổng hợp và đi dây cây clock ban đầu. Công cụ sẽ nhảy thẳng vào bước tối ưu hóa cuối cùng, tái sử dụng dữ liệu Propagation Delay để tính toán và tự động chèn/thay thế các cell nhằm tối ưu hóa các vi phạm về Timing (Setup/Hold) và DRC còn sót lại.