

Khoa Điện tử - Viễn thông

Bộ môn Điện tử

Môn Học Thiết kế hệ thống trên chip và kiểm định thiết kế

Báo cáo Thực Hành

Lab 04: Routing and Post-Route Optimization

Họ tên SV1: Bùi Hồng Hà

Họ tên SV2: Trần Vũ Bảo

MSSV1: 22200050

MSSV2: 22200018

Sinh viên trả lời các đề mục sau khi thực hiện bài Lab tương ứng:

1. Kiểm tra thiết kế trước khi routing:

- Design có bị violation nào không (Setup/Hold, constraints)?

Timing				
Context		WNS	TNS	NVE
func.ss_125c	(Setup)	-11463.48	-2185163.55	10225
test.ss_125c	(Setup)	-11463.38	-4126167.76	15144
Design	(Setup)	-11463.48	-4158716.23	15268

func.ff_125c	(Hold)	-0.08	-19.97	1168
func.ff_m40c	(Hold)	-0.07	-14.41	847
test.ff_125c	(Hold)	-0.08	-14.75	643
Design	(Hold)	-0.08	-20.80	1219

Miscellaneous				
Cell Area (netlist):			440438.56	
Cell Area (netlist and physical only):			442786.85	
Nets with DRC Violations:			55969	

- Setup: Thiết kế đang vi phạm rất nghiêm trọng về Setup với Worst Negative Slack (WNS) lên tới -11463.48 và Total Negative Slack (TNS) là -4158716.23 trên toàn design.
 - Hold: Có vi phạm nhưng rất nhỏ (WNS = -0.08, TNS = -20.80).
- Kiểm tra xem thiết kế có sẵn sàng để thực hiện Routing không?.

*** EMS Message summary ***

Rule	Type	Count	Message
NEX-048	Error	1	Port shape or size is abnormal for port '%portName'.
TCK-001	Warn	12789	The reported endpoint '%endpoint' is unconstrained. Reason: '%re...
TCK-002	Warn	4	The register clock pin '%pin' has no fanin clocks. Mode:'%mode'.
TCK-012	Warn	6	The input port '%port' has no clock_relative delay specified. Mo...

Total 12800 EMS messages : 1 errors, 12799 warnings, 0 info.

*** Non-EMS message summary ***

Rule	Type	Count	Message
NEX-018		5	no valid parasitic for %s corner(%s)
PVT-032		3	Corner %s: no PVT mismatches.
ZRT-022		1	Cannot find a default contact code for layer %s.
ZRT-044		9	Standard cell pin %s/%s has no valid via regions.
ZRT-511		1	Cell contains tie connections which are not connected to real PG.

Total 19 non-EMS messages : 0 errors, 16 warnings, 3 info.

- Lệnh kiểm tra EMS Message Summary trả về 1 lỗi (Error NEX-048: Port shape or size is abnormal) và 12799 cảnh báo (chủ yếu là TCK-001: endpoint unconstrained). Ngoài ra có 19 non-EMS messages cảnh báo về parasitic và via regions.
- Cho biết kết quả lệnh `report_power_domains`?

Report : Power Domain
 Design : ORCA_TOP
 Corner : ss_125c
 Version: 0-2018.06-SP1
 Date : Tue Jun 2 14:01:46 2026

```
*****
Power Domain      : PD_ORCA_TOP
Current Scope     : / (top scope)
Elements         : ORCA_TOP
Voltage Area      : DEFAULT_VA
Available Supply Nets : VDD, VDDH, VSS
Available Supply Sets : ss_high, ss_low
```

```
Default Supplies
  Primary      : VDD [0.75]   VSS [0.00]
  Isolation    : --          --
  Retention    : --          --
```

```
Power Switch      :
Isolation Strategy :
Level Shifter Strategy :
Repeater Strategy :
Retention Strategy :
Always on strategy : dual_power
```

```
-----
Power Domain      : PD_RISC_CORE
Current Scope     : / (top scope)
Elements         : I_RISC_CORE
Voltage Area      : PD_RISC_CORE
Available Supply Nets : VDD, VDDH, VSS
Available Supply Sets : ss_high, ss_low
```

```
Default Supplies
  Primary      : VDDH [0.95]   VSS [0.00]
  Isolation    : --          --
  Retention    : --          --
```

```
Power Switch      :
Isolation Strategy :
Level Shifter Strategy : risc_ls_in
  Applies To      : inputs
  Rule            : low_to_high
  Location        : self
  Elements        : N/A
  Excluded Elements : N/A
  Mapped Cells    : N/A
```

```
Level Shifter Strategy : risc_ls_out
  Applies To      : outputs
  Rule            : high_to_low
  Location        : parent
  Elements        : N/A
  Excluded Elements : N/A
  Mapped Cells    : N/A
```

```
Repeater Strategy :
Retention Strategy :
Always on strategy : dual_power
```

- Hệ thống được chia thành 2 domain điện áp chính: PD_ORCA_TOP (sử dụng VDD 0.75V) và PD_RISC_CORE (sử dụng VDDH 0.95V).
- Để tín hiệu có thể giao tiếp an toàn giữa 2 domain này, thiết kế đã cấu hình chiến lược Level Shifter: Dùng quy tắc low_to_high cho các ngõ vào (inputs) và high_to_low cho ngõ ra (outputs) của khối RISC.

2. Thực hiện routing và optimization:

- Cho biết các setting khi routing là gì (setting application options)?

```
## Secondary PG Routing
#####
# Check the power supplies
report_power_domains
# Set application options that are common to all route operations
set_app_options -name route.common.number_of_secondary_pg_pin_connections -value 2
set_app_options -name route.common.separate_tie_off_from_secondary_pg -value true

if {[get_routing_rules -quiet VDDwide] != ""} {remove_routing_rules VDDwide }
create_routing_rule VDDwide -widths {M1 0.1 M2 0.1 M3 0.1} -taper_distance 0.2
set_routing_rule -rule VDDwide -min_routing_layer M2 -min_layer_mode allow_pin_connection -max_routing_layer M3 [get_nets VDD]

route_group -nets {VDD}

# change_selection [get_cells -hierarchical -filter is_level_shifter&&full_name=~*RISC*]
```

- Thiết lập số lượng kết nối chân PG phụ (number_of_secondary_pg_pin_connections = 2) và tách biệt tie-off khỏi hệ thống PG phụ (separate_tie_off_from_secondary_pg = true).
- Tạo và áp dụng một Rule Routing có tên là VDDwide với độ rộng dây và khoảng cách vát (taper_distance) tùy chỉnh cho các layer M1, M2, M3.
- Cho biết lệnh route_auto làm gì, trình bày các bước?

DESCRIPTION

The **route_auto** command runs global routing, track assignment, and detail routing in one step. This command runs faster than using the basic commands because it does not access the disk between the different stages. The results are comparable to the basic flow (it might not be identical because the shapes could be ordered differently when the design is saved to disk).

Multicorner-Multimode Support

This command uses information from all active scenarios.

- Lệnh này tự động chạy cả 3 bước: Global routing (Định tuyến toàn cục), Track assignment (Gán rãnh), và Detail routing (Định tuyến chi tiết) trong một bước duy nhất.
- Quá trình này chạy nhanh hơn các flow cơ bản vì tool không cần ghi/đọc (access disk) dữ liệu trung gian giữa các phân đoạn, đồng thời nó hỗ trợ lấy thông tin từ tất cả các active scenarios (Multicorner-Multimode).

- Cho biết lệnh `route_opt` làm gì?

DESCRIPTION

This command optimizes the current routed design for timing, electrical DRC violations, area, and power. It performs legalization and ECO routing on the optimized design. By default, power optimization, concurrent clock and data optimization, and crosstalk reduction are not performed by this command. Use application options in the "SEE ALSO" section to enable them.

- Lệnh này dùng để tối ưu hóa thiết kế đã được định tuyến, tập trung giải quyết vi phạm Timing, lỗi DRC điện học, tối ưu diện tích (Area) và công suất (Power).
- Nó cũng đảm nhận việc dọn dẹp các cell bị đè lên nhau (legalization) và chạy lại ECO routing trên thiết kế vừa được tối ưu.

- Cho biết kết quả các report sau khi routing và post-routing (timing), đánh giá.
- Sau khi routing:

Timing

Context		WNS	TNS	NVE
func.ss_125c	(Setup)	-1.73	-798.07	2012
test.ss_125c	(Setup)	-1.73	-564.96	1344
Design	(Setup)	-1.73	-798.07	2012
func.ff_125c	(Hold)	-0.08	-19.97	1168
func.ff_m40c	(Hold)	-0.07	-14.41	847
test.ff_125c	(Hold)	-0.08	-14.75	643
Design	(Hold)	-0.08	-20.80	1219

Miscellaneous

```
Cell Area (netlist):                440438.56
Cell Area (netlist and physical only): 442786.85
Nets with DRC Violations:          250
```

- Về Timing (Setup/Hold): Sau quá trình định tuyến toàn cục và chi tiết, thiết kế vẫn còn tồn tại lượng lớn vi phạm Setup với WNS = -1.73 và TNS = -798.07, trải dài trên 2012 đường path (NVE). Vi phạm Hold ở mức nhỏ gọn hơn với WNS = -0.08.
- Về DRC: Lưới định tuyến vật lý vẫn còn 250 lỗi DRC điện học (Nets with DRC Violations).
- Nhận xét: Bước `route_auto` chủ yếu tập trung vào việc hoàn thành kết nối vật lý (routing) cho các net, nên việc công cụ chưa dồn lực để tối ưu Timing hay dọn dẹp sạch DRC là điều hoàn toàn bình thường.

- Sau khi post-routing:

```
icc2_shell> report_qor -summary -pba_mode path
*****
Report : qor
        -summary
        -pba_mode path
Design : ORCA_TOP
Version: 0-2018.06-SP1
Date   : Tue Jun  2 14:28:14 2026
*****
Information: Timer using 'AWP, CRPR'. (TIM-050)
Information: The RC mode used is DR for design 'ORCA_TOP'. (NEX-022)
Extracting design(INC): ORCA_TOP
Information: coupling capacitance is lumped to ground. (NEX-030)

Timing
-----
Context                                WNS          TNS          NVE
-----
func.ss_125c      (Setup)      -1.63        -74.32        95
test.ss_125c      (Setup)      -1.43        -60.45        71
Design            (Setup)      -1.63        -74.32        95

func.ff_125c      (Hold)       -0.08        -5.84        130
func.ff_m40c      (Hold)       -0.07        -4.93        129
test.ff_125c      (Hold)       -0.08        -5.84        130
Design            (Hold)       -0.08        -5.84        130
-----

Miscellaneous
-----
Cell Area (netlist):                    439465.95
Cell Area (netlist and physical only):  441814.24
Nets with DRC Violations:              88
_
```

Quá trình route_opt đã thực hiện tối ưu hóa sâu cả về Timing, Area và DRC, mang lại sự cải thiện rõ rệt cho toàn bộ thiết kế, cụ thể:

- Cải thiện Setup Timing vượt bậc: Tổng thời gian trễ vi phạm (TNS) giảm độ dốc cực mạnh từ -798.07 xuống chỉ còn -74.32 (cải thiện hơn 90% lượng slack âm). Số lượng đường path bị lỗi (NVE) cũng được thu hẹp tối đa từ 2012 đường xuống chỉ còn 95 đường. WNS của Setup nhích nhẹ từ -1.73 lên -1.63, cho thấy tool đã ưu tiên dọn dẹp số lượng lớn các lỗi nhỏ trước.
- Tối ưu Hold Timing an toàn: TNS của Hold giảm từ -20.80 xuống -5.84, NVE giảm từ 1219 xuống 130. Mặc dù WNS vẫn giữ ở -0.08, nhưng việc tool fix được Hold mà không làm phá vỡ các Setup Path đã cho thấy chiến lược chèn buffer/delay (Hold fixing) hoạt động hiệu quả.
- Dọn dẹp DRC (Design Rule Check): Số lượng lưới vi phạm DRC vật lý đã giảm mạnh từ 250 xuống 88 (giảm gần 65%) nhờ vào quá trình chạy lại ECO routing ngầm bên trong lệnh. Tool đã tự động gỡ các điểm chập mạch (short), nới rộng khoảng cách (spacing) hoặc đẩy dây lên các metal layer khác.

3. Kiểm tra DRC/LVS:

- Cho biết kết quả DRC/LVS? Cách sửa bằng command?

DRC:

Verify Summary:

```
Total number of nets = 56872, of which 0 are not extracted
Total number of open nets = 0, of which 0 are frozen
Total number of excluded ports = 0 ports of 0 unplaced cells connected to 0 nets
                                0 ports without pins of 0 cells connected to 0 nets
                                0 ports of 0 cover cells connected to 0 non-pg nets

Total number of DRCs = 4
Total number of antenna violations = 0
Information: Routes in non-preferred voltage areas = 10 (ZRT-559)
Total number of tie to rail violations = not checked
Total number of tie to rail directly violations = not checked
```

- DRC: Báo cáo ghi nhận 4 lỗi DRC (Total number of DRCs = 4) và 10 đường dây đi nhầm vào vùng điện áp không ưu tiên (Routes in non-preferred voltage areas).

LVS:

```
=====
Maximum number of violations is set to 20
Abort checking when more than 20 violations are found
All violations might not be found.
=====
```

```
Total number of input nets is 56898.
Total number of short violations is 0.
Total number of open nets is 0.
Total number of floating route violations is 0.
```

```
Elapsed = 0:00:02, CPU = 0:00:09
```

- LVS: Hoàn toàn sạch (Clean LVS). Total short (chập mạch) = 0, Total open (hở mạch) = 0, Total floating route = 0.
- Cách sửa DRC/LVS bằng command: dùng các tùy chọn chi tiết của lệnh ECO (ví dụ: route_eco -drc hoặc route_eco -utilize_drc_rules) để tool tự động dọn dẹp các vi phạm nhỏ (như spacing, short) cục bộ mà không làm hỏng toàn bộ đường dây đã định tuyến.

- Cho biết thông số kết quả thiết kế (area, cell, macro, timing, utilization)?

```

icc2_shell> report_design
*****
Report : design
Design : ORCA_TOP
Version: 0-2018.06-SP1
Date   : Tue Jun  2 14:56:16 2026
*****

Total number of std cells in library : 1025
Total number of dont_use lib cells  : 71
Total number of dont_touch lib cells : 71
Total number of buffers             : 69
Total number of inverters            : 45
Total number of flip-flops           : 306
Total number of latches              : 36
Total number of ICGs                : 36

Cell Instance Type   Count      Area
-----
TOTAL LEAF CELLS     54079    441817.797
Standard cells       52191    174585.237
Hard macro cells      40      264884.269
Soft macro cells      0         0.000
Always on cells       8         57.945
Physical only         1848     2348.291
Fixed cells           1888    267232.560
Moveable cells        52191    174585.237
Sequential            5426    313805.465
Buffer/inverter       6277    14282.385
ICG cells             22       135.205

Logic Hierarchies           : 53
Design Masters count       : 266
Total Flat nets count      : 56898
Total FloatingNets count   : 426
Total no of Ports          : 240
Number of Master Clocks in design : 11
Number of Generated Clocks in design : 6
Number of Path Groups in design : 29 (17 of them Non Default)
Number of Scan Chains in design : 8
List of Modes               : test, func
List of Corners              : ss_125c, ff_125c, ff_m40c
List of Scenarios           : func.ff_125c, func.ff_m40c, func.ss_125c, test.ff_125c, test.ss_125c

Core Area                   : 678847.851
Chip Area                   : 714438.176
Total Site Row Area         : 678847.851
Number of Blockages         : 0
Total area of Blockages     : 0.000
Number of Power Domains     : 2
Number of Voltage Areas     : 2
Number of Group Bounds      : 0
Number of Exclusive MoveBounds : 0
Number of Hard or Soft MoveBounds : 0
Number of Multibit Registers : 0
Number of Multibit LS/ISO Cells : 0
Number of Top Level RP Groups : 0
Number of Tech Layers       : 71 (61 of them have unknown routing dir.)

Total wire length           : 1401665.05 micron
Total number of wires       : 548678
Total number of contacts    : 639752

```

- Thành phần cell: Có tổng cộng 52191 standard cells và 40 hard macros.

```
Report : qor
        -summary
Design : ORCA_TOP
Version: 0-2018.06-SP1
Date   : Tue Jun  2 14:59:51 2026
*****
Information: Timer using 'AWP, CRPR'. (TIM-050)
```

Timing

Context		WNS	TNS	NVE
func.ss_125c	(Setup)	-1.65	-73.72	106
test.ss_125c	(Setup)	-1.45	-59.89	69
Design	(Setup)	-1.65	-73.72	106
func.ff_125c	(Hold)	-0.08	-5.86	130
func.ff_m40c	(Hold)	-0.07	-4.93	129
test.ff_125c	(Hold)	-0.08	-5.86	130
Design	(Hold)	-0.08	-5.86	130

Miscellaneous

```
Cell Area (netlist):          439469.51
Cell Area (netlist and physical only): 441817.80
Nets with DRC Violations:
```

```
Report : timing
        -path_type full
        -delay_type max
        -max_paths 1
        -report_by design
Design : ORCA_TOP
Version: 0-2018.06-SP1
Date   : Tue Jun  2 14:57:07 2026
*****
Information: Timer using 'AWP, CRPR'. (TIM-050)
```

```
Startpoint: I_BLENDER_1/trans1_reg (rising edge-triggered flip-flop clocked by SYS_CLK)
Endpoint: I_BLENDER_1/s1_op2_reg[16] (rising edge-triggered flip-flop clocked by SYS_CLK)
Mode: func
Corner: ss_125c
Scenario: func.ss_125c
Path Group: SYS_CLK
Path Type: max
```

Point	Incr	Path
clock SYS_CLK (rise edge)	0.00	0.00
clock network delay (propagated)	3.60	3.60
I_BLENDER_1/trans1_reg/CLK (SDDFARX1_LVT)	0.00	3.60 r
I_BLENDER_1/trans1_reg/Q (SDDFARX1_LVT)	0.44	4.04 r
I_BLENDER_1/U267/Y (NBUFFX8_LVT)	0.07	4.11 r
I_BLENDER_1/U4359/Y (A0222X1_HVT)	2.58	6.70 r
I_BLENDER_1/s1_op2_reg[16]/D (SDFFX1_LVT)	0.00	6.70 r
data arrival time		6.70
clock SYS_CLK (rise edge)	4.60	4.60
clock network delay (propagated)	0.73	5.33
clock reconvergence pessimism	0.10	5.42
I_BLENDER_1/s1_op2_reg[16]/CLK (SDFFX1_LVT)	0.00	5.42 r
clock uncertainty	-0.10	5.32
library setup time	-0.27	5.05
data required time		5.05
data required time		5.05
data arrival time		-6.70
slack (VIOLATED)		-1.65

- Timing Path: Phân tích một đường path mẫu, data delay từ Flip-flop nguồn (trans1_reg) đến FF đích (s1_op2_reg[16]) quá lớn (data arrival time = 6.70 so với data required = 5.05) dẫn đến slack bị âm -1.65.

```

Report : report_utilization
Design : ORCA_TOP
Version: 0-2018.06-SP1
Date   : Tue Jun  2 14:58:28 2026
*****
Utilization Ratio:                                0.4909
Utilization options:
- Area calculation based on:                      site_row of block ORCA_TOP/route_opt
- Categories of objects excluded:                 hard_macros macro_keepouts soft_macros io_cells hard_blockages
Total Area:                                       678847.8506
Total Capacity Area:                           355617.5997
Total Area of cells:                           174585.2374
Area of excluded objects:
- hard_macros      :                             269120.1976
- macro_keepouts  :                             56440.2995
- soft_macros      :                             0.0000
- io_cells         :                             0.0000
- hard_blockages   :                             0.0000

Utilization of site-rows with:
- Site 'unit':                                     0.4909

0.4909

```

- Utilization Ratio (Mật độ sử dụng): 0.4909 (tương đương 49.09% diện tích lõi chip đã được phủ).
- Sau khi routing, nếu timing bị violation, cách fix như thế nào (cho setup/hold)?
Nêu một số phương pháp.
 - Đối với Setup Violation (Data tới quá trễ):
 - Upsize Cells: Tăng sức đẩy (drive strength) của các standard cell trên critical path. Bằng cách dùng lệnh ECO để đổi từ cell size nhỏ sang cell size lớn hơn (ví dụ từ X1 lên X4) giúp giảm trễ (delay) trên cổng.
 - Cell Swapping (Đổi Threshold Voltage): Tráo đổi các cell hiện tại (thường là SVT/HVT) sang dạng LVT (Low Voltage Threshold) hoặc ULVT. Cell LVT có dòng rò lớn hơn nhưng tốc độ chuyển mạch nhanh hơn rất nhiều.
 - Xóa bỏ đoạn dây thừa / Thay đổi layer: Ép tool đưa các net có delay lớn lên các Metal Layer cao hơn (M5, M6...) vì các layer này có tụ ký sinh và điện trở thấp hơn.
 - Đối với Hold Violation (Data tới quá sớm):
 - Buffer / Delay Insertion: Chèn thêm các cell delay (hoặc các chuỗi inverter chẵn) vào đường data path bị lỗi để cố tình làm chậm tín hiệu lại.
 - Downsize Cells: Thu nhỏ kích thước standard cell đang truyền dữ liệu đi.
 - Swap sang HVT: Đổi cell từ LVT/SVT sang HVT (High Voltage Threshold). HVT chậm hơn, giúp dữ liệu đến trễ hơn mà lại tối ưu được công suất rò (leakage power).