Design e implementação de um processador em FPGA


Álvaro Moisés Frate Serantola - 202402348957

Gabriel Baptista Moreira dos Santos - 202403852497

Gabriel Danilo Rosalino Batista - 202403474085

João Antonio Curtis Lopes - 202403033577

Rogério Samuel Valentim da Silva - 202402348973



### **FPGA**

- FPGA (Field-Programmable Gate Array);
  - o dispositivo semicondutor que pode ser programado (ou configurado);
  - o conjunto de blocos lógicos interconectados por meio de uma matriz programável;
  - o Possibilidade de criar um processador personalizado.

- Flexibilidade:
  - o Possibilidade de reprogramar conforme necessário.
- Desempenho personalizado:
  - o Processadores FPGA podem ser personalizados para desempenho em tarefas específicas.
- Baixo custo:
  - o Mais econômicos quando comparados a desenvolver um processador personalizado em silício.
- Paralelismo:
  - o Potencial de paralelismo massivo;
  - o É possível explorar o paralelismo para acelerar certos tipos de comunicação.
- Variedade de aplicações:
  - o Processamento digital de sinais (DSP);
  - o Redes de computadores;
  - o Sistemas embarcados;
  - o Computação de alto desempenho (HPC).

- Unidade de controle (UC):
  - Coordena todas as operações do processador;
  - o Decodifica as instruções do programa;
  - o Gera os sinais de controle necessários para dirigir as operações de outros componentes do processador.
    - Os sinais são mandados para diferentes partes do processador, para garantir que as operações ocorram na ordem correta.
- Unidade lógica aritmética (ALU):
  - Responsável por realizar operações aritméticas;
  - Operações lógicas;
  - Recebe os operandos do registro;
  - o Executa operações conforme instruído pela unidade de controle (UC).

### • Registros:

- o Pequenas áreas de armazenamento dentro do processador
- o Armazenamento temporário dos dados que estão sendo processados pela ALU ou UC;
- o Diferentes tipos de registro:
  - Registradores de dados: Armazenam os dados que estão sendo processados.
  - Registradores de endereço: Armazenam endereços de memória para acessar dados.
  - Registrador de instrução: Armazena a instrução atual sendo executada.

#### • Barramentos:

- Vias de comunicação;
- o Transferência de dados e sinais de controle entre os componentes do processador, as memórias e outros dispositivos de entrada/saída;
- o Barramento de dados: Transfere dados entre o processador e a memória.
- o Barramento de endereço: Transfere endereços de memória para acessar dados.
- o Barramento de controle: Transfere sinais de controle entre os componentes do processador.

Esses componentes fundamentais do processador estão interconectados de maneira intricada através dos barramentos e sinais de controle gerados pela Unidade de Controle.

### Carry:

- o Conceito da aritmética binária para a soma:
- o Quando há uma soma, cada bit pode carregar um carry ("vai-um") para a próxima posição. Para isso, é necessário uma programação em VDHL


### Carry-in:

- o Bit adicional fornecido como entrada;
- o Permite que a operação ocorra com mais números e carregue um "carry" gerado por uma operação anterior.


### • Carry-out:

- O bit que é "transportado para a parte de fora";
- O Unidade que indica que há uma unidade presente além dos bits de saída;
- o Deve ser adicionada no próximo cálculo.


### Meio Somador de 1 bit:




## Somador Completo de 1 bit:



# Somador Completo de 4 bit:



## Circuito Simples Protoboard




https://www.tinkercad.com/things/bQg4ZwtHJBK-somador-2?sharecode=Aq1R3jnNNP998-7hGDf89ofdEHogQi4\_yXPEz0vCV9A


# Tabela Verdade do Somador Completo de 1 Bit


| Α | В | Carry |
|---|---|-------|
| 0 | 0 | 0     |
| 0 | 0 | 1     |
| 0 | 1 | 0     |
| 0 | 1 | 1     |
| 1 | 0 | 0     |
| 1 | 0 | 1     |
| 1 | 1 | 0     |
| 1 | 1 | 1     |
|   |   |       |


| Sum |
|-----|
| 0   |
| 1   |
| 1   |
| 0   |
| 1   |
| 0   |
| 0   |
| 1   |
|     |

| _ |         |
|---|---------|
|   | Decimal |
|   | 0       |
|   | 1       |
|   | 1       |
|   | 2       |
|   | 1       |
|   | 1       |
|   | 1       |
|   | 3       |
|   | •       |










A IN = 1, 10.0 CLOCKS B IN = 0, 20.0 CLOCKS C IN = 1, 30.0 CLOCKS



# VDHL somador de 1 bit com carry-in

library IEEE; --importa a biblioteca

```
use IEEE.STD LOGIC 1164.ALL;
                                    --indica qual parte da bibioteca vai
usar (all - usar todas as funçoes)
entity ANDOR is --declaro ANDOR como entidade
Port (
    A, B, C: in STD LOGIC;
          : out STD LOGIC
end ANDOR; --encerra a declarção de entidade
architecture hard of ANDOR is --inicio da arquitetura
begin
  process (A, B, C)
  begin
    Y \leq (A \text{ and } B) \text{ or } C;
  end process;
end hard; --fim da arquitetura
```

# VDHL somador de 1 bit com carry-in

### VDHL somador 4 bits com carry-in

```
library IEEE;
 use ieee.std_logic_1164.all;
 entity soma_ccarry is
                              port (
                                                                                                                     : in std_logic_vector(3 downto 0);
                                                                                                                     : in std_logic_vector(3 downto 0);
                                                         c_in : in std_logic;
                                                         c_out : out std_logic;
                                                                                                                   : out std_logic_vector(3 downto 0)
end soma_ccarry;
architecture hardware of soma_ccarry is
begin
                              process(a, b, c_in)
                              begin
                                                         for i in 0 to 3 loop
                                                                                 s(i) \le a(i) \times B(i) \times B(i) \times B(i) = a(i) \times B(i) \times 
                                                                                 if i = 0 then
                                                                                                              c_{out} \le (a(i) \text{ AND } b(i)) \text{ or } (a(i) \text{ AND } c_{in}) \text{ or } (b(i) \text{ AND } c_{in});
                                                                                     else
                                                                                                              c_{out} \le (s(i-1) \text{ AND } ((a(i) \text{ XOR } b(i)) \text{ or } (a(i) \text{ XOR } c_{in}) \text{ or } (b(i) \text{ XOR } c_{in}))) \text{ or } (a(i) \text{ AND } b(i) \text{ AND } b(i)
c in);
                                                                                     end if:
                                                         end loop;
                              end process;
 end hardware;
```