# Documentation de l'extension ARM pour la langage Deca

Baptiste Le Duc Mathéo Dupiat Malo Nicolas Ryan El Aroud Théo Giozovanni

## 22 janvier 2025

# Table des matières

Introduction	2
Spécification de l'extension ARM	2
Définition de la cible	2
Pourquoi le Cortex-A53?	3
Objectifs:	4
Défis techniques	5
Plan d'action	5
Méthode de validation	6
Définition du langage d'assemblage ARMv8-A	6
Éxecution simple séquentielle	6
1. Phase In Order	7
2. Étape d'Issue	8
3. Phase Out of Order	8
Registres	8
Registres à usage général	8
Exemple	9
Registres pour les opérations flottantes et vectorielles	9
Autres registres	9
Modes d'adressages	9
Opérations arithmétique et logiques	11
Exemples	12
Codes conditions	12
Exemples	12
Branchement inconditionnel	13
Branchement contionnel	13
Mise en place de l'environnement	13

## Introduction

Depuis une vingtaine d'années, l'informatique est omniprésente dans tous les aspects de notre société, que ce soit dans le domaine médical, l'industrie, l'enseignement ou encore les services publics. Cette révolution numérique, qualifiée d'innovation de rupture, a été rendue possible grâce à des investissements conséquents et a conduit à une augmentation exponentielle de la puissance de calcul des ordinateurs et de la complexité du matériel informatique.

Au cœur de cette évolution, la loi de Moore, formulée par Gordon Moore en 1965, a joué un rôle clé en prévoyant un doublement des transistors dans les processeurs tous les deux ans, à coût constant. Bien que ses effets s'atténuent aujourd'hui, elle a façonné les progrès des architectures processeur, notamment ARM.

Les processeurs ARM (Advanced RISC Machines) se sont imposés comme une référence, notamment dans les systèmes embarqués et les appareils mobiles, mais aussi, plus récemment, dans les ordinateurs personnels comme ceux d'Apple. Leur architecture RISC (Reduced Instruction Set Computing) est conçue pour maximiser l'efficacité énergétique tout en offrant des performances adaptées à une large gamme d'applications. Leur finesse de gravure illustre les progrès des semi-conducteurs et la Loi de Morre : de 180 nm dans les années 2000 à 3 nm aujourd'hui pour les Cortex-X925 ou Cortex-A520.

Désireux d'approfondir nos connaissances sur l'architecture ARM, omniprésente dans les téléphones mobiles et récemment adoptée par Apple pour ses ordinateurs, nous avons entrepris d'étendre notre compilateur pour le langage Deca afin de le rendre compatible avec cette architecture. Dès lors, nous pouvons nous demander : comment adapter efficacement notre compilateur pour exploiter les spécificités de l'architecture ARM tout en respectant des contraintes de temps limité?

Ce document se propose d'exposer notre démarche en quatres étapes principales : une spécification détaillée de l'extensio avec une analyse bibliographique des architectures ARM, la présentation de nos choix de conception, d'architecture et d'algorithmes, une description de la méthode de validation mise en œuvre, et enfin, les résultats obtenus lors de la validation de l'extension.

# Spécification de l'extension ARM

#### Définition de la cible

Le choix du processeur cible pour notre compilateur a été un difficile, car il devait à la fois s'intégrer facilement dans notre environnement de développement, notamment via des outils comme QEMU, tout en répondant à des critères techniques précis. Ce choix s'est avéré complexe en raison de la diversité des processeurs disponibles, chacun ayant ses propres spécificités. Les contraintes que nous nous avions fixé était alors les suivantes :

- Possibilité de simuler la cible facilement via Qemu
- Accessibilité de la documentation
- Popularité du processeur

En explorant les différentes options, nous avons approfondi nos connaissances sur QEMU, un émulateur de processeur offrant un large éventail d'architectures. Parmi les processeurs ARM, deux grandes catégories se distinguent :

- Les processeurs A-profile : équipés d'une MMU (Memory Management Unit), ils peuvent exécuter des systèmes d'exploitation complets comme Linux et permettent l'utilisation de syscalls.
- Les processeurs M-profile (ex. Cortex-M0, Cortex-M4): dits "bare-metal", ils ne disposent pas de MMU et sont conçus pour des environnements sans système d'exploitation, rendant leur utilisation plus complexe dans notre contexte.

Compte tenu de notre besoin de faciliter l'émulation et d'exécuter des systèmes complets, nous avons opté pour les processeurs A-profile. De plus, nous souhaitions travailler avec une architecture moderne afin d'avoir un aperçu concret des standards actuels de l'industrie. Cela nous a conduits à choisir une architecture 64 bits.

Ainsi, de part ses contraintes, nous avions le choix entre 3 processeur finaux tous utilisant l'architecture ARMv8-A qui est la première architecture ARM en 64-bits :

- Cortex-A53
- Cortex-A57
- Cortex-A72

Notre choix final s'est porté sur le Cortex-A53.

#### Pourquoi le Cortex-A53?

Le Cortex-A53 est un microprocesseur 64 bits, gravé en 13 nm et lancé en 2014 par ARM. Initialement conçu pour les smartphones milieu de gamme, il a été adopté plus tard pour les plateformes IoT, grâce à ses performances et son efficience énergétique. Nous l'avons choisi comme cible matérielle pour plusieurs raisons :

- 1. **Retrocompatibilité** avec l'architecture ARMv7-A 32-bits
- 2. Efficience énergétique : Lors de son lancement, le Cortex-A53 était l'un des processeurs ARM les plus économes en énergie, ce qui en fait un choix idéal pour des applications nécessitant une faible consommation.
- 3. Fonctionnement en big.LITTLE : Le Cortex-A53 peut être couplé à un processeur plus puissant et énergivore (Cortex-A57) grâce à la technologie big.LITTLE. Ce mode de fonctionnement optimise la consommation énergétique en répartissant les tâches entre un processeur économe (LITTLE) et un processeur performant (big). Les deux processeurs étant

émulables via QEMU, cela permet de tester des configurations proches des standards industriels, tout en intégrant l'importance des économies d'énergie, un enjeu majeur dans notre projet.

Pour mieux comprendre le fonctionnement de la technologie **big.LITTLE**, il est important d'examiner comment les tâches sont réparties entre les processeurs. Cela dépend largement de la manière dont le scheduler est implémenté dans le noyau du système d'exploitation. Dans ce cadre, il nous semblait intéressant de présenter un exemple de mécanisme de répartition des tâches.

La méthode la plus simple pour gérer le changement entre les cœurs dans une architecture big.LITTLE est appelée changement de cluster (clustered switching). Cette approche regroupe les cœurs en deux clusters distincts de taille identique : un cluster "big" pour les cœurs puissants et un cluster "LITTLE" pour les cœurs économes en énergie. Dans cette configuration, le scheduler ne voit qu'un seul cluster actif à la fois.

Lorsque la charge de travail (load), qui mesure le nombre d'opérations computationnelles demandées par le système d'exploitation, dépasse un certain seuil (haut ou bas), le scheduler bascule entre les deux clusters.

Pour assurer la continuité des données et éviter des pertes, celles-ci transitent via un cache de niveau 2 (L2 cache) partagé entre les clusters. Une fois le transfert terminé, le cluster actif est désactivé pour économiser de l'énergie, tandis que l'autre cluster est activé pour prendre en charge les nouvelles tâches.




Fig. 1 : Changement de Cluster

## Objectifs:

Au début du projet GL, nous nous sommes fixé un objectif SMART (Spécifique, Mesurable, Atteignable, Réaliste et Temporel) : réaliser l'extension ARM du compilateur pour la partie sans objet du langage Deca. Ce choix, justifié lors des réunions de suivi, reflétait notre priorité de créer un compilateur Deca respectant au mieux la spécification initiale du langage. Conscients que cette tâche nécessiterait un investissement de temps considérable, nous avons choisi de concentrer nos efforts sur cet objectif précis afin de garantir une base solide

et conforme avant d'envisager l'extension.

Cet objectif sera alors considéré comme atteints si il remplit cette spécification :

- 1. Gestion des opération arithmétique (addition, soustraction, division, multiplication et modulo) sur les **entiers** et les **flottants** (via un cast implicit).
- 2. Gestion des opérations booléene :
  - Noeuds If-then-else
  - Opérateur de comparaison (=, !=, >=, >, <=, <)
  - And (&&)
  - Or (||)
- 3. Support du print :
  - printf
  - println
  - printx
  - printlnx

## Défis techniques

#### 1. Double back-end:

- Nécessiter d'adapter le compilateur pour qu'il puisse produire du code pour deux cibles distinctes : la Machine Abstraite (IMA) et l'ARM Cortex-A53.
- Concevoir l'architecture de manière à maximiser la réutilisation du code entre les deux cibles tout en permettant les optimisations spécifiques à ARM, afin de garantir un développement maintenable.

## 2. Environnement d'exécution limité :

- Absence de librairies standard ARM pour les entrées/sorties et le débogage.
- Conception et intégration d'un environnement minimaliste pour exécuter les programmes Deca sur ARM (rendu possible via Qemu)

## Plan d'action

Afin de parvenir à l'objectif fixé, nous nous sommes organisés dès le début du projet afin d'organiser notre temps et nos développement. Nous avons alors établis ces différents étapes :

## 1. Spécification et Analyse préliminaire :

- Choix de la cible
- Étude de la la sémantique des instructions ARM et leur correspondance avec les instructions de Deca.

## 2. Mise en place de l'environnement :

- Configurer un simulateur ou un émulateur ARM, comme QEMU, pour permettre l'exécution et le débogage des programmes Deca générés.
- Finir la chaine de compilation via une étape d'assemblage et de linkage.
- Automatiser les tests ARM à l'aide d'un pipeline CI/CD :
  - Configurer des scripts pour assembler, lier et exécuter automatiquement les programmes générés.
  - Intégrer la validation des programmes via le simulateur.

#### 3. Conception du back-end :

- Implémentation des classes nécessaires dans le package fr.ensimag.deca.codegen pour ARM.
- Facteur commun avec le back-end IMA pour maximiser la réutilisation via des méthodes codeGenInstARM() semblable aux méthodes codeGenInst() de l'architecture initiale
- 4. **Optimisation** (si temps disponible):
  - Ajout d'optimisations spécifiques à ARM (ex. utilisation efficace des registres, instruction "multiply-accumulate").

#### Méthode de validation

#### 1. Tests unitaires:

- Génération de code ARM pour une batterie de programmes Deca créés tout au long du projet pour IMA.
- Vérification de la cohérence entre les résultats obtenus sur ARM et sur IMA.

## 2. Évaluation de la performance :

• Mesure de la consommation en cycles ou via power-top pour des programmes réels exécutés sur ARM.

#### 3. Comparaison avec des compilateurs existants :

• Comparer les performances du code généré par Deca à celles obtenues par GCC sur des tâches similaires.

## Définition du langage d'assemblage ARMv8-A

L'Instruction Set Architecure (ISA) est une part du modele abstrait de model d'un ordinateur. Il définit comment le software control le processeur via des instructions.

Pour réaliser l'extension du compilateur vers le langage d'assemblage cible (ARMv8-A) nous nous sommes donc appuyé sur l'ISA mis à disposition par ARM dans la documentation de notre processeur.

## Éxecution simple séquentielle

L'architecture ARM utilise historiquement le modèle SSE (Simple Sequential Execution), où le processeur traite une instruction à la fois en suivant

les étapes classiques : **Fetch**, **Decode**, et **Execute**. Ce traitement est séquentiel, c'est-à-dire que chaque instruction est exécutée dans l'ordre exact dans lequel elle apparaît en mémoire.

Cependant, avec les processeurs modernes, comme ceux basés sur l'architecture ARM-Cortex, cette approche a évolué. Désormais, ces processeurs utilisent des pipelines avancés capables de :

- Traiter plusieurs instructions simultanément, grâce à une exécution en parallèle.
- Exécuter les instructions dans un ordre différent de celui prévu initialement, en exploitant les ressources disponibles pour maximiser les performances.

Le schéma suivant illustre un exemple de pipeline pour un processeur ARM-Cortex :




Fig. 2: Pipeline ARM-Cortex

Cette architecture pipeline est divisée en deux grandes phases : "In Order" (traitement ordonné des instructions) et "Out of Order" (exécution désordonnée des instructions). Ces deux parties sont reliées par l'étape clé d'issue, qui distribue les instructions aux différentes unités d'exécution.

- 1. Phase In Order Dans cette phase, les instructions sont traitées dans l'ordre dans lequel elles apparaissent dans le code source. Elle inclut les étapes suivantes :
  - Fetch : Cette étape récupère les instructions depuis la mémoire ou le cache, en identifiant celles qui doivent être exécutées.

- **Decode** : Les instructions sont décodées en micro-opérations compréhensibles par le processeur.
- Rename : Les registres utilisés par les instructions sont renommés pour éviter les conflits liés aux dépendances.
- **Dispatch**: Les instructions décodées et renommées sont placées dans une file d'attente et prêtes à être distribuées aux unités fonctionnelles.
- 2. Étape d'Issue L'étape d'Issue assure la transition entre les phases In Order et Out of Order. À ce stade, les instructions sont assignées aux unités d'exécution spécialisées en fonction de la disponibilité des ressources matérielles et des opérandes requis. Cette répartition permet une exécution potentiellement hors de l'ordre initial du programme.
- **3. Phase Out of Order** Dans cette phase, les instructions sont exécutées de manière désordonnée, mais les résultats sont toujours restitués dans l'ordre prévu par le programme (grâce au mécanisme de **commit**). Les unités fonctionnelles spécialisées incluent :
  - Branch : Gère les instructions de branchement (conditionnelles ou non), comme les boucles et les instructions conditionnelles.
  - Integer 0 et Integer 1 : Exécutent les opérations arithmétiques simples (addition, soustraction, etc.). La duplication de ces unités permet une exécution parallèle.
  - Integer Multi-Cycle : Traite les opérations entières complexes (multiplication, division) nécessitant plusieurs cycles.
  - FP/ASIMD 0 et FP/ASIMD 1 : Spécialisées dans les calculs en virgule flottante (FP) et SIMD (Single Instruction Multiple Data), utiles pour les calculs vectoriels.
  - Load : Gère les opérations de lecture en mémoire.
  - Store : Gère les opérations d'écriture en mémoire

Cette phase présente de nombeux avantages :

- Amélioration des performances : Les instructions sont exécutées dès que les ressources nécessaires sont disponibles, même si cela implique une exécution hors de l'ordre du programme.
- Réduction des latences: Les dépendances entre instructions sont gérées dynamiquement, minimisant les temps d'attente.
- Utilisation optimale des ressources: Les unités fonctionnelles du processeur sont exploitées de manière efficace, maximisant le débit d'exécution.

## Registres

Registres à usage général L'architecture ARM fournit 31 registres à usage général. Chaque registre peut être utilisé soit comme un registre 64 bits

(nommé X0 à X30), soit comme un registre 32 bits (nommé W0 à W30). Les registres W représentent les 32 bits de poids faible des registres X correspondants. Lorsqu'une opération est effectuée sur un registre W, les 32 bits supérieurs du registre X associé sont mis à zéro.



Fig. 3 : Registres à usage général

Le choix entre les registres  ${\bf X}$  ou  ${\bf W}$  détermine la taille de l'opération effectuée.

## Exemple

```
ADD W0, W1, W2 \, // Additionne W1 et W2, stocke le résultat 32 bits dans W0 ADD X0, X1, X2 \, // Additionne X1 et X2, stocke le résultat 64 bits dans X0
```

Registres pour les opérations flottantes et vectorielles L'architecture ARM inclut également un ensemble de 32 registres dédiés aux opérations en virgule flottante et vectorielles. Ces registres, nommés V0 à V31, sont chacun de 128 bits. Ils peuvent être adressés de différentes manières pour représenter des données de tailles variées (x represente le numéro de registre) : - Bx : 8bits - Hx : 16 bits - Sx : 32 bits - Dx : 64 bits - Qx : 128 bits

Lorsqu'on utilise un registre V, le registre est traité comme un vecteur.

Autres registres Les registres ZXR et WZR lisent 0 et ignorent les écritures.

Le stack pointer SP peut être utilisé comme l'adresse de base pour les loads et les store (cf Addressage)

#### Modes d'adressages

On dispose de plusieurs modes d'addressages :

- Adressage registre Wm ou Xm (avec m dans 0..30)
- Adressage indirect par registre

```
LDR XO, [X1] // Charge la valeur située à l'adresse contenue dans X1 dans le registre X2, [X3] // Stocke la valeur du registre X2 à l'adresse contenue dans X3
```




Fig. 4: Registres pour les opérations flottantes et vectorielles

• Adressage avec décalage : Un décalage est ajouté à un registre pour calculer l'adresse effective. Déplacement immédiat :

```
LDR XO, [X1, #16] // Charge la valeur située à l'adresse (X1 + 16) dans XO STR X2, [X3, #8] // Stocke la valeur de X2 à l'adresse (X3 + 8)

Déplacement basé sur un autre registre :

LDR XO, [X1, X2] // Charge la valeur à l'adresse (X1 + X2) dans XO
```

· Adressage pré-indexé

LDR XO, [X1, #8]! // Incrémente X1 de 8, puis charge la valeur à cette nouvelle adresse dan STR X2, [X3, #-4]! // Décrémente X3 de 4, puis stocke la valeur de X2 à cette nouvelle adresse dans la valeur de X2 à cette nouvelle de X

• Adressage post-indexé

```
LDR XO, [X1], #8 // Charge la valeur située à l'adresse X1 dans XO, puis incrémente X1 de STR X2, [X3], #-4 // Stocke la valeur de X2 à l'adresse X3, puis décrémente X3 de 4
```

• Adressage relatif à PC L'adresse est calculée en ajoutant un décalage au compteur de programme (PC) :

```
ADR XO, label // Charge l'adresse du label dans XO
LDR X1, [XO, #4] // Charge la valeur à l'adresse (label + 4) dans X1
```

#### label:

```
.word 0x12345678 // Valeur à charger
```

L'ensemble des modes d'adressages est regroupé dans ce tableau :

Туре	Immediate Offset	Register Offset	Extended Register Offset
Simple register (exclusive)	[base{,#0}]	n/a	n/a
Offset	[base{,#imm}]	[base,Xm{,LSL #imm}]	[base,Wm,(S U)XTW {#imm}]
Pre-indexed	[base,#imm]!	n/a	n/a
Post-indexed	[base],#imm	n/a	n/a
PC-relative (literal) load	label	n/a	n/a

Fig. 5 : Modes d'adressages

## Opérations arithmétique et logiques

Une opération arithmétique en ARMv8-A est de cette forme :




Fig. 6 : Format des opérations arithmétiques

- <operation> : Spécifie l'opération effectuée par l'instruction. Les opérations possibles incluent :
  - ADD : Addition.
  - SUB : Soustraction.
  - MUL : Multiplication.
  - AND: ET logique (bitwise AND).
  - ORR: OU logique (bitwise OR).
- **<destination>** : Définit le registre où sera stocké le résultat de l'opération. La destination est **toujours** un registre.
- Opérande 1 : La première entrée de l'opération, qui est toujours un registre.
- Opérande 2 : La seconde entrée de l'opération, qui peut être soit :
  - Un registre.
  - Une constante/immédiat (valeur codée directement dans l'instruction).

## Exemples

Voici quelques exemples d'instructions ARM en utilisant ce format :

```
ADD W0, W1, W2 // W0 <- W1 + W2 SUB W0, W1, W2 // W0 <- W1 - W2 MUL W0, W1, W2 // W0 <- W1 x W2 SDIV W0, W1, W2 // W0 <- W1 \div W2 en traitant W1 et W2 comme des entiers signés UDIV W0, W1, W2 // W0 <- W1 \div W2 en traitant W1 et W2 comme des entiers non-signés
```

Remarque : ces instructions sont basiques et servent de base à beaucoup d'instructions dérivées comme  ${\tt MADD}$  :

```
MADD W0, W1, W2, W3 // W0 <- W3 + (W1 x W2)
```

Dans ce document, nous ne présenterons pas l'ensemble des dérivations ni la totalité des instructions prises en charge par l'architecture ARMv8-A. Vous pourrez toutefois les consulter dans la documentation officielle référencée dans la bibliographie.

#### Codes conditions

Les branchements conditionnels dans l'architecture ARMv8-A reposent sur l'état de certains *flags* mis à jour par les opérations dans l'ALU (*Arithmetic Logic Unit*). Ces flags sont :

- N : Negative

- **C** : Carry

-  $\mathbf{V}$ : Overflow

-  $\mathbf{Z}$  : Zero

Ces flags sont automatiquement mis à jour lorsqu'on ajoute le suffixe S à une instruction arithmétique ou logique (comme SUBS pour une soustraction).

Voici l'ensemble des codes conditions disponible dans ARMv8-A:

## Exemples

```
SUBS WO, W2, #1 // WO <- W2 - 1
```

Si le résultat de la soustraction est 0, alors le flag Z sera mis à 1 sinon il sera à 0.

Un branchement conditionnel peut ensuite être utilisé:

```
B.EQ label_equal // Branche si Z = 1 (WO == 0) 
B.NE label_not_equal // Branche si Z = 0 (WO != 0)
```

L'instruction CMP pour Compare, met également à jour les flags ALU et est en réalité un alias pour SUBS

```
CMP WO, W1 //alias pour SUBS WZR, WO, W1
```

Encoding	Name (& alias)	Meaning (integer)	Meaning (floating point)	Flags
0000	EQ	Equal	Equal	Z==1
0001	NE	Not equal	Not equal, or unordered	Z == 0
0010	HS (CS)	Unsigned higher or same (Carry set)	Greater than, equal, or unordered	C==1
0011	LO (CC)	Unsigned lower (Carry clear)	Less than	C==0
0100	MI	Minus (negative)	Less than	N==1
0101	PL	Plus (positive or zero)	Greater than, equal, or unordered	N==0
0110	VS	Overflow set	Unordered	V==1
0111	VC	Overflow clear	Ordered	V==0
1000	HI	Unsigned higher	Greater than, or unordered	C==1 && Z==0
1001	LS	Unsigned lower or same	Less than or equal	! (C==1 && Z==0)
1010	GE	Signed greater than or equal	Greater than or equal	N==V
1011	LT	Signed less than	Less than or unordered	N!=V
1100	GT	Signed greater than	Greater than	Z==0 && N==V
1101	LE	Signed less than or equal	Less than, equal, or unordered	! (Z==0 && N==V)
1110	AL	– Always	Always	Any
1111 NV <sup>†</sup>				

Fig. 7: Codes condition

## Branchement inconditionnel

 B<label> réalise un branchement direct par rapport à PC en branchant à <label>.

## Branchement contionnel

Un branchement conditionel est de la forme B.<cond><label> et est la version condition de l'instuction B. Le branchement se fait si <cond> est true. <cond> représente un des codes conditions spécifiés plus haut.

# Mise en place de l'environnement

Pour développer et tester l'extension ARM, nous utiliserons les outils suivants :

- 1. Cross-compilation avec aarch64-linux-gnu-gcc:
  - Le compilateur arm-linux-gnueabihf-gcc permet, grâce à son outil d'assemblage et de linkage, de générer du code binaire pour l'architecture ARMv8-A (64 bits).
  - Installation sur une distribution Linux (ex. Ubuntu) : sudo apt install gcc-aarch64-linux-gnu
  - Assemblage et linkage pour produire un exécutable à partir d'un fichier assembleur (.s) en entrée :
    - aarch64-linux-gnu-gcc -o output\_file\_name input\_file\_name.s
- 2. Installation de l'environnement d'execution QEMU :
  - QEMU est un émulateur et virtualiseur qui permet d'exécuter des programmes compilés pour ARM sur une machine 64 bits munie de notre processeur cible : cortex-a53.

- Installation de QEMU: sudo apt-get install qemu-user
- Exécution d'un programme ARM avec QEMU:

  qemu-aarch64 -L aarch64-linux-gnu -cpu cortex-a53 ./output\_file\_name
  L'option -L spécifie le chemin vers les bibliothèques dynamiques
  nécessaires à l'exécution du programme. Dans cet exemple,
  aarch64-linux-gnu est le répertoire contenant les bibliothèques
  pour l'architecture ARM.