לבוחן VHDL1

סוגי הצבות

```
if a = b then
                                                                           הגדרת IF
       egual <= '1' ;
                                                                    לשמוש רק בתהליך.
else
       equal <= '0' ;
end if ;
case din is
                                                                         הגדרת CASE
        when "11" => y <= '1';
                                                                    לשמוש רק בתהליך.
        when others \Rightarrow y \Leftarrow '0';
end case ;
       equal \leftarrow '1' when (a = b) else '0';
                                                              הגדרת Conditional Assign
                                                               לשמוש רק בארכיטקטורה.
with sel select
                                                                Selected Assign הגדרת
   dout <= ('0', '0', din) when "00"
                                                               לשמוש רק בארכיטקטורה.
            ('0', din, '0') when "01"
            (din, '0', '0') when "10"
            (din, '0', '0') when others;
```


The Andrew & Erna Viterbi Faculty of Electrical Engineering





מעבדות בהנדסת חשמל 1,1ח' 044160 - 044151

ניסוי VHDL1





```
1 library ieee;
2 use IEEE.std_logic_1164.all;
3 use IEEE.std_logic_unsigned.all;
4 use IEEE.std_logic_arith.all;
```

תוכן המעבדה - VHDL1

- 1. הגדרות וכללים ב- VHDL
- 2. הוראות להעתקת קוד VHDL ל- WORD בצורה קריאה ב- ++ Notepad
- 2=>1 סינתזה ובדיקת התכן בחמרה באמצעות מימוש בורר.
 - 3. מונה עולה פשוט
 - שעון איטי.4
 - 5. מונה מתנפח
 - l. שמוש נכון בשעונים בעלי קצבים שונים
 - II. הוספת שעון איטי למונה המתנפח
 - 6. תכן הירארכי
 - l. הוספת קבצים לפרויקט
 - וו. יצירת סימבולים גרפים
 - ווו. חיווט הירארכיה עליונה
 - IV. בדיקת המערכת השלמה

הגדרות - VHDL1

<u>סוגי אותות והגדרות של ספריות</u>

- bit(_vector) ולא בסוג std_logic(_vector) ולא בסוג (std_logic(_vector) ולא בסוג (IEEE.std_logic_1164.all.
- 1EEE.std_logic_unsigned.all ביצוע פעולות חשבוניות על וקטורים נצהיר על.
- IEEE.std_logic_arith.all נצהיר על: $std_logic
 ightharpoonup integer$ נצהיר על: (integer) מוצהרים כ std_logic מוצהרים כ ווער מוצהרים כ an, out (המוטיבציה: המוטיבציה: המרים כ מוצהרים כ המוטיבציה:

```
library ieee ;
     use IEEE.std logic 1164.all;
 3
     use IEEE.std logic unsigned.all;
     use IEEE.std logic arith.all;
 6
    entity bin2bcd is
    🗎 port (
               input
                    in std logic vector(5 downto 0);
               dig1 : out std logic vector(3 downto 0);
9
                       : out std logic vector(3 downto 0);
               dig2
10
                        : out std logic vector(3 downto 0)) ;
               dig3
11
     end bin2bcd;
```


להמרת משתנים - VHDL1

<u>דוגמא לשמוש בפונקציות להמרת ייצוג של מספרים:</u>

```
13
    architecture arc bin2bcd of bin2bcd is
    ─ begin
14
15
          process (input)
16
          variable tmp : integer := 0;
17
          variable tmp1 : integer := 0;
18
          variable units1 : integer := 0;
          variable tens :integer :=0;
19
20
          variable hundreds: integer :=0;
21
              begin
2.2
              tmp := conv integer(input);
                                                               integer -ל std_logic המרה מ-
23
24
25
26
                                     מקום לחישובים שלכם
27
28
29
               dig1 <= conv std logic vector(units1,4);</pre>
30
              dig2 <= conv std logic vector(tens,4);</pre>
                                                                   std_logic-י integer -המרה מ
               dig3 <= conv std logic vector(hundreds, 4);
31
32
          end process;
33
      end arc bin2bcd;
```

לוקליות של משתנים - VHDL1

```
library ieee ;
     use ......
    entity sfg is
       port (.....
              . . . . . . . . . ) ;
    end sfg:
    architecture arc sfg of sfg is
10
         signal sig1, sig2, sig3: std logic;
11
    begin
12
13
         process (clk, ) --process A
14
             variable var1: integer;
15
         begin
16
         end process;
17
18
         process (clk, ) --process B
19
            variable var1: integer;
20
         begin
21
         end process;
22
23
         process (clk, resetN) -- process C
24
             variable var1: integer;
25
         begin
26
         end process;
27
28
     end arc sfg;
29
```



VHDL מותר ואסור בהשמות - VHDL1

<u>3. תאור</u>

השמה בשני תהליכים לאותו סיגנל

```
architecture arc_proj of proj is
    signal a: std_logic;
begin

process (clk,resetN)
begin
    a <= 5;
    end process;

process (clk,resetN)
begin
    a <= 6;
    a <= 6;
    end process;

end process;</pre>
```

אסור

השמה לסיגנל בתהליך מתבצעת בסופו. בכל התהליכים ההשמות בסוף מתבצעות בו זמנית. אי אפשר לעשות בו זמנית השמה משני תהליכים שונים לאותו סיגנל.

2. תאור

מספר השמות לאותו סיגנל בתוך הארכיטקטורה

```
architecture arc_proj of proj is

signal a: std_logic;

begin

a <= 5;

a <= 6;

end arc_proj;
```

שים לב! תהליך ללא רשימת רגישויות מתבצע כל הזמן כמו גם הוראה בודדת בארכיטקטורה - ראה לעיל

אסור

כל ההשמות בארכיטקטורה מתבצעות בו זמנית, אי אפשר לעשות בו זמנית השמה משני מקומות שונים.

<u>1. תאור</u>

מספר השמות לאותו סיגנל בתוך תהליך

```
| architecture arc_proj of proj is
| signal a: std_logic;
| begin
| process (clk,resetN)
| begin
| a <= 5;
| a <= 6;
| end process;</pre>
```

<u>מותר</u>

השמות לסיגנל מתבצעות בסוף התהליך. הסיגנל יקבל את הערך של ההשמה האחרונה.

תהליך סינכרוני ואסינכרוני - VHDL1

מבנה של תהליך סינכרוני הכולל אותות אסינכרוניים


library ieee ; use IEEE.std logic 1164.all; use IEEE.std logic unsigned.all; 1. ברמה העליונה של התהליך יש **רק** 2 חלקים: entity counter is א. התניות של האותות האסינכרוניים וההשמות port (clk: in std logic; המתאימות שלהן. resetN: in std logic; cnt ena: in std logic; ב. התניה של השעון , clk, וההשמות המתבצעות loadN: in std logic; כתוצאה ממנו. din: in std logic vector(3 downto 0); dout: out std logic vector(3 downto 0) 2. כל ההתניות הנוספות הבאות בעקבות השעון, הן end counter: ברמות פנימיות ביחס להתניה של אות השעון. architecture arc counter of counter is Begin process (clk, resetN) variable count: std logic vector(3 downto 0); מכונת מצבים begin if resetN = '0' then איפוס בהתחלה משוב count := "0000"; elsif rising edge(clk) thes if loadN = '0'then קידום כל שעון PS combinatorial count := din; logic elsif cnt ena = '1' count := count + "0001"; end if: end if: אות סינכרוני משתנה פעם בשעון dout <= count;

הצבה אסינכרונית בסוף

end process;

end arc counter;


VHDL הוראות להעתקת קוד - VHDL1 ל- WORD בצורה קריאה באמצעות ++



את NppExport (ניתן להוריד מ- NppExport (ניתן להוריד מ- NppExport מיתן להוריד מ- DLL קחו BIT 64)

VHDL כתיבת - VHDL1

2=>1 לימוד באמצעות מימוש בתוכנה של הבורר - VHDL לתיבת



```
-- a very simple example
entity mux2 is
   port( i1 , i0 , sel : in bit;
        y : out bit ) ;
end mux2 ; architecture arc_mux2 of mux2 is
begin
   y <= ( not sel and i0 ) or ( sel and i1 ) ;
end arc_mux2 ;</pre>
```

(המשך) VHDL כתיבת - VHDL1

<u>כתיבת VHDL</u> – שלבי העבודה – בדומה לתכן סכמתי:

- 1. פתיחת פרויקט
- I. הגדרת תיקיה, שם לפרויקט והירארכיה עליונה Top-level
 - וו. הגדרת הכרטיס
 - 2. כתיבה ב**-** VHDL
 - 3. קומפילציה של הפרויקט
 - 4. סימולציה פנימית בסביבת Quartus (ב modelsim)
 - 5. הקצאת הדקים
 - 6. תכנות/צריבה של המעגל על הכרטיס
 - 7. בדיקת המעגל על הכרטיס

<u>תירגול</u> – בדיקת המונה הפשוט מעבודת ההכנה על הכרטיס

שעון איטי - VHDL1

מבוסס על **רכיב השעון האיטי** מעבודת ההכנה

- INFLATING COUNTER פתח פרויקט חדש בשם
 - הוסף לו את קובץ השעון האיטי
- הוסף לו יציאה בשם duty50, שתהבהב בתדר 1/2 Hz, ותחובר ל- LED. אות זה יהיה 50% מהזמן (שניה אחת) בגבוה ו- 50% מהזמן בנמוך
 - חבר את כניסת הטורבו למפסק (לא ללחצן)

```
מולא AD one-sec AD TURBO הדגמת TURBO הדגמת
```

זכור להחזיר את משתנה


```
constant sec: integer := 50000000; 
לערך הנכון אחרי הסימולציה
```

- עבוד לפי שלבי הפיתוח •
- הורד לכרטיס ובדוק את נכונות התכן

הפסקה בעבודה – מימוש מונה רגיל

• הסטודנטים ימשו את המונה הרגיל

- VHDL1 מונה מתנפח



הגדרת המונה המתנפח

עליך לממש מונה שיחס החלוקה שלו הולך וגדל. בתחילת הספירה (מיד לאחר האיפוס ה-א-סינכרוני של המונה), הספירה המכסימלית של המונה מגיעה ל – 0.

- במחזור הספירה הבא, הספירה המכסימלית מגיעה ל 1.
- במחזור הספירה הבא הספירה המכסימלית מגיעה ל 2.
- במחזור הספירה הבא הספירה המכסימלית מגיעה ל 3. בסופו של דבר מחזור הספירה עולה ומגיע לספירה מכסימלית של 15:

לאחר מכן, הספירות המכסימליות של המונה הן שוב

פעם 0, 1, 2, 3 וכו'.

inflate.vwf Master Time Bar: 0 ps 200,0 ns 400,0 ns 600,0 ns 800,0 ns **A** € € (? \B B. ♠↓

15

14

13

להלן דוגמה לתוצאות סימולציה:

שמוש נכון בשעונים בעלי קצבים שונים - VHDL1

<u>gated clock דוגמא לכתיבה נכונה וכתיבה לא נכונה הגורמת ליצירת</u>


```
elsif rising_edge(clk) then

if loadN = '0'then

CLK SKEW און מושהה יסעון מושה יסעון מושהה יסעון מושה יסעון מושה
```

בעיה של <u>clock skew</u> עלולה לקרות גם כאשר נשתמש באותה מערכת בשני שעונים בתדרים שונים, כאשר השעון האיטי הוא נגזרת של השעון המהיר, מפני שקיימת השהיה בין שני השעונים.

במקרה כזה נעדיף שהשעון המהיר יהיה השעון היחיד במערכת.





שמוש נכון בשעונים בעלי קצבים שונים - VHDL1

מונה מונה enable מתנפח מונה enable מתנפח מידע כל sec מידע כל sec מידע כל flag = 1sec entity smart inflate is

enable : in std logic ;

```
<u>ביצוע</u>:
```


- להוסיף כניסת enable למונה המתנפח
- להתנות את הפעולות הסינכרוניות של enable ב
- לייצר סימבולים למונה המתנפח והשעון כולל מתג ה- Turbo
 - להשתמש בשעון המהיר (50MHz) לכל היחידות

```
architecture smart_inflate_arch of smart_inflate is process (RESETN, CLK) - - the fast clock for both | הודעת אזהרה/שגיאה!
processes
...
elsif (rising_edge(CLK)) then
if (enable = 'l') then - - the inflating
counter will work in 1Hz
...
end process;
end smart_inflate_arch;
architecture slow_clk_arch of slow_clk is
process(RESETN, CLK) - - 50MHz is the clock of
slow clk process
```

- VHDL1 מונה מתנפח - תכן הירארכי

<u>מצב 3 – מונה מתנפח – כתכן סכימתי הירארכי – עם שעון איטי דרך </u> enable

- **דיאגרמת בלוקים** שני התהליכים מופרדים ל- 2 רכיבים (2 ישויות)
- השעון האיטי הוא מודול חיצוני שמספק אפשור למונה המתנפח
 - מוסיפים תצוגות Segments אחת לכל מונה




(המשך) - מונה מתנפח - תכן הירארכי (המשך) - VHDL1

<u>מונה מתנפח – כתכן סכימתי הירארכי</u>

בפרויקט המונה המתנפח עבוד לפי השלבים הבאים:

- השתמש בשני קבצי VHDL נפרדים של השעון האיטי והמונה המתנפח
- התאם אותם לפי הצורך (הוספת כניסות, יציאות, מתג TURBO, אות
 - הוסף לתיקיה את הקובץ HEXSS.VHD מדו"ח ההכנה
 - בצע קומפילציה בסיסית **אנליזה** לכל אחד מהקבצים •
 - צור או וודא שיש **Symbol גרפי** לכל אחד מהקבצים הנ"ל (כדי שאפשר יהיה להשתמש בהם בהירארכיה גבוהה יותר)
 - חווט את ההירארכיה העליונה בקובץ גרפי חדש
 - עדכן קובץ הקצאת הדקים
 - י קמפל
 - צרוב לכרטיס
 - בדוק את המערכת הסופית



סיום תכן הירארכי והגשת דו"ח

לשמור את הקובץ ב- PDF ולהגיש במודל

