# הטכניון - מכון טכנולוגי לישראל הפקולטה להנדסת חשמל



# מעבדה 1

# MSS שאלות ודו"ח הכנה DE-10

גרסה 1.45 קיץ 2018

מחברים: אלכס גרישנפון

תאריך הגשת דו"ח ההכנה
שם המדריך

שם משפחה	שם פרטי	סטודנט
זך	ברק	1
טייטלר	בועז	2

#### תוכן עניינים


2	מימוש מונה כתובות	1
3		2
7	שימוש בטבלאות למימוש פונקציה מורכבת .	
6		
8		

#### הנחיות

- קובץ זה הוא גם התבנית לדו"ח המכין, יש לשמור ב PDF ולהגיש במודל.
- במעבדה זו נבחן מימושם שונים של כניסות ויציאות אנלוגיות ועיבוד אותות, בחלקים מהם נשתמש בפרויקט לצורך יצירת צלילים.

#### 1 מימוש מונה כתובות

- תכנן מונה לפי התיאור הבא: הרכיב  $addr\_counter$  הוא מונה 8 ביט שמספק את מכל הכתובות. המונה יהיה סינכרוני ויעבוד לפי עלית שעון , יספור אך ורק כאשר בה כאשר en וגם en וגם en מקבלים '1'. כרגיל, en הינה כניסת איפוס en א-סינכרונית הפעילה בנמוך. השתמש בקובץ en שנמצא en שנמצא en הסטלום כחלק מהפרויקט.
- ▶ שימו לב: אורך וקטור היציאה (המוגדר כעת ל-8 ביטים) הינו גודל גנרי וניתן לשינוי. בתכן שלכם עליכם להתייחס לגודל גנרי כללי כך שגם אם נשנה את אורך וקטור היציאה, ל-16 ביטים למשל, המונה יעבוד כהלכה. לשם כך, ניתן להשתמש בכך שכאשר וקטור בגודל מסויים מנסה לגדול מעבר ערך המקסימלי שלו (ב-8 ביטים- 255) אזי מתבצע wraparound והוקטור חוזר לערך 0. כך למשל, כאשר המונה יהיה "11111111" וננסה להוסיף לו 1, נקבל "00000000".




Parameter	Value	Туре	:
COUNT_SIZE	8	Signed Integer	:
addr_counter			
- CLK_IN	а	ddr[count_size-10	1
resetN			
— en			
en1			

### 2 מימוש מיישר חצי גל, גל שלם

בניסויים האנלוגיים, ראינו ונראה שימושים למגברי שרת במגברים הופכי מופע, מעגלי יישור חד דרכי ודו דרכי, מעגלי קטימה ועוד.

אשר מממשת באופן סיפרתי יימעבד אותות (Entity+Architecture) כתוב כתוב כתוב כתוב ל יחידה  $.\ data\_conversion.vhd$  ספרתייי. שמור את הקובץ בשם




2s ביט בכניסה מקבלת לשכוח עיבוד. לא 16 ביט בכניסה ומוציאה 16 ביט בכניסה כomplement

המערכת תהיה סינכרונית – ותוציא את המידע אחרי השהיה של שעון אחד, שים לב לשימוש נכון ב SIGNALS וב VARIABLES

למיישר כניסת פיקוד: [2..0] בעלת מספר מצבים

.signed integer הכניסות והיציאות למיישר תהינה אותות בינריים של 16 ביט בייצוג

כל התכן חייב להיות סינכרוני ובעל כניסת איפוס אסינכרונית הפעילה בנמוך.




II 10XV	001		אות יציאה. מעביר חלק
- Half Wave	001		חיובי
גל. רק חלק חיובי, כל ערך			Half wave
שלילי == 0			
Invert	010		אות יציאה. הופך מופע
הופך את האות. (מכפיל			invert
(1- ם			
(1 1			
מיישר גל - Full Wave	011		אות יציאה. מעביר
מלא. חלקים שלילים		$\wedge \wedge \wedge \wedge$	חלק חיובי והופך
יהפכו להיות חיוביים לפי			full wave שלילי
complement s2		/ V V V	
1			
- Quantization-Two-	100		Quantization-Two
_	200		Quantization-1 wo
מאפסת את שתי הסיביות			
התחתונות של המספר כך			
שהרזולוציה קטנה יותר (			
המספר 0x4777 יהפוך ל			
( 0x4774			
Quantization-	101		Quantization-
מאפסת את - ELEVEN			Eleven.
10 הסיביות התחתונות			
של המספר.			
( המספר 0x4777 יהפוך			
(0x4400)			
·	110	*7 16	****
HALF- מחלקת בשנים	110	Y = x/2	- HALF מחלקת
את המספר כך שהתחום			בשנים
. הדינמי קטן בחצי			
(המספר 0x4300 יהפוך			
ל 0x2180)			

```
- OneFiftyPrecent - מגדיל את המספר ל מגדיל את המספר ל מגדיל את המספר ל מגדיל את המספר ל מערכו שהתחום הדינמי מערכו שהתחום הדינמי ו 150% מערכו שהתחום הדינמי הצורך המעגל נכנס ליירוויהיי. 0x3480 יהפוך ל 0x4EC0 ל
```

```
use ieee.numeric_std.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_signed.all;
ENTITY data_conversion IS
GENERIC ( COUNT_SIZE :
                              : INTEGER := 16);
PORT (
                                 IN STD_LOGIC;
IN STD_LOGIC;
IN std_logic_vector(2 downto 0);
IN std_logic_vector(COUNT_SIZE - 1 downto 0);
           CLK IN
           resetN
           data_in
           data_out
                              : out std_logic_vector(COUNT_SIZE - 1 downto 0)
END data_conversion;
architecture arch_data_conversion of data_conversion is
        process(CLK_IN, resetN)
           if resetN = '0' then
               data_out <= (others => '0');
           elsif rising_edge(CLK_IN) then case MUX is when "000" =>
                   data_out <= data_in;
when "001" =>
                       if data_in < 0 then
                           data_out <= (others => '0');
                       else
                          data_out <= data_in;</pre>
                   end if;
when "010" =>
                   data_out <= (not data_in) + 1; -- inverse
when "011" =>
if data_in < 0 then
                           data_out <= (not data_in) + 1;</pre>
                       else
                           data_out <= data_in;
                   end if;
when "100" =>
                       data_out(COUNT_SIZE - 1 downto 2) <= data_in(COUNT_SIZE - 1 downto 2);
data_out(1 downto 0) <= (others => '0');
en "101" =>
                       data_out(COUNT_SIZE - 1 downto 10) <= data_in(COUNT_SIZE - 1 downto 10);
data_out(9 downto 0) <= (others => '0');
en "110" =>
                   when
                       data_out(COUNT_SIZE - 1 downto 0) <= data_in(COUNT_SIZE - 1) &</pre>
                                                  data_in(COUNT_SIZE - 1 downto 1);
                       end case;
           end if;
        end process;
end arch_data_conversion;
```

בצע סימולציה והראה שכל אחד מהמצבים עובד. צרף את תוצאות הסימולציה של כל אחד מהמצבים לדו״ח ההכנה (יש להביא את הקובץ למעבדה על מנת לבדוק שהתכן עובד על גבי הפלטפורמה).

שימו לב שכל החישובים נעשים ב 2s complement!



על הקוד שכתבתם של בפרק 16 בפרק 2 על הקוד שכתבתם של הקוד לבצע פעולת אמר בפרק 16 של מעודה שכתבתם להקוד מעודה (כמתואר בפרק 16 מעודה). quartus 17 cook book

את הקובץ המכווץ שתקבלו מפעולה זו יש להעלות במודל ל



🧪 דחוס של MSS - דוח הכנה QAR

## 3 שימוש בטבלאות למימוש פונקציה מורכבת

לפעמים הדרך הפשוטה לממש פונקציה מסובכת היא על ידי טבלה של קבועים שמכינים מראש בחומר העזר במודל נתון קובץ בשם SinTable.vhd בו מופיעה טבלה לאות סינוס הממירה את מספר השורה לערך של סינוס הזווית.

דוגמה לבנית טבלה:

כיוון שאין למספרים שלמים. כיוון כל הערכים לא דיווית פלוח לאין לא לא דיווית עד פלוח לא לא דיווית פלוח לא דיווית פלוח לא לא דיווית מבוטאת במספר בין 0x0000 ובין 0x3E80, משורה ראשונה עד שורה 256, והמוצא מופיע ב- ב- SIGNED INT

החישובים הדרושים לבניית האות נעשים בקובץ אקסל, Sinetable. XLSX, הנתון גם. הטבלה בקובץ ה- VHDL נוצרה על ידי העתקת העמודה המסומנת בצהוב, הנותנת את ערכי אות הסינוס ב- hexadecimal מטבלת האקסל. ראה את הנוסחאות המשמשות ליצירת הטכסט בקובץ האקסל הנתון.

#### 3.1 שימוש בטבלה ב 3.1

במודל מופיע מימוש מלא של המעגל מלבד הקוד של מונה הכתובת אותו יש עליכם לכתוב , כמתואר בסעיף 1, ולצרף אותו לתכן המוכן שקיבלתם.

במונה זה תשתמשו גם בניסוי שתעשו במעבדה.

אשר מממשת Square Table.vhd בשם (Entity Architecture) אשר מממשת VHDL עליך לכתוב ב-VHDL אשר מממשת Signed int באופן סיפרתי פונקציה של ערך חזקה שניה. הפונקציה מקבלת ערך  $\mathbf{8}$  ביט אשרכו בין 1.0. ל-  $(1.0 \pm 1.0)$  של X שערכו בין 1.0. ל-  $(1.0 \pm 1.0)$  ומוציאה את הערך של  $(1.0 \pm 1.0)$  של 2.0.


בנה את הפונקציה המתאימה בקובץ אקסל, לפי דוגמת הסינוס. מה יהיו הערכים המנורמלים בנה את הפונקציה לאדער את 20 הערכים הראשונים. (X= -1.0 רשום להלן את 20 הערכים הראשונים. (המתחילים ב VHDL)

תשובה תשובה:

הכניסות יהיו בין 128- ל 128 (שולחים כתובת בין 0 ל 125), והיציאות בין 0 ל 16384 הכניסות יהיו בין 16384 (שולחים כתובת בין 10 ל 16384,"X"3931,"X"3A24,"X"3B19,"X"3C10,"X"3D09,"X"3E04,"X"3F01,"X"4000 (שולחים 16384,"X","3751,"X"3840

התאם את הקוד שלך בקובץ  $SquareTable\ .vhd$  לפי דוגמת הסינוס על ידי בחירת העמודה התאם את הקובץ ה- VHDL.

סמלט אותו על ידי הכנסת ערכים בכניסה (למשל כל ערך עשירי) והוסף את הסימולציה לדו״ח.




שמור את הקבצים והבא אותם למעבדה על מנת לבדוק שהתכן עובד על גבי הפלטפורמה.


#### DPR 4

: mss\_students.qar אשר נמצא בmoodle אשר נמצא recorder module.bdf השתמשו במודול

ובחר לאן לחלץ את קבצי הפרויקט mss\_students.qar פתח מהמודל את הפרויקט  $\checkmark$ 



:עמצא ב pin.tcl קובץ הפינים בשם ✓




- שתכננת בעבודת הכנה. addr\_counter.vhd את הקובץ rtl את לתיקיה √
- recorder\_module.bdf והגדר את הקובץ Project Navigator Files עבור לתפריט עבור לתפריט (CTRL-SHIFT-V) TOP-Level Entity rtl הנמצא בתיקיה
  - קמפל (מספיק להריץ רק סינטזה) ✓



דרוש לבנות מעגל השהיה, שייקח דגימות של אות ויוציא אותן מושהה וללא שינוי צורה ביציאה :

כדי ליצור השהייה מקסימאלית בין אות הכניסה לבין אות היציאה. לרשותך התקן זיכרון מסוג N בעל גודל קבוע של  $Dual\ Port\ RAM$ 

למעגל שתי כניסות מפסקים READ ENABLE ו- WRITE ENABLE שכאשר שניהם הם ב-'1' המונים מתקדמים (מאופשרים).



שים לב שליחידה PRESCALE יש שתי יציאות בהפרש של שעון, הדבר נועד למנוע מצב של קריאה וכתיבה בו זמנית מהזיכרון, דבר שיהיה בעייתי אם שתי הכתובות הן זהות.

. 63 prescaler של LPM CVALUE -שנה את ערך ה

סמלץ את המעגל, וודא שהוא מתפקד כראוי.



באיזה אופן תכתוב לזיכרון ותקרא ממנו על מנת לקבל השהייה מכסימלית.

תשובה: על מנת לקבל השהייה מקסימלית ננצל את התכונה של הזכרון לזכור עד N מילים. תחילה נכתוב את ה-N מילים הראשונות, ואז ננסה לסנכרן בין קריאה מהזכרון לבין כתיבת המילה הבאה מאות הכניסה לתוך הזכרון. בסופו של דבר נקבל השהייה של N מילים או N עליות שעון.

במודל מופיע מימוש מלא של המעגל, עליך רק לבצע לו סימולציה חכמה שתבדוק את מצבי המערכת סמלט את המעגל, הכנס מידע משתנה בכניסה שנה את כניסות ה ENABLE וודא שהמעגל מבצע את פעולת ההקלטה. הוסף את תוצאות הסימולציה הבוחנות את כל המקרים ומראות שהמעגל אכן מתפקד כראוי:



לאחר שסיימת - לחץ על ה LINK ומלא בבקשה את השאלון המצורף

מלא את הטופס