# הטכניון - מכון טכנולוגי לישראל הפקולטה להנדסת חשמל



מעבדה 1

ניסוי VHDL1 חומר רקע

גרסה 1.07

2018 אביב

עורכים: דודי בר-און, אברהם קפלן על פי חוברות של עמוס זסלבסקי



# תוכן עניינים

3	מטרות הניסוי		1.
מהי שפת VHDL ?		2.	
4	מקורות מידע ללימוד שפת VHDL	2.1.	
5	טונות לתיאור המערכת – DESIGN ENTRY	שיטות ש	3.
6	DESIGN FLOWS – אפשרויות שונות לביצוע מהלך התכן	3.1.	
9	המאפיינים הבסיסיים והיכולות של השפה	3.2.	
11	דוגמה לקובץ פשוט בשפת VHDL	3.3.	
12	בארכיטקטורה- ARCHITECTURE והארכיטקטורה- ENTITY	- הישות	4.
13	הכרת חלק מסוגי המידע בשפת VHDL הכרת חלק מסוגי המידע בשפת		5.
14	יצוג מספרים	5.1.	
16	פעולות בשפת VHDL פעולות בשפת		6.
17	השמות (ASSIGNMENTS) בשפת VHDL	6.1.	•
18	סוגי מידע חשובים שהתווספו לשפה באמצעות החבילה STD_LOGIC_1164	6.2.	
20	ביצוע פעולות חשבוניות על וקטורים	6.3.	
21	ייסית של התהליך והמשתנה	הכרה בס	7.
24	פסוקי IF בתוך תהליך	7.1.	
25	פסוקי CASE בתוך תהליך	7.2.	
26	התניה ובחירה בארכיטקטורה - ללא תהליך	7.3.	
26	יצירת חוג (LOOP) בתהליך	7.4.	
28	ארכי	תכן הירז	8.
29	תכן מבני עם פרמטרים	.8.1	
30	מערכות סינכרוניות - תהליך פשוט (ללא מכונת מצבים)		.9
			.10
העתקת קוד לדו"ח מ ++NOTEPAD		העתקת י	.11

# 1. מטרות הניסוי

- VHDL התנסות בתיאור תכן באופן התנהגותי בשפת תיאור חמרה
- הכרת כמה כללים וסגנונות כתיבה בשפת VHDL שמתאימים לסינתזה
- Quartus חתנסות בסינתזה טכסטואלית וטכסטואלית-גרפית עם כלי הפיתוח
  - Quartus שימוש בדיווחים ובכלי מעקב בכלי הסינתזה =
  - הורדה התכן לרכיב ובדיקתו באמצעות כרטיס התרגול

## : הערה חשובה

כל הקבצים המוכנים והחצי מוכנים לניסוי זה נמצאים במוודל

## 2. מהי שפת VHDL י

שפת VHDL היא תוצאה של פרוייקט מחקר גדול שנקרא VHDL היא תוצאה של פרוייקט מחקר גדול שנקרא US Department of Defense ( ושהחל בשנות המעשה במשרד ההגנה האמריקאי) שנעשה במשרד ההגנה האמריקאי המקורית של השפה שהוצעה כחלק מהפרויקט בשנת 1981 הייתה ליצור השפת תיעוד וסימולציה סטנדרטית לתיאור חמרה ספרתית מורכבת.

.VHSIC Hardware Description Language : בא מהמלים VHDL בא

בשנת 1986 השפה הוצגה בפני Institute of Electrical and Electronics Engineers (IEEE (כהצעה בשנת 1986 השפה הוצגה בפני Institute of Electrical and Electronics Engineers (IEEE בסיסי את לתקן. לאחר תוספות ושינויים, נוצר בשנת 1987 התקן שמספרו 1076 (1972, 2002 ו 2006. בנוסף השפה. במשך השנים נעשו ב – IEEE עדכונים נוספים לתקן המקורי של השפה, כמו למשל: תקן לסוגי מידע לכך נוצרו ב – IEEE במשך השנים, תקנים שנלווים לתקן המקורי של השפה, כמו למשל: תקן לסוגי מידע סטנדרטיים 1164 (נ. בזמן הקרוב השפה עומדת לעבור שיפורים רבים וחלקם מרחיקי לכת.

למרות שהיעוד המקורי של השפה, היה כאמור לאפשר יצירה של סימולטורים ותיעוד, במשך השנים נוצרו גם כלי סינתזה רבים לשפה.

כיום שפת VHDL היא אחת משפות תיאור החמרה הנפוצות ביותר בתעשייה ובעולם האקדמי.

#### 2.1. מקורות מידע ללימוד שפת 2.1

בניסוי זה ובניסוי הבא נכיר את שפת VHDL באופן חלקי. שפת VHDL היא שפה גדולה ומורכבת ובלימוד שלה כדאי להיעזר בספרות. קיימת ספרות ענפה בעברית ובאנגלית בנושא.

להלן ספרים מומלצים בשפה העברית ללימוד הרחבה והבהרה של שפת VHDL:

- 2007 שורש אורש VHDL לסימולציה וסינתזה", הוצאת שורש לימולציה וסינתזה", הוצאת שורש
  - .2 שאול כהן, יימדריך מקצועי לתיכון חמרהיי, הוצאת ארז, 2005.

ספרים מומלצים נוספים בשפה האנגלית ללימוד השפה הם הספרים הבאים:

- 3. Jayaram Bhasker, "A VHDL Primer Revised edition", Prentice Hall, 1995, ISBN: 0-13-181427-8
- 4. David Pellerin & Douglas Taylor, "VHDL made easy", Prentice Hall PTR, 1997, ISBN: 0136507638.
- 5. Douglas Perry, "VHDL", McGraw-Hill, 4th edition 2002, ISBN: 2070041700
- 6. Stefan Sjohlm & Lennart Lindh, "VHDL for Designers", Prentice Hall, 1997, ISBN: 0134734149

: את תקן בלבד) את את למצוא באינטרנט (תוך הטכניון בלבד) את את את את את את והמעודכן ניתן למצוא את את את את ייש לופפאסורי. יופפאסורי. וובצב 1076 את יש לחפש אתקן 1076 יש לחפש אתקן

IEEE Standard 1076-1993: VHDL Language Reference Manual, IEEE, 1993, ISBN: 1-55937-376-8 [SH16840].

לגבי שימוש בתקן כדאי להיזהר, מכיוון ששפת VHDL היא שפה קשה ללימוד אם מנסים ללמוד אותה ישירות מתוך התקן שלה. **תמיד כדאי להעדיף ספר לימוד על פני התקן** !

-WIKIPEDIA הסבר נוסף

http://en.wikipedia.org/wiki/Mealy\_machinehttp://en.wikipedia.org/wiki/Moore\_machine

ובאתר אלטרה

http://www.altera.com/support/examples/vhdl/vhd-state-machine.html

# 3. שיטות שונות לתיאור המערכת – Design Entry

בניסוי הקודם השתמשנו בשיטות גרפיות על מנת לתאר את המערכת )Design Entry(. כלומר השתמשנו בכיסוי הקודם השתמשנו בשיטות גרפיות על מנת לתאר את המערכת יכול להיעשות לחילופין בכלי שרטוט סכמתי )Schematic Capture( של Schematic Capture). באמצעות הקלדה של קובץ בשפה טכסטואלית – כמו למשל בשפת VHDL.

מהם היתרונות והחסרונות של כל אחת משיטות התיאור הנייל ?

אחת הבעיות בתיאורים סכמתיים היא, שקשה לכלול בהם תיאורי התנהגות )Behavioral Descriptions( אחת הבעיות בתיאורים טכסטואליים כל שהם, אלא אך ורק תיאורי מבנה )Structural Descriptions(. לעומת זאת בתיאורים טכסטואליים ניתן לכלול הן תיאורים התנהגותיים והן תיאורים מבניים.

מדוע אם כן קיימת בעיה כל שהיא, באי היכולת של כלי שרטוט לכלול תיאורים התנהגותיים ?

הבעיה היא שקיימות מערכות רבות כמו למשל מכונת מצבים )State Machine, שבהן קשה לתאר את המערכת באופן מבני )כלומר באמצעות חיווט של תת-רכיבים(. תיאור מבני של מכונת מצבים, יכול להיעשות בעצם רק לאחר שנבצע מימוש ידני מייגע, באמצעות נייר ועיפרון ולאחר שנפרק את מימוש המכונה לפליפ-פלופים ושערים. זוהי כמובן פעולה שהיא מאוד לא כדאית, מכיוון שבעצם אנו מעונינים שכלי הסינתזה יבצעו זאת עבורנו.

בתיאור טכסטואלי קל לתאר מכונת מצבים באופן התנהגותי באמצעות קובץ טכסט. להלן דוגמה לקטע קוד שמתאר התנהגות של מכונת מצבים באופן טכסטואלי:

```
case present state is
when idle =>
    if r1 = '1' then
next state <= grant1 ;</pre>
      elsif r2 = '1' then
next state <= grant2 ;</pre>
      elsif r3 = '1' then
next state <= grant3 ;</pre>
      else next state <= idle ;</pre>
    end if ;
when grant1 =>
      a1 <= '1' ;
     if r1 = '1' then
         next_state <= grant1 ;</pre>
        next state <= idle ;</pre>
     end if ;
when grant2 =>
```

•

יתרון נוסף של תיאורים התנהגותיים הוא, שקל יותר לתאר באמצעותם מערכות גדולות. כאשר רוצים לתאר מערכות גדולות באמצעות טכסט, ניתן להשתמש למשל ביכולות השכפול של חוגים.

```
for i in 1 to 100 loop
-- this section gets multiplied 100 times
.
end loop;
```


תיאורים התנהגותיים נחשבים "ידידותיים" יותר לבני אדם. בתיאורים התנהגותיים אנו בדרך כלל יכולים לתאר את המערכת ברמה גבוהה יותר - כלומר אנו חושבים "במישור הבעיה" ונותנים לכלי הסינתזה שלנו להמיר את תיאור המערכת למימוש עם רכיבי חמרה – "במישור הפתרון".

עד לרגע זה, ראינו שלתיאורים סכמתיים יש רק חסרונות. האם יש לתיאורים סכמתיים גם יתרונות כל שהם ? התשובה היא חיובית. תיאורים סכמתיים הם לעתים ידידותיים יותר מבחינה ויזואלית לבני אדם ובעיקר כאשר מדובר באנשים שאינם שולטים טוב בשפת תיאור חמרה כל שהיא ובמיוחד כאשר מדובר בהיררכיות גבוהות של תיאור המערכת.

לכן, רוב האנשים יעדיפו לתאר את רוב החמרה באמצעות טכסט ואת החיווט של המערכת יבצעו באופן טכסטואלי או באופן סכמתי. כפי שנאמר קודם, תיאור סכמתי נפוץ יותר בהיררכיות הגבוהות של הפרויקט )קרוב להיררכית ה – Top Level.

# Design Flows – אפשרויות שונות לביצוע מהלך התכן

מהלך התכן )Design Flow( של רכיבים מיתכנתים, שנעשה בעבר, כלל בדרך כלל את השלבים הבאים:



בשלב הראשון בתכן, רושמים באמצעות Text Editor קובץ טכסט בשפה כל שהיא או שמשרטטים את בשלב הראשון בתכן, רושמים באמצעות לאחר מכן מתבצעת סינתזה.


הסיבה הנפוצה לכשילון אפשרי של הסינתזה היא כמובן הימצאות של שגיאות בקובץ הטכסט או השרטוט. סיבה אפשרית נוספת היא למשל אי התאמה של הרכיב הנבחר לתכן, למשל הרכיב קטן מדי. לאחר תיקון של הקובץ או בחירה מתאימה של רכיב, חוזרים על השלבים הנ״ל, עד שהסינתזה עוברת בהצלחה. לאחר הצלחה של הסינתזה מבצעים למערכת המסונתזת סימולציה.

אם הסימולציה אינה עוברת בהצלחה, חוזרים להתחלה ומתקנים את תיאור המערכת וחוזרים שוב על כל השלבים הנ״ל, עד לקבלה של תוצאות סימולציה מוצלחות.

שים לב, זהו בדיוק מהלך התכן שבצעת בניסוי הקודם!

מהלך התכן הנייל התאים לתיאור של מערכות קטנות. כאשר מבצעים תכן של מערכת גדולה )בנפחים של עשרות אלפי שערים(, שלבי הסינתזה והסימולציה עשויים להיות ארוכים. היות והתהליך של תכן של מערכת הוא בדרך גם כלל תהליך איטרטיבי )מחזורי( שכולל בדרך כולל חזרות רבות על תהליך הסימולציה, ובמיוחד כאשר מדובר במערכות מורכבות, מהלך התכן של מערכת גדולה באופן הנייל נהפך לבלתי מעשי.

בתכן מודרני של מערכות גדולות, מעדיפים להשתמש במהלך התכן הבא:



השוני בין מהלך התכן הנ"ל ומהלך התכן הקודם הוא, שבתכן המודרני מבצעים גם סימולציה (Pre-Synthesis Simulation).

הסימולציה שנעשית לפני הסינתזה היא סימולציה מאוד מהירה. בכדי שאפשר יהיה לבצע סימולציה כזו, יש צורך להשתמש בשפה שהקוד שלה ניתן לסמלוץ באופן ישיר כמו VHDL. אם ננסה למשל לסמלץ מונה ברוחב 32 סיביות שהקוד שלו בשפת VHDL מתואר באמצעות ההשמה הבאה:


count <= count + 1;</pre>

סימולטור VHDL, יתרגם את הקוד כנראה לפקודה אחת בשפת מכונה של המחשב. למשל פקודה שהייצוג של בשפת אסמבלי PC (באית למשל כך:

#### **INC EAX**

של מסמלצים בעצם מודל של Post-Synthesis Simulation( בסימולציה שנעשית לאחר הסינתזה). Gate Level Simulation החמרה ברמת השערים

: קטע מתוך התיאור הגרפי של מודל תכנה של המונה הנ״ל ברמת השערים עשוי להיראות למשל כך



כפי שאפשר לראות באיור הנייל, המודל לסימולציה מכיל תיאור של שערים ופליפ-פלופים רבים והוא עשוי גם לכלול אפיון של תזמונים (Timing). כמובן שסימולציה כזו עלולה להיות הרבה יותר איטית. האיטיות של הסימולציה שנעשית לאחר הסינתזה במהלך תכן מודרני פחות מפריעה, מכיוון שהיא אינה נעשית פעמים רבות במהלך התכן.

בפיתוח חמרה מתוכנתת, המתכנן מבלה את רוב זמנו באיטרציות בחוג שכולל את השלבים של כתיבת קוד ב - Editor וביצוע סימולציה לקוד. שלבים אלו נעשים כאמור לפני הסינתזה. בשלבים אלו המתכנן מנפה את השגיאות בחשיבה שלו ובכתיבת הקוד. רק לאחר שהקוד תקין, עוברים לשלבים הבאים של סינתזה וסימולציה, שעשויים כאמור קודם, להיות שלבים איטיים אך הם אינם מתבצעים מספר רב של פעמים.

אם מבצעים סימולציה לפני הסינתזה, מדוע אם כן לבצע סימולציה גם לאחר הסינתזה!

הסימולציה שנעשית לפני הסינתזה היא סימולציה פונקציונלית )Functional Simulation, שאינה מתארת את ההשפעה של התזמונים של הרכיב ועל התכן. כאשר מבצעים תכן סינכרוני עם אות שעון בודד מתארת את החשובים שנלמדו בניסוי הקודם( התנהגות המערכת תלויה פחות בתזמונים )כל עוד לא עוברים את מגבלות ביצועי המערכת( ולכן ניתן להסתפק לעיתים בביצוע סימולציה לפני הסינתזה בלבד.

אחד התפקידים של הסימולציה שנעשית לאחר הסינתזה, עשוי להיות בדיקה של השפעת התזמונים של החד התפקידים של הסימולציה שנעשית לאחר הסינתזה, עשוי להיות בדיקה של הנדרש או שפליפ-Timing Verification(). על נושאים אלו פלופים אחדים בתכן למשל אינם מקיימם זמן הכנה או החזקה Setup & Hold Time). על נושאים אלו נדון בניסוי הבא.

תפקיד נוסף של הסימולציה שנעשית לאחר הסינתזה הוא לגלות בעיות או שגיאות שנוצרו בעקבות הסינתזה. אחד המקורות האפשריים להיווצרות של בעיות מסוג זה הן טעויות בכלי הסינתזה עצמו. כמובן שתמיד קיימת אפשרות שכלי סינתזה יכיל באגים, אך כלי סינתזה מודרניים הם בדרך כלל כלים אמינים ובעיות מסוג זה הן אינן שכיחות.

מקור אפשרי נפוץ יותר להיווצרות בעיות בעקבות הסינתזה, טמון בסגנון הכתיבה של הקוד עצמו. כתיבה קוד <u>שאינו</u> מתאים לסינתזה של מערכת צירופית או מערכת סינכרונית קונבנציונליים ) Sick כתיבה קוד <u>שאינו</u> מתאים לארום לכלי הסינתזה ליצור חמרה שאינה מתאימה בהתנהגותה לסימולציה שנעשתה לפני הסינתזה.

למרות שכלי סינתזה איכותיים בדרך כלל מדווחים על בעיות מסוג זה באמצעות הודעות אזהרה (Warning), המתכנן עשוי שלא לשים לב לדיווחים אלו ובעיקר באותם מקרים שבהם נוצרים דיווחים מאוד ארוכים. לצערנו כלי סינתזה פשוטים, לא תמיד מדווחים על כל סוגי הבעיות מסוג זה. ביצוע הסימולציה לאחר הסינתזה והשוואת התוצאות שלה לתוצאות הסימולציה שנעשתה לפני הסינתזה עשוי לגלות בעיות חמורות מסוג זה.

בניסוי זה נבצע אך ורק סימולציות לפני הסינתזה. רק בניסוי הבא נבצע סימולציות לאחר gate level. בניסוי זה נבצע אר ורק סימולציות לפני הסינתזה. רק בניסוי הבא נבצע סימולציות לאחר


## 3.2. המאפיינים הבסיסיים והיכולות של השפה

שפות תכנות כמו PASCAL ,C או שפות תיאורים באופן סדרתי PASCAL ,C שפות תכנות כמו PASCAL ,C שפות תכנות אלו הPASCAL ,C בשפת בתכנית Sequential Description(. בשפת תכנות את אוסף ההשמות הבאות :

```
\begin{array}{l} q \; = \; 3 \; ; \\ \cdot \\ \cdot \\ q \; = \; 1 \; ; \\ \cdot \\ \cdot \\ q \; = \; x \, + \, y \; ; \end{array}
```

המשתנה  $\, {
m q} \,$  יקבל בכל פעם ערך אחר ולבסוף הוא יקבל את הביטוי שרשום בהשמה  $\, {
m x} \, + \, {
m y} \,$ האחרונה  $\, {
m x} \, + \, {
m y} \,$ 

שפות תיאור חמרה מתארות חמרה באופן מקבילי )concurrently(. אם למשל רוצים לתאר Latch – את רכיב ה Latch – הבא:




נוכל להשתמש בשתי ההשמות הבאות :

```
q <= not (r or qN);
qN <= not (s or q );</pre>
```

הסדר של ההשמות אינו חשוב מכיוון ששתי ההשמות ״חיות״ ללא הפסקה ובמקביל אחת לשניה.

בשפת VHDL קיימים הן תיאורים במקביל והן תיאורים סדרתיים. התיאורים במקביל נעשים באמצעות יחידות שנקראות Process ויחידות אלו "חיות" במקביל אחת לשניה. כל נעשים באמצעות יחידות שנקראות Process הפעולות מתבצעות באופן סדרתי – כמו process מתאר חמרה כל שהיא. בתוך ה Process, מאפשר לתאר ולדבג מערכות מורכבות בתכנית מחשב. השימוש ביחידות מסוג Process, מאפשר לתאר ולדבג מערכות מורכבות והופך את השפה לחזקה. הנושא החשוב של שימוש ב Process יוצג בהמשך.

ניתן לתאר תיאורים בשפת VHDL הן בסגנון תיאור מבני או היררכי והן בסגנון תיאור התיהור הייל. נמחיש את שני סוגי סגנונות התנהגותי והן באמצעות ערוב של שני סגנונות התיאור הנייל. נמחיש את שני סוגי סגנונות התיאור הנייל באמצעות הדוגמה הבאה, של חמרה מסוג בורר (Selector בעל באמצעות הדוגמה הבאה, של חמרה מסוג בורר )4–2.



קטע הקוד הבא מתאר את הבורר בסגנון התנהגותי אפשרי.

```
y <= i0 when sel = "00" else
    i1 when sel = "01" else
    i2 when sel = "10" else
    i3;</pre>
```

שים לב שהקוד הנ"ל הוא קוד קריא וידידותי לבני אדם, והוא יכול להיות מובן גם לאנשים שאינם מכירים כלל את השפה.

את הבוררים הקטנים בתיאור המבני הנ"ל ניתן לתאר באופן התנהגותי או באופן מבני באמצעות שערים בודדים. קטע הקוד הבא מתאר את הבורר 2 = 1 באופן התנהגותי.

```
y <= ( not sel and i0 ) or ( sel and i1 ) ;
```


שפת VHDL מכילה תשתית מגוונת של פקודות שתומכות בסימולציה. השפה מסוגלת למשל לתאר זמני השהיית מעבר )tpd(. שפת VHDL מסוגלת גם להתריע גם על אי קיום של למשל לתאר זמני השהיית מעבר )time Checker(. ניתן לתאר בשפה גם גנרטורים )מחוללים(. בנוסף ליכולות הנייל שפת VHDL מסוגלת לשלוח גם הודעות למסך, ולטפל גם בקבצי טכסט ובקבצים בעלי מבנים אחרים.

כל צורות הכתיבה הללו אינן מיועדות לסינתזה אלא לסימולציה בלבד. בכל היכולות הללו לא נעסוק בניסוי זה. בחלקם נעסוק בניסויים שבהמשך.

#### דוגמה לקובץ פשוט בשפת VHDL

.3.3

-1<=2 את המערכת הצירופית הפשוטה הבאה של בורר בעל ממדים -1



$$y = \overline{sel} \bullet i0 + sel \bullet i1$$

להלן קוד VHDL פשוט שמתאר את המערכת הנייל.

```
-- a very simple example
entity mux2 is
   port( i1 , i0 , sel : in bit;
        y : out bit ) ;
end mux2 ; architecture arc_mux2 of mux2 is
begin
   y <= ( not sel and i0 ) or ( sel and i1 ) ;
end arc_mux2 ;</pre>
```

השורה הראשונה בקטע הקוד הנייל היא שורת הערה )Comment(...

בהמשך רשומים שני חלקים entity )ישות( ו architecture )ארכיטקטורה(.

הישות מתארת את הכניסות והיציאות של המערכת. כיווני הכניסות מתוארים באמצעות הישות מתארת את הכניסות והיציאות של המלים out i in המלים סוג המידע המידע של הכניסות הוא 0'' לוגי או 1'' לוגי.

הארכיטקטורה מתארת את ההתנהגות של המערכת באמצעות השמה באלגברה בוליאנית, שרשומה באמצעות אופרטורים מילוליים של or ,and בשלב זה לא נתעמק יותר בתחביר של שפת VHDL. בנושא זה נעסוק בהמשך הרקע של הניסוי.

# 4. הישות - entity והארכיטקטורה - architecture

שני המרכיבים הבסיסיים ביותר בשפת VHDL הם ה - VHDL הם ה - הבסיסיים ביותר בשפת VHDL הם ה ארכיטקטורה (. ה - entity מתאר את חיבורי המערכת לעולם החיצוני. הארכיטקטורה מתארת את "הקרביים" )החלק הפנימי( של המערכת באופן התנהגותי או מבני. בדרך כלל שני החלקים הנ"ל מאוחסנים בקובץ משותף כאשר הישות תמיד מקדימה את הארכיטקטורה. לחלקים אלו יש את המבנה התחבירי הבא:

```
entity entity_name is
    declerative_statements
    .
end entity_name; architecture architecture_name of entity_name is
    declarative_statements
    ..
begin
    operational_parallel__statements
    ..
end architecture_name;
```

לישות יש תפקיד דומה ל - Symbol הגרפי שהכרנו בניסוי הקודם. הישות כוללת בדרך כלל פסוקים הצהרתיים שמתארים (ports )מפתחים שמקשרים בין החלק הפנימי והחיצוני. פסוקי port מתארים:

- שמות ההדקים של הרכיב
- שלהם )Data Type( שלהם
  - הכיוון )mode( שלהם

להלן דוגמה לתיאור ישות עם הדקים של Latch

בניסוי זה ובאחרים נשתמש בנוהג המקובל של סימון אות N גדולה עבור אותות )כמו Pol וin ובאחרים נשתמש בנוהג הכניסות בדוגמה הנייל מתוארות באמצעות הכיוון וווווארם פעילים בנמוך Active Low(. הכניסות בדוגמה הנייל מתוארות באמצעות הכיוון out והיציאות מתוארות באמצעות הכיוון out אנו לא נשתמש בה בניסוי זה. הדק דו כיווני מתואר בשפת VHDLבאמצעות הכיוון ווווו ווהם בו לא נשתמש בניסוי זה.

הארכיטקטורה מורכבת משני חלקים: חלק הצהרתי )לפני המלה begin וחלק ביצועי )אחרי המלה begin. לסדר הפסוקים בחלק ההצהרתי עשויי להיות משמעות. בחלק )אחרי המלה הפסוקים אין משמעות והם מתבצעים במקביל )Concurrently(.

: להלן דוגמה של ארכיטקטורה של ה - Latch שאת הישות שלו תארנו קודם

```
architecture arc_latch of latch is
begin
  q <= not ( r or qN ) ;
  qN <= not ( s or q ) ;
end arc_latch ;</pre>
```


אות VHDL הישות והארכיטקטורה הנ"ל לא יעברו קומפילציה היות ואסור לרשום בשפת out איניה שמוגדר בישות בכיוון ( q QN כמו q L בצד ימין של ההשמה. ניתן לפתור את הבעיה בדרך הבאה :

בחלק ההצהרתי על  $q_{int}$  ו  $q_{int}$  בפתרון ההצהרתי של בהצהרה על אותות בפתרון הארכיטקטורה.

אותות פנימיים יכולים להיות בכל אחד מהצדדים של פסוק ההשמה.

#### 5. הכרת חלק מסוגי המידע בשפת VHDL

כמו בשפות תכנות, גם ב - VHDL קיימים סוגי מידע שונים. האיור הבא מתאר את המשפחות העיקריות של סוגי המידע שקיימים בשפה.



בחלק התחתון של האיור מופיעה רשימה של סוגי מידע הפנימיים שמובנים )Built-In בשפה. סוגי המידע המספריים )numeric data types(, שהם חלק מסוגי המידע הסקלריים )החד ממדיים( כוללים את :

- integer המספרים השלמים
- real המספרים הממשיים בנקודה צפה

אנו לא נדון כאן בסוג המידע המספרי real. שלמים ב - VHDL נמצאים בתחום הסימטרי הבא סביב אפס:  $\frac{1}{12^{21}-1}$ 

#### 5.1. יצוג מספרים

: תת-סוגי מידע )Sub-Types( נוספים של שלמים הם

- 0,1,2,.. (2<sup>31</sup> -1)) ( natural מספרים טבעיים
- 1,2,.. (2<sup>31</sup> -1)) ( positive מספרים חיוביים

להלן דוגמה להצהרה על אות מסוג integer בפורט:

```
port ( din : in integer range 0 to 255;
.
);
```

להלן דוגמה להצהרות על קבוע מסוג integer ואות פנימי מסוג

```
constant max_count : integer := 255 ;
signal count : integer range 0 to max_count ;
```

ב - VHDL קיימים גם סוגי מידע שאינם מספריים (ביומים גם סוגי מידע שאינם מספריים או סוגי מידע ערך כל שהוא מתוך (בסוגי מידע אלו ביוגי מידע אלו )Enumerated Data Types (הערכים הם ערך כל שהוא מתוך רשימת ערכים סופית אפשרית. שלושת סוגי המידע שעליהם מדובר הם סוגי המידע הבאים:

- '1' ו '0' סוג המידע bit סוג המידע •
- true ו false : סוג המידע boolean סוג המידע
- ... סוג המידע character כולל תווים כמו 'B', 'A' וכו... •

למידע מסוג bit יש שני ערכים אפשריים ב'0' ו '1'. זהו סוג המידע הבסיסי שנועד לסינתזה למידע מסוג '0' לוגי ו '1' לוגי של חמרה. שים לב שערכים '0' ו '1' של סוג המידע הזה מוקפים כל אחד בתווי גרש.

סימני 0 ו 1 ללא תווי גרש הם ערכים מסוג integer. ראינו קודם בדוגמאות של ה - Latch סימני 0 ו 1 ללא תווי גרש הם ערכים מסוג port ואות פנימי בארכיטקטורה(. אנו לא נעסוק ב-character - כאן ב

סוג מידע לא מספרי נוסף, שהוא בעל שני ערכים אפשריים הוא boolean, שיכול לקבל את הערכים לוג מידע לא מספרי נוסף, שהוא בעל שני ערכים אפשריים הוא true ו false הערכים talse. הערכים ונועד לייצוג של תנאים לוגיים של השפה כמו למשל בתנאי השוואה בפסוקי if מכניות סינתזה בדרך כלל ממירות אותות מסוג true וfalse ל- '0' לוגי ו'' לוגי של חמרה. שלא כמו הערכים '0' ו' ו' של boolean, הערכים false אינם מוקפים בתווי 'boolean. להלן דוגמה להצהרה על אות פנימי מסוג boolean.

```
signal flag: boolean;
```

עד לשלב זה תארנו סוגי מידע פשוטים בעלי ממד אחד. לסוגי מידע אלו קוראים גם בשם עד לשלב זה תארנו סוגי מידע פשוטים בעלי ממד אפשר לתאר בשפת VHDL גם סוגי מידע מיסוגי מידע סקלרייםיי )Composite Data Types(. מדובר בשתי משפחות של סוגי מידע מורכבים יותר שנקראים)

- מערכים Arrays-
- Records •

מערך הוא אוסף של אלמנטים הומוגני, כלומר מסוג מידע אחיד. נוח להשתמש במערכים, מכיוון שקל לבצע באמצעותם פעולות באופן גלובלי על כל המערך. כמובן שניתן לבצע פעולות גם על כל אלמנט של המערך בנפרד. המשתמש יכול להצהיר בעצמו על מערכים מסוגים שונים. אנו לא נעסוק במערכים מסוג זה.

קיימים שני סוגי מערכים שכבר מובנים בשפה. מדובר בשני סוגי המערכים הבאים:

- bit\_vector מערך של אותות מסוג bit מערך של אותות מסוג
  - string שנקרא character מערך מסוג

. bit אנו אלמנטים מסוג המידע bit\_vector אנו המידע. strings אנו לא נעסוק כאן ב- strings אנו לא נעסוק כאן ב- bit vector דוגמאות להצהרה על אותות מסוג

```
entity bv4 is
port ( din : in bit_vector(7 downto 0) ;
  dout : out bit_vector(7 downto 0) ) ;
end bv4 ;
```

בדרך כלל אנו נעדיף להגדיר תחום אינדקסים של וקטורים בכיוון יורד )downto( ולא בכיוון עולה )to( היות ונעדיף שהסיבית בעלת האינדקס הגבוה )MSB( תהייה בצד שמאל.

dout וקטור קבוע מורכב מאוסף תווי 0' ו 1' שמוקפים בגרשיים. להלן דוגמה להשמה לאות מהסוג שהוגדר קודם.

```
dout <= "00110101";
```

רשומה היא אוסף של אלמנטים הטרוגני )מסוגי מידע שונים(. שלא כמו במקרה של מערכים, אין בשפת VHDL רשומות, שהם חלק מובנה בשפה. המשתמש יכול להגדיר סוגי מידע כאלו בעצמו.

אנו לא נעסוק כאן ברשומות.

לקבלת מידע נוסף על סוגי המידע של שפת VHDL והיכולת ליצור סוגי מידע חדשים בשפה תוכל להיעזר בספרות.

# 6. פעולות בשפת VHDL

בניגוד לשפות כמו שפת C, שפת VHDL היא שפה נוקשה מבחינת סוגי המידע והפעולות שניתן לבצע על סוגי המידע הללו. לשפה כזו קוראים Strongly Typed Language.

הנוקשות של השפה מבחינת סוגי המידע והפעולות עשויה להתבטא באופנים הבאים:

- אופרטורים ניתנים להפעלה רק על אופרנדים מסוגים מסוימים
- ברוב הפעולות אי אפשר לערבב בין שני סוגי אופרנדים בשני צדי האופרטור. שני הצדדים של פעולת ההשמה גם הם חייבים להיות בעלי אותו סוג מידע. אין המרות (Casting) אוטומטיות כאשר מחשבים ביטויים או מבצעים השמות

היתרון של שפות שהן Strongly Typed הוא, שהמשתמש מוגן יותר כנגד שגיאות שהוא כותב בתכנית. החסרון של שפות מסוג זה, הוא שהן מסורבלות יותר לכתיבה, ודורשות זמן לימוד ארוך יותר. להלן אוסף הפעולות הלוגיות שקיים בשפה:

and, or, not, xor, nand, nor, (xnor in VHDL-93)

ו bit\_vector ,bit את הפעולות הנ"ל לא ניתן לבצע על שלמים אלא על אופרנדים מסוג boolean.

בנוסף לכך שני האופרנדים חייבים להיות מאותו הסוג, כלומר לא ניתן לערבב למשל בין bit\_vector ברוחב שונה. bit\_vector או בין שני אופרנדים מסוג bit\_vector ברוחב שונה. בנוסף לכך אסור לבצע בשפת VHDL רצף של פעולות לוגיות שונות כמו בשורת הקוד הבאה:

```
x \le a and b or c; -- error!!!
```

הפתרון של הבעיה הנייל הוא להשתמש בסוגריים

```
x \le (a \text{ and } b) \text{ or } c;
```

או להשתמש באותות ביניים פנימיים. למרות מה שנאמר כאן, מותר לבצע פעולות ברצף או להשתמש באותות ביניים זהים מסוג or ,and ו אוסף הפעולות החשבוניות שקיים בשפה:

```
+ , - , * , / , rem , mod , ** , abs()
```

שתי הפעולות mod ו rem הן פעולות דומות והשוני ביניהן קיים רק כאשר מדובר באופרנדים mod ו rem האינם חיוביים. זוג כוכביות צמודות מסמן את אופרטור החזקה. הפונקציה abs מפיקה שאינם חיוביים. זוג כוכביות צמודות מסמן את הופרטור החזקה. הפונקציה אך לא ניתן את הערך המוחלט של מספר. את הפעולות הנ״ל ניתן להפעיל על שלמים אך לא ניתן להפעילם על סוגי מידע אחרים כמו וקטורים! בהמשך נראה כיצד פותרים בעיה זו.

אופרטור חשוב נוסף הוא אופרטור השרשור & Concatenation(. אופרטור זה מסוגל dout הוא ווקטורים ביחד לקבלת וקטורים רחבים יותר באופן הבא האות bit vector בדוגמה הוא ברוחב 8

```
dout <= "1111" & "011" & '0';
```

- פעולות נוספות שאותן ניתן לבצע על סוגי מידע רבים הן פעולות ההשוואה )או הרלציה (relations). להלן אוסף הפעולות שקיים בשפה

```
= , < , <= , > , >= , /=
```

הפעולה הימנית היא פעולת חוסר השוויון )not equal. רלציות יכולות להיעשות הן על שלמים והן על ביטים או ווקטורים אך לא באופן מעורבב. רלציות תמיד מחזירות סוג מידע true א false כלומר boolean

#### ל.3. השמות (assignments) בשפת 0.4.1

כבר הכרנו את אופרטור ההשמה לאות )signal שנראה כך:

```
signal_name <= expression;
```

השמה למשתנה )variable - שהוא אובייקט )שאותו עדיין לא הצגנו ויוצג בהמשך (נראית כך:

```
variable_name := expression ;
```

כאשר מבצעים השמה כל שהיא, שני צדי ההשמה חייבים להיות מסוג מידע זהה.

נציג כמה צורות זהות לביצוע השמות לאות וקטורי בשם dout וברוחב שמונה סיביות.

ההשמה הראשונה היא השמה וקטורית רגילה. בקטע הקוד הבא יצרו שמונה השמה נפרדות לכל האלמנטים של המערך dout. בקטע הקוד השלישי יצרו בצד ימין של ההשמה אגרגציה )מקבץ של אלמנטים(. הקישור בין האלמנטים משני צדי ההשמה נעשה על פי המקום Positional Association )כלומר האלמנט השמאלי בצד שמאל קיבל את האלמנט השמאלי בצד ימין וכו..(בשתי ההשמות הבאות יצרו קישור בין שני צידי ההשמה באמצעות השם של האינדקס )Named association(. שים לב שבהשמות מסוג זה ניתן לשנות את סדר ההופעה של האלמנטים בצד ימין. בהשמה האחרונה משתמשים ב - others, שמנתב את האלמנטים לפי כל האינדקסים האחרים שלא צוינו קודם.

שימוש ב - others נפוץ גם כאשר רוצים למשל לאפס וקטור. במקרה זה במקום לרשום את ההשמה הראשונה הבאה, נוכל לרשום את ההשמה השניה:

```
y <= "000000000"; -- a VHDL beginner
y <= ( others => '0' ); -- a true VHDLnik

. בהשמות בין וקטורים ניתן להשתמש גם בשכבה Slice( שמעביר חלק מהווקטור -- y(7 downto 4) <= x(3 downto )0;
y(3 downto 0) <= x(7 downto )4;
```

#### std logic 1164 סוגי מידע חשובים שהתווספו לשפה באמצעות החבילה 6.2

הדלות היחסית של סוגי המידע bit ו bit\_vector, שהם בעלי ערכים של '0' ואחד '1' מפתיעה. היינו מצפים שניתן יהיה לתאר באמצעות סוג מידע כמו bit גם ערכים כמו High-Z היינו מצפים שניתן יהיה לתאר באמצעות סוג מידע כמו bit גם ערכים כמו 'Open-Drain או דו-State יציאה אפשרי של נתק שקיים ברכיבי ברכיבי אובליקט בין שתי יציאות. כמו כן היינו אולי תוצאת סימולציה בלתי ידועה במקרה של קונפליקט בין שתי יציאות. כמו כן היינו מצפים שניתן יהיה לבצע למשל פעולות אריתמטיות על סוג המידע bit\_vector. אמנם שפת מצפים שניתן יהיה לבצע למשל פעולות אריתמטיות על סוג המידע PHDL הבסיסית ביותר אינה מספקת לנו יכולות מסוג זה, אך בקלות אלו ויכולות רבות במנגנונים של השפה בכדי להרחיב אותה, כך שהיא תכלול יכולות אלו ויכולות רבות נוספות.

המנגנון שבו מרחיבים את השפה מבוסס על יחידה שנקראת חבילה )Package( ואמנם במשך השנים נוצרו חבילות שימושיות רבות.

נציג תחילה את החבילה החשובה שנקראת std\_logic\_1164. חבילות זו מכילה הצהרות על טוגי תחילה את החבילה החשובה שנקראים std\_logic\_vector ) שהוא הרחבה של bit ו std\_logic )שהוא הרחבה של bit\_vector וסוגים נוספים שאותם לא נזכיר כאן. בניגוד לסוגי המידע bit\_vector שבהם

קיימים רק שני מצבים לוגיים אפשריים של '0' ו '1', בסוגי המידע החדשים קיימת גמישות גדולה יותר, וניתן לתאר אותם באמצעות תשעה מצבים לוגיים אפשריים. להלן המשמעות של תשעת המצבים האפשריים הנייל.

- שב לוגי בלתי מאותחל מצב לוגי בלתי
  - 'X' מצב לוגי בלתי ידוע •
  - '0' מצב לוגי של 0 חזק0' מצב לוגי של
  - '1' מצב לוגי של 1 חזק
  - שמלי 'Z' מצב של נתק חשמלי
  - 'W' מצב לוגי בלתי ידוע חלש
    - 'L' מצב לוגי של 0 חלש
    - 'H' מצב לוגי של 1 חלש
- '-' צירוף ברירה )Don't care( עבור סינתזה •

המצבים הלוגיים '0' ו '1' הם מצבים לוגיים חזקים שנגרמים ביציאה של רכיב ספרתי המצבים הלוגיים '0' ו '1' הם מצבים לוגיים חזקים שנגרמים ביציאה של רכיב ספרתי כתוצאה מהולכה של טרנזיסטור Pull-Down ל 'Pull-Down בהתאמה. המצב 'Z' מתאר נתק 'High-Z'. זהו מצב שעשוי להופיע ביציאה מסוג Open-Drain המצבים הלוגיים החלשים נוצרים ביציאה מנותקת שבה קיים נגד Pull-Down שמחובר ל - COD או נגד Pull-Down שמחומר ל - GND.

המצב 'X' הוא מצב בלתי ידוע בסימולציה. מצבים בלתי ידועים יכולים להיווצר בצורות שונות, למשל באמצעות חיווט בין יציאות שנמצאות בקונפליקט )במצבים לוגיים מנוגדים שונות, למשל באמצעות חיווט בין יציאות שמרות להיווצרות מצב בלתי ידוע הוא למשל '0' ו '1' ביחד )Wired-Logic-BUS(. אפשרות אחרת להיווצרות מצב בלתי ידוע הוא שער NOT ביציאה של שער שבכניסות שלו מוזנות למצבים בלתי ידועים )למשל יציאה של שער "X'. או - 'X' ב

'X' ו 'U' בעצם שני המצבים 'U'. בעצם שני המצבים בתחילת הסימולציה הוא 'U'. בעצם שני המצבים אינו הם מצבים בלתי ידועים. ההבדל ביניהם הוא שאות שנמצא במצב 'U' הוא אות שמצבו אינו

ידוע מתחילת הסימולציה. המצב 'U' מהווה אינדיקציה חשובה לחוסר אתחול (Initialization) של אות.

המצב 'W' הוא מצב בלתי ידוע חלש. מצב כזה נוצר כאשר כמה יציאות חלשות שמחווטות ביחד ונמצאות במצב של קונפליקט (מצב 'H' ו 'L').

המצב '-' נועד לכלי סינתזה. כאשר מתארים מצב זה ביציאה, קיימת דרגת חופש למתכנן בקביעת מצב היציאה (Don't Care). למרות שמצב זה יועד לכלי סינתזה, אין וודאות שכלי סינתזה מצב היציאה (בקביעת מצב היציאה "L' ,''l' ו 'Z'. המצבים סינתזה אכן תומכים בו. כלי סינתזה תמיד תומכים בשלושת המצבים 'ht' ו 'L' ,'W' ,'X' ,'U' שנקראים לפעמים - Meta-Values, אינם מיועדים לסינתזה אלא לסימולציה בלבד.

כפי שכבר צוין קודם ובניגוד לסוגי המידע bit ו bit, שני סוגי std\_logic כפי שכבר צוין קודם ובניגוד לסוגי המידע std\_logic, שני סוגי מידע שמאפשרים ליצור גם חיווט בין יציאות std\_logic\_vector המצב הלוגי של נקודת החיווט המשותפת.

החבילה std\_logic\_1164 מכילה גם תיאורים של פונקציות שנקראות בשמות זהים לאופרטורים שמובנים בשפה כמו "not" ו "or" ו "or". שים לב שאלו הם בדיוק האופרטורים לאופרטורים שמובנים בשפה כמו "hot" שם סוגי המידע bit\_vector ו bit. בשפת להשתמש עם סוגי המידע שבה. בשפת bit\_vector ו בשפת להשתמש עם סוגי המידע (זוהי תכונה מאוד חזקה של שפת לתת לאופרטור כמה משמעויות (ספר משפה בצורה נוחה לשימוש. הגדרת הפעולות הנייל VHDL, שעוזרת להרחיב את היכולת של השפה בצורה נוחה לשימוש. הגדרת הפעולות הנייל "or" ו "or" ( על סוג המידע החדשים שבחבילה std\_logic\_1164 מרחיבה בעצם את היכולת של השפה, כך שניתן להשתמש בסוגי המידע bit\_vector ו bit בכל מה bit\_vector ו bit בהתאמה.

מדובר לא רק בפעולות הלוגיות הנ״ל. בעצם כל הפעולות והתכונות שאותן הכרנו על סוג bit\_vector מבו: שרשור )&(, שימוש באגרגציות בביטויים, שימוש בהשמות עם bit\_vector כמו: שרשור )&(, שימוש בתחומים של אינדקסים מסוג downto ,to Positional יו" ושימוש בתחומים של אינדקסים מסוג Association פועלים על others

כל מה שהמשתמש צריך לעשות על מנת להשתמש בחבילה החשובה הזו הוא להפוך את כל התכולה של החבילה לנראית )Visible, פעולה זו נעשית באמצעות רישום שתי השורות הבאות לפני הישות:

```
library ieee ;
use ieee.std_logic_1164.all ;
```

.std\_logic שמתואר באמצעות סוג המידע OR להלן דוגמה של שער

```
library ieee ; use ieee.std_logic_1164.all ;
entity or2 is
   port ( a , b : in std_logic ;
        y : out std_logic ) ;
end or2 ;

architecture arc1_or2 of or2 is
begin   y <= a or b ;
end arc1_or2 ;</pre>
```

אם נזין למשל את אחת מהכניסות של השער במצב 'Z' )נתק( או 'X' )מצב בלתי ידוע( נקבל ביציאה מצב בלתי ידוע 'X' . אם למשל נזין את השער ב - 'H' )אחד לוגי חלש שנובע מנגד ביציאה מצב בלתי ידוע 'VCC . היציאה תימצא במצב 'I'. אלו הן התנהגויות שמתארות חמרה מעשית אמיתית של שער OR.

#### 6.3. ביצוע פעולות חשבוניות על וקטורים

נאמר כבר קודם שלא ניתן לבצע פעולות חשבוניות על וקטורים מסוג bit\_vector. שימוש נאמר כבר קודם שלא ניתן לבצע פעולות חשבוניות על וקטורים מסוג std\_logic\_unsigned אינה את המצב הנ״ל. החבילה הראשונה נותנת לוקטורים מסוג std\_logic\_vector משמעות חשבונית של מספר בינארי חסר סימן והחבילה השניה נותנת לו משמעות של מספר בעל סימן שמיוצג במשלים ל - 2. להלן דוגמה למחבר )adder(:

הדוגמה הנ״ל מציגה פעולת חיבור בין וקטורים. ניתן לבצע גם פעולות חיבור מעורבות כמו בדוגמה הבאה:

```
std_logic_vector_value + integer_value
std_logic_vector_value + std_logic_vlaue
```

להלן דוגמה למימוש משווה )Comparator שהכניסות הוקטוריות שלו מייצגות מספרים בעלי סימן במשלים ל - 2.

: ניתן להתייחס לחלק מווקטור עייי ציון האינדקסים של הסיביות שבהן מעוניינים Partial\_vector(5...2)

לקבלת מידע נוסף על החבילות השימושיות הרבות שמרחיבות את השפה תוכל להיעזר בספרות.

#### 7. הכרה בסיסית של התהליך והמשתנה

עד לשלב זה רשמנו בארכיטקטורה השמות בלבד. סדר רישום ההשמות בארכיטקטורה הוא אינו חשוב היות וכל ההשמות מתבצעות במקביל אחת לשניה.

ארכיטקטורה יכולה להכיל גם יחידות ביצוע שנקראת תהליך )process. התהליך מאפשרת ליצור תיאורים שנעשים באופן סדרתי )Sequential. הקוד בתוך התהליך יכול להיות דומה ליצור תיאורים שנעשים באופן סדרתי )case i if התניות והוא יכול לכלול למשל: התניות )Variables(.

באופן כזה ניתן בקלות ליצור בתוך תהליך תיאורים אלגוריתמיים מורכבים.

להלן המבנה התחבירי הבסיסי של סוג התהליך הנפוץ ביותר )תהליך בעל רשימת רגישות(:

```
process ( sensitivity list )
-- declarative section
:
:
begin
-- sequential statements section
:
:
end process ;
```


השורה הראשונה של התהליך מתארת רשימת רגישות )sensitivity list(. רשימת הרגישות מכילה אוסף של אותות. תהליך יכול להימצא באחד משני מצבים אפשריים: תהליך מופעל מכילה אוסף של אותות. תהליך יכול להימצא באחד משחד מהאותות ברשימת הרגישות (או תהליך מופסק )Suspended(. בכל פעם שאחד מהבצעת. בתום הביצוע, משתנה, התהליך מופסק עד להפעלתו המחודשת.

כפי שאפשר לראות, התהליך מחולק לשני חלקים. החלק שנמצא בין השורה הראשונה של התהליך והפסוק begin הוא חלק הצהרתי, שיכול להכיל למשל הצהרות על משתנים וקבועים מקומיים של התהליך.

בהמשך קטע הקוד הנייל, כלומר בין המלה begin והשורה מצוי החלק הביצועי בהמשך קטע הקוד הנייל, כלומר בין המלה begin והשורה פסוקים אפשריים נוספים את אוסף של התהליך. חלק זה מתאר באמצעות פסוקי השמה ופסוקים אפשריים נוספים את אוסף הפעולות שהתהליך צריך לבצע כאשר הוא מופעל. החלק הביצועי של תהליך יכול להכיל השמות רבות שיכולות להיות משולבות עם פסוקים של בקרת זרימה )flow control (כמו פסוקי gase), פסוקי (נוספים של בסוקי מסוקים נוספים).

מרגע שהתהליך מופעל באמצעות שינוי של אות כל שהוא ברשימת הרגישות התהליך מתבצע באופן סדרתי. ההשמות לאותות שרשומות בתהליך אינן נעשות באופן מידי במהלך ביצוע התהליך. ההשמות מתבצעות במקביל מיד לאחר שהתהליך מופסק. דוגמת הקוד הבא תמחיש לך מה שנאמר כאן.

קטע הקוד הנייל היה אמור לבצע פעולת xor בין שלוש אותות המייל היה אמור לבצע פעולת ב xor בינייםיי שנקרא .temp אולם מערכת זו אינה מתפקדת באופן כזה בסימולציה. להלן דוגמה לתוצאות סימולציה:



בכל פעם ש - temp משתנה מתקבלת שגיאה בסימולציה. מדוע !

היות והשמות לאותות אינן מתבצעות באופן מידי במהלך ביצוע התהליך, האות temp אינו יכול לעדכן בהשמה השניה את האות y. ההשמה ל - temp ו y נעשות בעצם בו זמנית בהפסקת התהליך, והערך של temp הישן הוא הערך שנלקח בחשבון בהשמה ל - y. זוהי הסיבה לכך שבכל פעם שבה temp היה צריך להתעדכן בטבלה הנ״ל, קבלנו ערך שגוי של y.

שלא כמו במקרה של אות, למשתנה )Variable, שהוא אובייקט חישובי בלתי מתוזמן, יש משמעות דומה לזו שמוכרת לנו ממשתנים בשפות תכנות. ההשמות למשתנה נעשות באופן מיידי תוך כדי הביצוע הסדרתי של התהליך. משתנים אכן מיועדים לביצוע של חישובי מיידי תוך כדי הביצוע הסדרתי של התהליך משתנים אכן מיועדים לביצוע של חישובי ביניים. להלן דוגמת קוד שמחשבת את ערך הביניים temp ומעבירה אותו להשמה לאות היציאה y באמצעות משתנה שנקרא emp.

```
- variable in process for intermediate calculations
architecture arc_x7 of x7 is
begin
process (a,b,c)
   variable temp: bit; -- OK
   begin
temp:= a xor b;
   y <= temp xor c;
end process;
end arc_x7;</pre>
```

שים לב בקוד הנ״ל, למיקום של ההצהרה על המשתנה. ההצהרה נעשית בחלק ההצהרתי של התהליך. שים לב גם לאופרטור ההשמה למשתנה )=:( שהוא אופרטור שונה מאופרטור ההשמה למשתנים של התהליך. שפת VHDL מאפשרת לבצע השמה של ערכים של אותות למשתנים ולבצע השמה של ערכים של משתנים לאותות. בדוגמת הקוד הנ״ל המשתנה temp מקבל באופן מידי את הערך של a xor b והוא יכול להעביר אותו לאות y בזמן ביצוע ההשמה שרשומה בהמשך.

בקטע הקוד הבא נעשה שילוב בין שני סגנונות תיאור. שער xor בקטע הקוד הבא נעשה שילוב בין שני סגנונות השמה שרשומה בתהליך. השמה )ללא תהליך (ושער xor נוסף מתואר באמצעות השמה שרשומה בתהליך.

```
-- mixing sequential & data-flow styles
architecture arc_x13 of x13 is
    signal temp : bit ;
begin
    y <= temp xor c ;
    process (a,b)
    begin
        temp <= a xor b ;
    end process ;
end arc_x13 ;</pre>
```

סדר הכתיבה של שני החלקים הנ״ל עלול להיראות במבט ראשון כבלתי הגיוני, כלומר temp, ורק לאחר מכן מעדכנים את האות y על סמך האות temp, ורק לאחר מכן מעדכנים את האות הסדר ״ההפוך״ )כביכול (לא יוצר בעיה כל שהיא, מכיוון ששני השערים שמתוארים בארכיטקטורה מתפקדים בעצם במקביל. במלים אחרות - התהליך אמנם מתבצע בתוכו באופן סדרתי, אך כלפי חוץ התהליך מתבצע במקביל לשאר הפסוקים בארכיטקטורה. קטע הקוד הבא מתאר את אותה המערכת שוב, אך הפעם משתמשים בשני תהליכים.

```
-- 2 processes in parallel
architecture arc_x14 of x14 is
    signal temp: bit;
begin
process (temp,c) -- process can have a label
    begin
    y <= temp xor c;
    end process;
    process (a,b)
    begin
    temp <= a xor b;
    end process;
end arc_x14;
```

בקובץ הנייל החליפו את התיאור של שער ה - XOR שמייצר את האות y, בתיאור של השמה בארכיטקטורה, לתיאור שנעשה באמצעות תהליך. אפשר להתייחס לכל השמה שנרשמת ישירות בארכיטקטורה כאל צורת רישום מקוצרת של תהליך שרשימת הרגישות שלה מכילה את כל האותות שנמצאים בצד ימין של ההשמה.

מנועי סימולציה של שפת VHDL מריצים בסך הכל סימולציה של אוסף של תהליכים שמתבצעים במקביל אחד לשני.

שים גם לב בדוגמה האחרונה לשימוש שנעשה באות הפנימי temp. אותות מאפשרים לקשר בין תהליכים. משתנים אינם מסוגלים לבצע תפקיד כזה. התפקיד של משתנים הוא בסך הכל לאפשר ביצוע חישובי ביניים מורכבים בתוך התהליך.

#### 7.1. פסוקי if בתוך תהליך

פסוקי if אינם יכולים להירשם ישירות בארכיטקטורה אלא רק בתוך תהליך שמצוי בארכיטקטורה. פסוקי if הם בעלי התחביר הבסיסי הבא

end if;

כאשר תנאי הבוליאני (הוא boolean\_condition) הוא הקוד שמופיע מיד אחריו. התנאים הבוליאניים שנבדקים בכל אחד מהחלקים של הפסוק לא צריכים להיות קשורים התנאים הבוליאניים שנבדקים בכל אחד מהחלקים של הפסוק לא צריכים להיות קשורים אחד לשני. כאשר כמה תנאים מתקיימים בו זמנית התנאי הראשון הוא זה שקובע ולכן הסדר של החלקים השונים בתוך הפסוק הנ"ל עצמו עשוי להיות חשוב. הפסוקים הפנימיים מסוג else if הם פסוקים אופציונליים. שים לב לכתיב המיוחד של המלה elsif שאינה נרשמת עם התו "else if" באופן הבא "else if" וגם אינה נרשם כחלק אחרון וללא תנאי באופן הבא: "else if". אם משתמשים בפסוק else, הוא נרשם כחלק אחרון וללא תנאי בוליאני כל שהוא. פסוקים של החלק else, מתקיימים כאשר כל התנאים הבוליאניים שלפני

כן אינם מתקיימים. פסוק else הוא פסוק ברירית המחדל. מותר לבצע Nesting של פסוקי if בתוך פסוקי if אחרים.

: פשוט )comparator( פשוט שמתארת קוד שמתארת קוד שמתארת ארת משווה)

```
architecture arc_ifexample of ifexample is
begin
  process (a,b)
  begin
  if a = b then
        equal <= '1';
  else
        equal <= '0';
  end if;
  end process;
end arc_ifexample;</pre>
```

#### 2.7. פסוקי case בתוך תהליך

גם פסוקי case אינם יכולים להירשם ישירות בארכיטקטורה אלא רק בתוך תהליך שמצוי בארכיטקטורה. פסוקי case הם בעלי התחביר הבסיסי הבא:

מבחינת התחביר של פסוקי case, אפשר להסתפק בערך קבוע )constant\_val( אפשרי אחד ,case בלבד.

ושאר הערכים הם אופציונליים. כדי שניתן יהיה להשתמש בפסוק case, יש להקפיד לכסות את כל הערכים האפשריים שהביטוי הנבדק יכול לקבל, אחרת תתקבל הודעת שגיאה בהומפילציה

בנוסף לכך אסור לרשום ברשימת האפשרויות, אפשרות מסוימת יותר מפעם אחת. מותר לרשום פסוקי case בתוך פסוקי t case אחרים ואחרים)

.case באמצעות פסוק and להלן דוגמה שמתארת שער

```
architecture arc_case_example of case_example is
begin
   process (a,b)
      variable din : bit_vector(1 downto 0) ;
begin
      din := a & b ;
      case din is
            when "11" => y <= '1' ;
            when others => y <= '0' ;
            end case ;
      end process ;
end arc_case_example ;</pre>
```

היות וחייבים לרשום בפסוק case את כל הערכים האפשריים של הביטוי הנבדק בפסוק case והיות ורשימה זו עלולה להיות גדולה, פסוק case כולל מנגנונים שונים שמאפשרים לנו לכסות מספר גדול של אפשרויות בנוחות.

הנוחות מושגת באמצעות קיבוץ של כמה אפשרויות לקבוצה אחת שדורשת השמה אחידה. ניתן להשתמש בתו ההפרדה "|" או בפסוק others. כאשר משתמשים בפסוק בפסוק ניתן להשתמש גם ערך של ביטוי שמחזיר שלמים (לרשימה של קבועים שלמים, ניתן להשתמש גם בתחומים to) ו

.)downto

כל האפשרויות הנייל מוצגות בקטע התחבירי הבא:

# .7. התניה ובחירה בארכיטקטורה - ללא תהליך

ניתן ליצור התניה גם ללא שימוש בתהליך ובפסוק if וזאת ישירות בארכיטקטורה. להלן דוגמה של משווה שמתואר ישירות בארכיטקטורה:

```
architecture arc_comp2 of comp2 is
begin
    equal <= '1' when (a = b) else '0';
end arc_comp2;</pre>
```

להשמה כזו קוראים השמה מותנית )conditional assignment(. אסור להשתמש בהשמה מותנית בתוך תהליך.


גם לפסוק case יש שווה ערך לרישום ישירות בתהליך )מחוץ לתהליך(. להלן דוגמה לתיאור case מפלג )De-Multiplexer( בעל ממדים =>4 ישירות בתוך הארכיטקטורה.

לצורת רישום כזו קוראים השמה נבחרת )Selected assignment(. אסור להשתמש בהשמה נבחרת דישום כזו קוראים השמה נבחרת בתוך תהליך.

#### 7.4. יצירת חוג (Loop) בתהליך

קיימים בשפת VHDL שני סוגי חוגים בתוך תהליך: חוג while נדגים כאן חוג מסוג. לכד. מסוגי סוגי חוגים בתוך תהליך: חוג while בלבד.

הקובץ הבא מדגים שימוש בחוג for. בדוגמה זו רוצים ליצור מערכת שמוזנת באמצעות. בחוג ברוחב שמונה סיביות ומפיקה וקטור כניסה x ברוחב שמונה סיביות ומפיקה וקטור יציאה x



וקטור הכניסה )x( ווקטור היציאה )y( מיצגים מספרים בעלי סימן בשיטת המשלים ל - 2. X = -Y המערכת מבצעת את הפעולה החשבונית הבאה )היפוך סימן( : X = -Y להלן הקוד :


```
architecture arc invert2c of invert2c is
begin
 process ( x )
   variable invert : boolean ;   -- inversion flag
   begin
        invert := false ;
     for i in 0 to 7 loop
        if invert then
           y(i) \le not x(i); -- inverting bits
         else
            y(i) \le x(i);
                                   -- passing bits
            if x(i) = '1' then
               invert := true ;
            end if ;
         end if ;
    end loop ;
  end process ;
end arc invert2c ;
```

לקבלת מידע נוסף על תיאורים התנהגותיים אפשריים בתוך ומחוץ לתהליך תוכל להיעזר בספרות.

#### 8. תכן הירארכי

במקרים רבים משתמשים בקוד מספר רב של פעמים, במקרה יש יש יילבנותיי הירארכיה של אבני בניה ולחבר בינהם בחוטים, בדומה למה שבוצע במעבדות הקודמות בצורה סכמתית

כתיבה זו מבוצעת על ידי הפונקציה PORT MAP כמו בדוגמה הבאה המתארת בורר כתיבה זו מבוצעת שמורכבת מבוררים קטנים יותר בעלי ממדים 2=>1.



קטע הקוד הבא מתאר באופן מבני את ההיררכיה הנייל.

```
entity mux4x1 is
   port( i3, i2, i1, i0 : in bit ;
      sel : in bit_vector(1 downto 0);
      y : out bit ) ;
end mux4x1 ;
architecture arc mux4x1 of mux4x1 is
    component mux2 is
        port( i1 , i0 , sel : in bit;
                                                     יש להגדיר את כל אבני הבניה
                     : out bit ) ;
                У
                                                              COMPONENTS >
    end component ;
signal y0, y1 : bit ;
begin
    u0: mux2 port map (i0=>i0,i1=>i1,sel=>sel(0),y=>y0);
    u1: mux2 port map (i0=>i2,i1=>i3,sel=>sel(0),y=>y1);
    u2: mux2 port map (i0=>y0,i1=>y1,sel=>sel(1),y=>y);
end arc mux4x1 ;
```

4 שעובד על ווקטור ברוחב MUX בצורה דומה ניתן לייצר

```
entity mux2x4 is
  port( i1 , i0 : in bit_vector(3 downto 0) ;
     sel : in bit;
               : out bit vector(3 downto 0) ) ;
         У
end mux2x4 ;
architecture arc mux2x4 of mux2x4 is
    component mux2 is
       port( i1 , i0 , sel : in bit;
              : out bit ) ;
    end component ;
begin
    u0: mux2 port map (i0=>i0(0),i1=>i1(0),sel=>sel,y=>y(0));
    u1: mux2 port map (i0=>i0(1),i1=>i1(1),sel=>sel,y=>y(1));
    u2: mux2 port map (i0=>i0(2),i1=>i1(2),sel=>sel,y=>y(2));
    u3: mux2 port map (i0=>i0(3),i1=>i1(3),sel=>sel,y=>y(3));
end arc mux2x4 ;
```

#### .8.1 תכן מבני עם פרמטרים

ניתן להגדיר בשפת VHDL רכיבים עם פרמטרים גנריים (generic parameter). להלן דוגמת ניתן להגדיר בשפת 2=>1 וקטורי שהרוחב שלו נקבע על ידי פרמטר שנקרא

```
-- vector 2=>1 mux with generic width
entity mux2v is
   generic ( width : integer := 8 ) ;
   port ( a , b : in bit_vector(width-1 downto 0) ;
        sel : in bit ;
        y : out bit_vector(width-1 downto 0) );
end mux2v;
architecture arc_mux2v of mux2v is
begin
   y <= a when sel = '1' else b ;
end arc_mux2v;</pre>
```

#### בקטע הקוד הבא מחווטים שלושה רכיבים וקטוריים (mux2v) לקבלת בורר 1=+4 וקטורי.

```
-- wiring 4=>1 generic mux
entity mux4v is
  port ( a , b , c , d : in bit_vector(7 downto 0) ;
         sel : in bit_vector(1 downto 0);
                      : out bit vector(7 downto 0) ) ;
end mux4v ;
architecture arc_mux4v of mux4v is
  component mux2v
     generic ( width : integer := 8 ) ;
             ( a , b : in bit_vector(width-1 downto 0) ;
              sel : in bit
                     : out bit vector(width-1 downto 0) ) ;
               У
  end component ;
  signal q , r : bit vector(7 downto 0) ;
begin
  u0: mux2v generic map ( 8 )
                                             -- positional
            port map ( a , b , sel(0) , q ) ; -- association
                                             -- named
  u1: mux2v generic map ( width => 8 )
            port map ( a => c
                                             -- association
                      b => d
                       sel => sel(0),
                         => r
  u2: mux2v port map ( q , r , sel(1) , y ) ; -- default width
end arc mux4v ;
```

בפסוק החיווט הראשון נעשה שימוש בקישור של פרמטרים ואותות על פי המקום. בפסוק החיווט השני נעשה קישור של פרמטרים ואותות על פי שם. בפסוק האחרון נעשה שימוש החיווט השני נעשה קישור של פרמטרים ואותות על פי שם. בפרמטר בפרמטר של שפת VHDL בפרמטר ברירת המחדל (8). השימוש בפרמטרים מהווה את התשתית של שפת לשימוש ברכיבי LPM וברכיבים גמישים אחרים (Megafunctions) שבכמותם השתמשנו בניסוי הראשון !

# 9. מערכות סינכרוניות - תהליך פשוט (ללא מכונת מצבים)

ישנם תהליכים רבים שהם סינכרוניים, אבל ממומשים ללא מכונת מצבים, למשל מונים. תהליך סינכרוני מורכב משני חלקים

- 1. איפוס בזמן RESET אסינכרוני,
- 2. פעולה שמתבצעת כל עלית שעון.

: הקוד נראה כך

```
variable one_sec: integer ;
begin
    if RESETN = '0' then
        --- reset code
        one_sec := 0 ;
    elsif rising_edge(CLK) then
        -- sync Code ;
        one_sec := one_sec + 1 ;
    end if;
end process;
```

יש להקפיד : LATCHES על מנת למנוע

- 1. לאתחל את כל המשתנים בחלק של ה- RESET
  - 2. לתת ערך <u>לכל המשתנים</u> בקטע הסינכרוני


בקטע הסינכרוני ניתן לממש לוגיקה פשוטה שאינה מצדיקה מכונת מצבים למשל מונה ציקלי, שמבצע איפוס כשמגיעים לערך מסויים:


```
process (CLK, RESETN)
    variable one sec: integer ;
   constant sec: integer := 50000000; -- for Real operation
    constant sec: integer := 5 ; -- for simulation
begin
    if RESETN = '0' then
       one sec := 0;
       one_sec flag <= '0';</pre>
    elsif rising_edge(CLK) then
       one sec := one sec + 1;
        if (one sec > sec) then
           one sec flag <= '1';
            one sec := 0;
        else
           one sec flag <= '0';
        end if;
    end if;
end process;
```

שימו לב שלצרכי סימולציה מומלץ לעבוד עם ערכים קטנים של קבוע SEC, ובהורדה לרכיב לשנות את ערך האמוע לגודלו האמיתי

# 10. מדידת מהירות מקסימלית של תכן - timing analyzer

timing analyzer ניתן למדוד את המהירות המקסימלית בה התכן יעבוד בעזרת פקודת המהירות המקסימלי הפעלת הכלי תאפשר מציאת המסלול הקריטי בתכן ומכאן את תדר השעון המקסימלי





#### 11. העתקת קוד לדו"ח מ ++NOTEPAD


ב ++NOTEPAD הקוד מופיע ברור וצבעוני, העתקתו לWORD בצורה רגילה תבטל את הצרעים:

```
constant sec: integer := 5; -- for simulation
begin
if RESETN = '0' then
one_sec := 0;
one_sec_flag <= '0; '
elsif rising_edge(CLK) then
```

על מנת לעשות Cut And Paste מ ++ NOTEPAD

```
constant sec: integer := 5 ; -- for simulation
begin
  if RESETN = '0' then
    one_sec := 0 ;
    one_sec_flag <= '0' ;
  elsif rising_edge(CLK) then</pre>
```

יש לבצע את התהליך הבא:



# http://sourceforge.net/projects/npp- ניתן להוריד מ- NppExport ווען להוריד מ- /plugins/files/NppExport

ל-Driver לקחת מהמודל -Driver

