Universidade Federal da Bahia (UFBA) Instituto de Matemática e Estatística (IME) Departamento de Ciência da Computação (DCC) MATA 38 - Projetos de Circuitos Lógicos - Prof. George Lima 2017.1 - 27/07/2017 - Trabalho Prático - Entrega: 29/08/2017

1 Descrição geral

O computador pode ser visto como sendo um grande conjunto de componentes interligados, cada um com funções especializadas e trabalhando de forma coordenada e sincronizada. Pode-se dizer que os principais componentes do computador são a unidade central de processamento (CPU), a memória e os periféricos. A CPU é a responsável por toda a coordenação operações executadas, a memória é onde residem o conjunto de instruções a serem executadas e os dados usados por tais instruções. Os periféricos são responsáveis por interligar o mundo externo ao interior da máquina. Cada um destes componentes são formados por diversas unidades, cada uma das quais construídas por circuitos lógicos, combinacionais e sequenciais. Este trabalho tem o intuito de (a) desmistificar a complexidade interna da arquitetura de computadores, (b) consolidar conceitos vistos durante o curso, e (c) aumentar o interesse da turma por tópicos relacionados à organização interna de computadores, o que será tratado em detalhes em outras disciplinas do curso.

Para tanto, solicita-se a implementação de dois dos componentes do computador para a arquitetura MATA3820171. Esta arquitetura foi especialmente especificada para este trabalho. Ela contém os componentes necessários para colocá-la em funcionamento. Para este projeto, contudo, apenas a CPU e a memória principal serão tratados. Da CPU, apenas a ALU será objeto deste trabalho. Não está sendo solicitado ainda o controle entre a comunicação da CPU e a memória. Ou seja, tais componentes estão aqui sendo tratados de forma isolada.

A implementação solicitada neste trabalho deverá ser realizada no Logisim (http://www.cburch.com/logisim/). Esta ferramenta oferece diversas funcionalidades e circuitos integrados já prontos, o que facilita o projeto e a depuração aqui descritos.

2 Parte 1: Unidade Lógica Aritmética (6 pontos)

Como o nome indica, a ALU é a unidade responsável pela execução das operações lógicas e aritméticas. Tal componente pode ser visto como vários circuitos combinacionais operando em paralelo, cada um responsável por uma determinada operação. Na arquitetura MATA3820171, as entradas de tais circuitos, isto é, seus operandos, são armazenadas em registradores. Geralmente, o valor de saída da operação realizada pela ALU é armazenada num registrador, comumente chamado de acumulador. Para a arquitetura MATA3820171, o acumulador é identificado R_0 .

As operações realizadas pela ALU fazem parte do conjunto de instruções especificadas na arquitetura MATA3820171. O identificador da instrução é um código de 4 bits após os quais seguem mais quatro bits para identificação dos registradors que contém os operandos. Desta forma, esta máquina contém apenas 16 instruções, listadas na Tabela ??. As instruções relacionadas à ALU, objeto do trabalho, têm código de 0 a 10 (0x0 a 0xA em hexadecimal). São apenas quatro registradores endereçáveis, R_0, R_1, R_2 e R_3 . Todos os resultados das operações são colocados no acumulador R_0 , como pode ser observado na tabela. Note que a arquitetura MATA3820171 possui palavra de 8 bits. As instruções da arquitetura MATA3820171 podem ser de três tipos, com os seguintes formatos:

• Tipo I. Estas são instruções que possuem dois operandos de dois bits, cada um dos quais endereça

um registrador e tem formato INST Rx, Ry:

$$\underbrace{b_{07} \, b_{06} \, b_{05} \, b_{04}}_{\text{cod. op.}} \, \underbrace{b_{03} \, b_{02}}_{\text{end. reg. end. reg.}} \, \underbrace{b_{01} \, b_{00}}_{\text{end. reg.}}$$

• Tipo II. Este tipo opera sobre apenas um registrador. Os últimos dois bits (menos significativos) são ignorados. A única instrução deste tipo na arquitetura MATA3820171 é a NOT, responsável por inverter os bits contidos no registrador cujo endereço é o seu parâmetro. Seu formato é NOT Rx:

$$\underbrace{b_{07} \, b_{06} \, b_{05} \, b_{04}}_{\text{cod. op.}} \, \underbrace{b_{03} \, b_{02}}_{\text{end. reg. ignorados}} \, \underbrace{b_{01} \, b_{00}}_{\text{end. reg. ignorados}}$$

• Tipo III. A única instrução do tipo três é a HLT, que não possui parâmetros e, portanto, tem seus quatro bits menos significativos ignorados pelo processador:

$$\underbrace{b_{07}\,b_{06}\,b_{05}\,b_{04}}_{\text{cod. op.}}\underbrace{b_{03}\,b_{02}}_{\text{ignorados ignorados}}\underbrace{b_{01}\,b_{00}}_{\text{gnorados}}$$

No trabalho, apenas as instruções relacionadas a ALU serão objeto de implementação. A funcionalidades, código e formato são detalhados na Tabela ??, que traz também as demais instruções do processador Mata3820171.

Tabela 1: Conjunto de instruções da máquina MATA3820171. Na tabela duas notações especiais foram usadas. O operador [x] significa o conteúdo contido no endereço x e $a \cdot b$ representa a concatenação de a com b.

Operação	Mnemônico		О	Cód.	Descrição
Instruções relacionadas a ALU					
E bit-a-bit	AND	R_x ,	R_y	0x0	$[R_0] \leftarrow [R_x \& R_y]$
OU bit-a-bit	OR	R_x ,	R_y	0x1	$[R_0] \leftarrow [R_x R_y]$
OU EXCL. bit-a-bit	XOR,	R_x ,	R_y	0x2	$[R_0] \leftarrow [R_x \wedge R_y]$
Não bit-a -bit	NOT	R_x		0x3	$[R_0] \leftarrow \sim [R_x]$
Adição	ADD	R_x ,	R_y	0x4	$[R_0] \leftarrow [R_x] + [R_y]$
Subtração	SUB	R_x ,	R_y	0x5	$[R_0] \leftarrow [R_x] - [R_y]$
Igual?	EQ	R_x ,	R_y	0x6	$[R_0] \leftarrow 0x1 (\text{se } R_x = R_y) \text{ou } 0 (\text{caso contrário})$
Menor?	LT	R_x ,	R_y	0x7	$[R_0] \leftarrow 0x1 (\text{se } R_x < R_y) \text{ou } 0 (\text{caso contrário})$
Maior?	GT	R_x ,	R_y	0x8	$[R_0] \leftarrow 0x1 (\text{se } R_x > R_y) \text{ou } 0 (\text{caso contrário})$
Menor ou igual?	$_{ m LEQ}$	R_x ,	R_y	0x9	$[R_0] \leftarrow 0x1 (\text{se } R_x \leq R_y) \text{ou } 0 (\text{caso contrário})$
Maior ou igual?	GEQ	R_x ,	R_y	0xA	$[R_0] \leftarrow 0x1 (\text{se } R_x \ge R_y) \text{ou } 0 (\text{caso contrário})$
Instruções relacionadas a movimentos de dados					
Ler da memória	LDA	R_x	R_y	0xB	$[R_0] \leftarrow \operatorname{Men}[R_x \cdot R_y]$
Armazenar na memória	STR	R_x	R_y	0xC	$\operatorname{Men}[R_x \cdot R_y] \leftarrow [R_0]$
Copiar registrador	MOV	R_x ,	R_y	0xD	$[R_x] \leftarrow [R_y]$
Instruções relacionadas a fluxo de controle					
Desvio de fluxo	JMP	R_x	R_y	0xE	$[PC] \leftarrow [R_x \cdot R_y]$
Pára a computação	HLT			0xE	Coloca o proc. em modo de espera

3 Parte 2: Memória RAM (4 pontos)

A memória RAM da arquitetura Mata3820171 possui 16 bits de endereçamento e, portanto, 65 536 localidades de endereços, cada um armazenando um Byte de informação. Notem que a palavra

de dados da arquitetura contém apenas um Byte, insuficiente para endereçar toda a memória. A forma com que o endereçamento é feito, contudo, é por segmentação. A memória é dividida em 256 segmentos. Um programa é carregado em um dos segmentos, cujo endereço base (início do segmento) é colocado no registrador RS. Este contém os primeiros 8 bits do endereço de memória ser referenciado. Os 8 bits menos significativos referem-se ao conteúdo do registrador RM, responsável pelo endereço dentro do seguimento indicado por RS.

Neste trabalho, deve-se projetar um circuito que escreve números sequenciais de 0x00 a 0xFF em todos os seguimentos de memória. Em seguida este mesmo circuito lê tais valores escritos. Tal tipo de circuito é usado em testes iniciais de memória quando a máquina é ligada.

4 Observações gerais

As seguintes observações devem ser levadas em consideração:

- O trabalho deve ser entregue até dia 29/08/2017. Entregas após esta data não serão consideradas. Os trabalhos devem ser entregues pessoalmente, em meio digital. Uma pequena entrevista, por equipe, será feita no momento da entrega. O horário da entrega pode ser combinado previamente comigo e cada uma das equipes.
- O trabalho deve ser feito em equipe, composta de no máximo dois membros. Dia 03/08/2017, será reservado 15 minutos após a aula para que sejam indicados os membros de cada equipe.
- Cópias de trabalhos, se detectadas, não serão corrigidas e todos os trabalhos envolvidos na fraude ficarão com nota 0, independente de quem são os verdadeiros autores.
- Todo o apoio durante a confecção do projeto será dado por mim. Durante as aulas serão reservados intervalos de tempo para retirar possíveis dúvidas e esclarecer qualquer aspecto, tanto relacionado ao projeto, quanto à ferramenta Logisim. As equipes podem ainda marcar comigo para discutir aspectos específicos após as aulas, no intervalo entre 15h00 e 16h00.
- Por fim, desejo que este projeto possa tanto consolidar vários conceitos vistos em sala quanto motivar para melhor entender o funcionamento de um computador. Como irão perceber, apesar de parecer uma máquina complexa, o computador é, na verdade, a junção de vários componentes simples.