Lab Report

LAB4 - FPGA BASED DIGITAL DESIGN


Hagai Joseph- 207838178 Bar Kupferschmied - 318912193

מבוא


במעבדה זו למדנו להשתמש בתוכנת Quartus ובפרט לבצע סינתזה עבור המודל שפיתחנו במעבדה 1 בתוספת יחידה חדשה בשם PWM.

standard 10DE של כרטיס FGPA V Cyclone את הסינתזה ביצענו על גבי

מבנה המערכת:



system top entity : איור



PWM output modes : 2 איור

החלק העליון של המערכת (בצבע ורוד) מימשנו בקוד VHDL במעבדה 1. את החלק התחתון (צבע כתום בהיר), יחידת הPWM, הוספנו למודל במעבדה זו. יחידה זו סינכרונית (בשונה מהיחידה העליונה) ומקבלת 2 בהיר), אות איפשור (en) ואות איפוס(rst) ומצב עבודה PWM_MODE, היחידה מוציאה אות PWM_{out}, בהתאם למצב העבודה לפי החוקיות הבאה:

יעבור מצב עבודה PWM MODE=0

$$PWM_{out} = \begin{cases} 0, & when \ 0 \le counter < X \\ 1, & when \ X \le counter < Y \end{cases}$$

עבוד מצב עבודה PWM_MODE=1

$$PWM_{out} = \begin{cases} 1, & when \ 0 \le counter < X \\ 0, & when \ X \le counter < Y \end{cases}$$


.Y) מתאפס כאשר הוא מגיע ל (counter) כאשר הסופר

| Function | Decimal | ALUFN | Operation | Note |
|------------|---------|---------------|-----------------------|----------------------------------|
| Kind | value | | | |
| PWM Output | 0 | 00000 | PWM MODE0 | PWM Mode is Set/Reset |
| | 1 | 00001 | PWM MODE1 | PWM Mode is Reset/Set |
| Arithmetic | 8 | 01 000 | Res=Y+X | |
| | 9 | 01 001 | Res=Y-X | Used also for compare operation |
| | 10 | 01 010 | Res=neg(X) | |
| Shift | 16 | 10 000 | Res=SHL Y,X(k-1 to 0) | Shift Left Y of q≜X(k-10) times |
| | | | | Res=Y(n-1-q0)#(q@0) |
| | | | | When $k = log_2 n$ |
| | 17 | 10 001 | Res=SHR Y,X(k-1 to 0) | Shift Right Y of q≜X(k-10) times |
| | | | | Res=(q@0)#Y(n-1q) |
| | | | | When $k = log_2 n$ |
| Boolean | 24 | 11 000 | Res=not(Y) | |
| | 25 | 11 001 | Res=Y or X | |
| | 26 | 11 010 | Res=Y and X | |
| | 27 | 11 011 | Res=Y xor X | |
| | 28 | 11 100 | Res=Y nor X | |
| | 29 | 11 101 | Res=Y nand X | |
| | 30 | 11 111 | Res=Y xnor X | |

The Digital System ISA : 3 איור

שלב 1: בדיקת ביצועים

בשלב הראשון ביצענו בדיקת ביצועים ראשונית של המערכת בשימוש בתוכנת הQuartus. כיוון שיחידת הLU בשלב הראשון ביצענו בדיקת ביצועים ראשונית של המערכת בזמן: היא א-סינכרונית, נצטרך לחבר למערכת רגיסטרים סינכרוניים לכניסה ולמוצא על מנת לבצע אנליזה בזמן:



איור 4 : בדיקה במקרה של הALU שהיא מערכת לוגית טהורה

ניתוח בתוכנת MODELSIM:




איור 5: ניתוח top entity בתוכנת sin איור

ניתן לראות כי עבור מצב 0 ביחידת הPWM, עבור כניסות X=4,Y=8 כאשר הסופר בין 8 ל4 המוצא הוא 1. כאשר נשנה את מצב העבודה למצב 1 נקבל היפוך במוצא ל0. בנוסף ניתן לראות כי הסופר מתאפס ב8, ואחרי שינוי המצב ל1 נקבל את האות שאנחנו מצפים לו במוצא. בנוסף ניתן לראות שהסופר מתאפס בשינוי הכניסות כפי שציפינו.


בנוסף ניתן לראות כי יחידת הLUה מקיימת את הפעולות כפי שציפינו – עבור כניסת ALUFN של "01000" נקבל פעולה חיבור בין X=4,Y=8 ונקבל במוצא 12. נשים לב כי התוצאה מגיעה בדילאיי של 2 מחזורי שעון, שכן עטפנו את היחידה ברגיסטרים בכניסה וביציאה לקראת ניתוח בתוכנת Quartus.

ניתוח בתוכנת הQUARTUS:


סינתזת RTL: עבור top entity:




top entity של הRTL view : 7 איור




top entity איור 7: מפה סינתזית (אחרי התאמה) של






AdderSubbern של מודל RTL view : 9 איור


:Shifter עבור מודל




Shifterשל של entity של RTL : 10 איור



Shifter של מודל הRTL view : 11 איור




Logic של הentity של RTL : 12 איור




Logic של מודל הRTL view : 13 איור

עבור מודל הPWM:



PWMשל entity של הRTL: 14 איור



PWM של מודל הRTL view : 15 איור


$:f_{MAX}$ מציאת

על מנת לבצע אופטימיזציה של הקוד ולקבל תדר טוב יותר, לכן ננסה להימנע מ Latches בקוד ובנוסף נשים לכניסות ולמוצאים את הפינים הקרובים ביותר שהתוכנה מציעה ב-location fitter.

לאחר ביצוע השלבים נקמפל את המודל בתוכנה ונוציא את התדר המקסימלי:



85C איור 16b: תדר מקסימלי



0C איור 16a: תדר מקסימלי

| Analy | rsis & Synthesis Resource Usage Summary | |
|-------|---|------------------|
| | Resource | Usage |
| 1 | Estimate of Logic utilization (ALMs needed) | 158 |
| 2 | | |
| 3 | ✓ Combinational ALUT usage for logic | 217 |
| 1 | 7 input functions | 2 |
| 2 | 6 input functions | 93 |
| 3 | 5 input functions | 50 |
| 4 | 4 input functions | 24 |
| 5 | <=3 input functions | 48 |
| 4 | | |
| 5 | Dedicated logic registers | 73 |
| 6 | | |
| 7 | I/O pins | 37 |
| 8 | Total DSP Blocks | 0 |
| 9 | Maximum fan-out node | ALUFN_i[3]~input |
| 10 | Maximum fan-out | 91 |
| 11 | Total fan-out | 1355 |
| 12 | Average fan-out | 3.72 |

של המערכת Logic usage :17 של

:AdderSubera עבור מודל

| | Resource | Usage |
|----|---|-----------|
| 1 | Estimate of Logic utilization (ALMs needed) | 20 |
| 2 | | |
| 3 | ✓ Combinational ALUT usage for logic | 28 |
| 1 | 7 input functions | 0 |
| 2 | 6 input functions | 5 |
| 3 | 5 input functions | 9 |
| 4 | 4 input functions | 7 |
| 5 | <=3 input functions | 7 |
| 4 | | |
| 5 | Dedicated logic registers | 28 |
| 6 | | |
| 7 | I/O pins | 31 |
| 8 | Total DSP Blocks | 0 |
| 9 | Maximum fan-out node | clk∼input |
| 10 | Maximum fan-out | 28 |
| 11 | Total fan-out | 276 |
| 12 | Average fan-out | 2.34 |

AdderSuberה של מודול Logic usage:18 איור

:Shifter עבור מודל

| Analysis & Synthesis Resource Usage Summary | | |
|---|---|-----------|
| | Resource | Usage |
| 1 | Estimate of Logic utilization (ALMs needed) | 26 |
| 2 | | |
| 3 | ✓ Combinational ALUT usage for logic | 32 |
| 1 | 7 input functions | 0 |
| 2 | 6 input functions | 17 |
| 3 | 5 input functions | 3 |
| 4 | 4 input functions | 3 |
| 5 | <=3 input functions | 9 |
| 4 | | |
| 5 | Dedicated logic registers | 23 |
| 6 | | |
| 7 | I/O pins | 31 |
| 8 | Total DSP Blocks | 0 |
| 9 | Maximum fan-out node | clk~input |
| 10 | Maximum fan-out | 23 |
| 11 | Total fan-out | 310 |
| 12 | Average fan-out | 2.65 |

Shifter של מודול Logic usage:19 איור

:Logica עבור מודל

| Ana | ysis & Synthesis Resource Usage Summary | | |
|-----|---|-----------|--|
| | Resource | Usage | |
| 1 | Estimate of Logic utilization (ALMs needed) | 14 | |
| 2 | | | |
| 3 | ✓ Combinational ALUT usage for logic | 9 | |
| 1 | 7 input functions | 0 | |
| 2 | 6 input functions | 0 | |
| 3 | 5 input functions | 8 | |
| 4 | 4 input functions | 0 | |
| 5 | <=3 input functions | 1 | |
| 4 | | | |
| 5 | Dedicated logic registers | 27 | |
| 6 | | | |
| 7 | I/O pins | 30 | |
| 8 | Total DSP Blocks | 0 | |
| 9 | Maximum fan-out node | clk~input | |
| 10 | Maximum fan-out | 27 | |
| 11 | Total fan-out | 197 | |
| 12 | Average fan-out | 2.05 | |


Logic של מודול הLogic usage איור 20

| Ana | ysis & Synthesis Resource Usage Summary | • |
|-----|---|-----------|
| | Resource | Usage |
| 1 | Estimate of Logic utilization (ALMs needed) | 44 |
| 2 | | |
| 3 | ✓ Combinational ALUT usage for logic | 60 |
| 1 | 7 input functions | 1 |
| 2 | 6 input functions | 23 |
| 3 | 5 input functions | 8 |
| 4 | 4 input functions | 14 |
| 5 | <=3 input functions | 14 |
| 4 | | |
| 5 | Dedicated logic registers | 42 |
| 6 | | |
| 7 | I/O pins | 21 |
| 8 | Total DSP Blocks | 0 |
| 9 | Maximum fan-out node | clk∼input |
| 10 | Maximum fan-out | 42 |
| 11 | Total fan-out | 427 |
| 12 | Average fan-out | 2.97 |


PWMשל מודול הLogic usage איור 21:

עבור מודל הPWM:

נתיב קריטי:




איור 21: הנתיב הקריטי של המערכת כולה




Property Editor איור 22: הנתיב הקריטי של המערכת כולה בתצוגת מפה ותצורת

:AdderSubera עבור מודל




איור 23: הנתיב הקריטי של מודל הAdderSuber

:Shifter עבור מודל




איור 24: הנתיב הקריטי של מודל הShifter

:Logica עבור מודל



איור 25: הנתיב הקריטי של מודל הCogica

עבור מודל הPWM:




איור 26:הנתיב הקריטי של מודל הPWM

:Single Tap

על מנת לבצע ווריפיקציה של החומרה נשתמש בפונקציית ה-Quartus של ה-Quartus. נתפוס בזמן אמת את מצב הסיגנלים של הרכיב, ובהתאם לסיגנל שאותו נרצה לתפוס, ברגע שהסיגנל ישתנה למה שאנחנו רוצים נקבל את תוצאות הסיגנלים שנדפיס למסך. נכניס את הסיגנלים הרצויים, הסיגנלים שאנחנו לוכדים הם ה-Keys שהם במצב Down Pull לכן נתפוס אותם בירידת מתח, ונדפיס את הכניסות והמוצאים של המערכת. בנוסף נשים את תנאי הלכידה כ Basic OR, כלומר שרק מספיק שאחד משתנה ולא כל הסיגנלים על מנת שתתרחש הלכידה.


פעולה אריתמטית – חיסור:

נגדיר את הSTP:



איור 27: הגדרת הSTP עבור פעולת חיסור


נאתחל את X ל17:



175 X איור 28: איתחול

ניתן לראות כי בלחיצה על KEY2 (ירד ל0) קיבלנו את הליכדה וכי X התעדכן לערך שהזנו. בנוסף ניתן לראות כי בלחיצה על ALUFN. כי Y לא התעדכן וכך גם הALUFN.

נאתחל את Y ל27:







275 Y איתחול

א התעדכנו. אם CEY0 לערך הרצוי וכי ALUFN או ניתן לראות כי בלחיצה על כפתור KEY0 עדכנו את ערך

נאתחל את הALUFN להיות פעולת חיסור (01001) ונקבל גם את התוצאה:






איור 30: איתחול הALUFN וקבלת תוצאת החיסור

ניתן לראות כי בלחיצה על כפתור EEY1 עדכנו את הLUFN (אד 9 דולקים כפי שהיינו רוצים) וקיבלנו את התוצאה 27-17 (ספי שציפינו. בנוסף ניתן לראות כי הדגלים (LEDr עד 3) דולקים כפי היינו מצפים (קיבלנו מספר חיובי ממש, לא היה over flow וקיבלנו carry שכן בפעולה זו נקבל (carry).

פעולת הזזה – הזזה שמאלה:


:פעמים X(2 dwonto 0) שמאלה Y פעמים פעולת הזזה של

נגדיר את הSTP:



איור31: הגדרת הSTP עבור פעולת הזזה שמאלה

נאתחל את הALUFN הפעם קודם לפעולת הזזה שמאלה (10000):



Device: @2: 5CSEBA6(.|ES)/5(▼ Scan Chain >> SOF Manager: 🔬 🏽 ut_files/IOtop.sof ... log: 2024/07/07 02:06:58 #(
TypeAlias Name 123h Hierarchy Display: Data Log: 🛂


Memory: 31: Smal Hardware: DE-SoC [USB-1]

איור 32: איתחול פעולה הALUFN להזזה שמאלה

ניתן לראות שבלחיצת כפתור KEY2 הALUFN מתעדכן לערך שרצינו. בנוסף ניתן לראות כי הדגלים עובדים כפי שהיינו רוצים – המספר המופיע בצג התוצאה 0xFE שלילי והcarry הוא 1 (כל הזזה של כל מספר אי זוגי .(1 carry פעמים תיתן לנו 255


נאתחל את Y להיות 11:


גם כאן ניתן לראות כי בלחיצה על כפתור KEY0 עדכנו את ערך Y לערך הרצוי וכי X אברעדכנו. (בנוסף ניתן לראות כי הדגלים כבויים כפי שהיינו מצפים מהמצב הזה).



111 Y איור 33: איתחול

נאתחל את X להיות 10 ונקבל את התוצאה של הזזה שמאלה של 11 פעמיים:





איור 34: איתחול X ל10 וקבלת התוצאה הסופית

ניתן לראות שבלחיצה על KEY2 עדכנו את X להיות 10 וקיבלנו את התוצאה שציפינו לה – $^{+}2$ =11=הזזה מאלה של 11 פעמיים.