

Замеченные ошибки в работе СНК 1879ВМ8Я (NM6408MP)

Ошибки в работе сопроцессора с плавающей точкой процессорного ядра NMC4

1. Данная ошибка может проявиться, если в команде формата 3.3F не задана запись в регистр-приёмник D (осуществляется запись в регистры масок или в регистр признаков), и есть чтение операнда В в режиме скалярных данных. Примером может являться следующая пара команд (выделена красным цветом):

```
fpu 0 .double vreg1 - .retrive(vreg0), set mask if<; // Установка битов регистров масок и регистра флагов
fpu 0 .double vreg1 - .retrive(vreg0);                // Установка регистра флагов
```

Поскольку 16 разряд данных команд равен нулю (т.е. запрещается запись в векторный регистр результата), разряды 5-3 (задают регистр-приёмник D) могут быть любыми. Если случайно разряды 11-9 (задают регистр-приёмник В) совпадут с разрядами 5-3, эти команды воспримутся как неправильные, они выполняться не будут, и будет сформировано прерывание по неправильной команде сопроцессора с плавающей точкой.

Возможные пути решения данной проблемы:

- В дальнейших реализациях эта ошибка уже исправлена.
- Конкретно для данной СНК, а именно для процессорного ядра NMC4, следует компилятором доопределить разряды 5-3 так, чтобы они не совпали с разрядами 11-9.

2. При чтении регистра VL в качестве источника для команд пересылок или записи в память (чтение происходит на IR1, также как регистров AR0-AR7, INTR, PCx) может прочитаться его старое значение. Примером может являться следующая группа команд (выделена красным цветом):

```
vlen = 31;                // Запись в регистр VL = 31 (для векторной команды – это 32 повтора)
fpu 0 rep vlen vreg0 = [ar0++]; // Запись в векторный регистр VREG0 ячейки CELL0 32-х элементов
.....
vlen = gr0;                // Пересылка содержимого регистра GR0 в VL
ar0 = vlen;                // Чтение VL и запись в AR0. Может прочитаться старое значение 31,
                           // а не то, что было в GR0!!!
```

При изменении регистра VL любой командой, следующая векторная команда форматов 4.1F – 4.4F и 5.4 F, где число повторений задаётся в этом регистре VL, выполнится правильно. Проблема только может возникнуть, когда

- Конкретно для данной СНК, а именно для процессорного ядра NMC4, следует компилятором вставить 10 исполняемых команд «нет операции» командой записи в регистр VL и скалярной командой чтения из него. Вероятно, это не касается.

Ошибки в работе моста «системный интегратор - AXI

1. Одной из задач моста является отслеживание команд чтения и записи, обращающиеся в память по одним и тем же адресам. В этом случае блокируется выполнении более поздней команды, пока нет подтверждения выполнения предыдущей. Из-за ошибки в мосту возможны ситуации, когда при чередовании команд записи и чтения по одному адресу может прочитаться старое значение из памяти по шине AXI. При работе с внутренней памятью процессорного ядра NMPU таких проблем нет.

Возможные пути решения данной проблемы:

- В дальнейших реализациях эта ошибка уже исправлена.
 - Конкретно для данной СНК, а именно для процессорного ядра NMC4, следует для работы со стеком использовать внутреннюю память. Для эксклюзивных операций никаких ограничений нет.
2. При чтении статуса эксклюзивных операций записи с помощью моста и чтения команд по шине AXI была замечена очень редко неправильная работа моста при ретрансляции команд с шины AXI на шину команд процессорного ядра NMC4, а именно выдача вместо актуальных команд до трёх 64-разрядных кодов «все нули», т.е. «нет операции». Правильная работа восстанавливалась, как только читался статус по скалярной шине.

Возможные пути решения данной проблемы:

- В дальнейших реализациях эта ошибка уже исправлена.
- Конкретно для данной СНК, а именно для процессорного ядра NMC4, следует компилятором вставить 10 исполняемых команд «нет операции» после команды чтения статуса, либо при работе с эксклюзивными операциями программу располагать во внутренней памяти.

Особенности работы банка памяти процессорного кластера CMB0 при поддержке эксклюзивных операций

Каждый банк памяти процессорных кластеров CMB0 аппаратно поддерживает до шести мониторов, отслеживающих эксклюзивные операции записи/чтения в данный банк. Каждое эксклюзивное чтение открывает свой монитор, и если всего шесть таких чтений, то проблем нет (был расчёт на то, что в банк памяти могут обратиться четыре ядра NMC4 и ядро ARM Cortex A-5 данного кластера и одно внешнее по отношению к кластеру процессорное ядро, например, SSPU). Если приходит 7-е эксклюзивное чтение, монитор, соответствующий 1-му чтению, закрывается, и открывается монитор для 7-го чтения. 8-е чтение закрывает монитор для 2-го чтения и т.д. Таким образом, если число обращений больше шести, очередное новое обращение закрывает монитор для самого старого обращения и открывает свой монитор. Это может привести к ситуации, когда ни одно процессорное ядро не сможет захватить общий ресурс.

Возможные пути решения данной проблемы:

- Для данной СНК следует ограничить число процессорных ядер, которые могут обратиться к банку памяти CMB0 для эксклюзивных операций, шестью.
- В дальнейших реализациях следует поменять алгоритм открытия/закрытия мониторов. Более поздний запрос не должен закрывать монитор для более старого обращения, а должен быть проигнорирован.

Ethernet

Тактирование интерфейса MDIO

MDIO - синхронный интерфейс, обеспечивающий программный доступ к внешнему Ethernet Phy. Частота работы MDIO жестко привязана к частоте системной шины APB (CLK200 в документе NM6408_Clocks_v08.vsd)

$$F_{\text{mdio}} = F_{\text{apb}} / 40$$

При старте частота APB настроена на 200МГц, соответственно MDIO будет выдавать 5МГц. Не все внешние Ethernet Phy поддерживают такую частоту работы, поэтому MDIO может зависнуть.

При старте Ethernet работает в режиме EDCL 100Mb. Если ответное устройство, с которого ведется отладка работает на такой же скорости, то проблемы нет. Если оно работает на скорости 10Mb, то использовать внешние Phy, поддерживающие частоту работы MDIO интерфейса 5МГц.

Возможные пути решения данной проблемы:

- В дальнейших реализациях эта ситуация будет исправлена.
- Конкретно для данной СНК программно снизить частоту работы шины APB.

PCIe

Размеры BAR

При старте PCIe конфигурируется как EndPoint устройство с двумя доступными регионами - BAR0 и BAR1. Каждый из BAR настроен на 2Гбайт, т.е. вместе они покрывают все адресное пространство центрального узла SSPU - 4ГБайта. Хост, при подключении к нему NM6408, может посчитать, что 4ГБайта - слишком много и проигнорировать подключение.

Возможные пути решения данной проблемы:

- Программно изменить размеры BAR в контроллере PCIe. При этом может потребоваться повторная конфигурация PCIe шины хостом.