



# **TP4**: composant multiplieur


#### Présentation du TP

Le but de cette séance est de vous faire concevoir un circuit qui réalise une opération de multiplication entre deux entiers non signés codés en binaire sur 8 bits chacun. Ce circuit réalisera le calcul en plusieurs étapes (cycles) en utilisant une succession d'addition/décalages binaires.

#### 1) Algorithme de multiplication

Le fonctionnement de la multiplication de nombres binaires suit le même principe que celui de la multiplication décimale (calcul, puis sommation des produits partiels). Il est illustré ci-dessous.

$$A.B = 2^{0}b_{0}A + 2^{1}b_{1}A + 2^{2}b_{2}A + ... + 2^{n-1}n_{n-1}A$$



Le pseudo code d'un algorithme réalisant cette multiplication vous est également fourni.

```
fonction mul(A[m-1:0],B[n-1:0])
      var i[log2(n)-1:0];
      var mA[m+n-1:0];
      var mB[n-1:0];
      var acc[m+n-1:0];
debut
      mA := A;
      mB:=B;
      acc:= 00 ... 00;
      pour i de 0 à n-1 faire
            si mB[0]=1 alors
                  acc := acc + mA;
            fsi;
            mA := mA << 1;
            mB := mB >> 1;
      refaire;
      retourne acc;
fin
```

**Question 1**: complétez l'annexe A, en réalisant à la main le produit A\*B, pour A=45, B=123, avec A et B codés en binaire pur sur 8 bits.

### 2) Conception du chemin de données du circuit de multiplication

La première étape de ce TP sera de mettre en œuvre le chemin de données de l'unité de traitement du multiplieur, dont une ébauche (avec les registres internes de l'UT) vous est fournie dans le fichier **Multiplieur8x8.circ**. Afin de faciliter la mise au point du circuit, le composant UC est directement connecté aux composants de l'unité de traitement. Ce choix vous permettra d'observer le comportement cycle-à- cycle du circuit lors de son fonctionnement.

Dans cette première version, on suppose que les valeurs pour A et B sont disponibles via des ports dédiées dans le composant (notés A et B sur le schéma).

Question 1 : en vous basant sur la méthodologie présentée en cours, complétez les tableaux ci-dessous

Registres de l'unité de traitement		
Nom	Taille (#bits)	

Opérateurs de l'unité de traitement		
Type (add, etc)	Taille (#bits)	

**Question 2** : Proposez un schéma pour l'unité de traitement Vous complèterez également le tableau cidessous avec la liste des signaux de contrôle et/ou d'état de l'UT, en indiquant pour chacun d'eux leur signification/rôle.


Nom	Taille (#bits)	rôle

#### 3) Définition de l'unité contrôle

Proposez un diagramme de transition permettant de réaliser la multiplication. Pour cette première version vous supposerez que les valeurs de A et B sur les ports A et B sont constantes pendant tout le temps du calcul.

#### 4) Mise en œuvre des entrée/sorties du circuit

Sur la carte utilisée en TP, il n'est pas possible pour l'utilisateur d'« envoyer» plus de dix bits à la fois (la carte ne comporte en effet que 10 interrupteurs/switch). Afin de lever ces limitations, vous allez mettre en œuvre un protocole REQ/ACK similaire à celui vu en cours (diapo 11 - CM4), et qui permettra d'enregistrer successivement les valeurs de A puis de B avant de lancer le calcul. Le fonctionnement de ce protocole est illustré ci-dessous :



Modifiez l'unité de contrôle et de traitement de manière à pouvoir implanter le circuit de multiplication sur la carte de TP. Vérifiez ensuite le bon fonctionnement du système à l'aide du composant **TestMultiplieur8x8** (par simulation puis sur la carte).

## Annexe A

