

Trabajo Práctico N° 3

Driver de base y compuerta del transistor

Integrantes del grupo:

- 1. Contestin, Leonardo
- 2. Fraga, Gerardo.
- 3. Miklosa, Pablo.
- 4. Viotti, Sebastián.

WINIVERSIDAD T	ECNOLOGICA NACIO	
Profesor	Curso	Año
Ing. Oros, Ramón C. Ing. Avramovich Javier	5R2	2013

ENUNCIADO:

1. Diseñar y construir un circuito driver con PWM:

- 1) de base del transistor bipolar del tipo BU208A con enclavador Baker
- 2) de compuerta de un IGBT del tipo IRG4BC30KD
- 3) de compuerta del transistor IRF830, acoplado con transformador con cazoleta del tipo E20/6, material N27 (o N30).

Las frecuencias de conmutación del PWM deberán ser:

- 10 KHz para el BJT del tipo BU208A
- 20KHz para el IGBT del tipo IRG4BC30KD
- 80 KHz para el MOSFET del tipo IRF820 (puede ser el IRF830/40)

2. Efectuar las siguientes mediciones:

- Tiempo de retardo (t_d)
- Tiempo de subida (t_r)
- Tiempo de almacenamiento (t_s)
- Tiempo de caída (t_f)
- Tiempo de cola (t_t)

Nota:

El tiempo de conmutación más importante, desde el punto de vista de la disipación de potencia es el de caída, y desde el punto de vista de la conmutación, es el de caída más el de almacenamiento (Bipolar).

Para poder observar diferencias con y sin enclavador Baker, es necesario bajar la corriente de la carga un 50% con respecto a la de régimen. En el driver de compuerta, antes de conectar el transistor, se deberá verificar con el osciloscopio que la señal sea cuadrada, y tenga un valor

(+) mínimo de 10V (máximo 15V), y pico (-) no mayor de 15V, con $\frac{dv}{dt}$ lo mayor posible.

WINIVERSIDAD T	ECNOLOGICA NACIO	TURL	ectrónica de Potencia
Profesor	Curso		Año
Ing. Oros, Ramón C. Ing. Avramovich Javier	5R2		2013

1 – Introducción teórica:

En los transistores de potencia se tienen en cuenta, a la hora del diseño de un circuito, las curvas que definen las áreas de operación segura tanto en polarización directa (FBSOA) como en polarización inversa o pasaje al bloqueo (RBSOA), o área de operación segura de conmutación (SSOA).

Las hojas de datos nos proveen información en los distintos modos de operación del transistor, tanto para un transistor BJT, o un MOSFET, o un IGBT.

Transistor MOSFET e IGBT:

Existen dos áreas de operación segura:


- 1. FBSOA (Forward Biased Safe Operating Area): área segura de operación en polarización directa.
- 2. SSOA (Switching Safe Operating Area): área de operación segura en conmutación.


FBSOA (Forward Biased Safe Operating Area): Área segura de operación en polarización directa.

Define las condiciones máximas de tensión y corriente en drenador que el dispositivo puede soportar cuando se lo pasa del estado "off" al "on".

Existen cuatro límites en la curva FBSOA:

- 1) La tensión promedio drenador-fuente es normalmente el límite más importante. Superando éste valor, el dispositivo sufrirá daños irreversibles.
- 2) El segundo límite lo fija la máxima corriente de drenador en función del ancho del pulso.
- 3) El tercer límite está fijado por la resistencia drenador-surtidor, y se puede observar en la figura 1 como la manifestación de la ley de Ohm.
- 4) Finalmente, el cuarto límite lo fija la capacidad de disipación del encapsulado.





SSOA (Switching Safe Operating Area):

Área de operación segura en conmutación: Define las limitaciones del MOSFET durante las transiciones de conmutación.

Como se muestra en la figura 2, la curva de SSOA del MOSFET, da el máximo valor de I_D y V_{DS} admisibles en tiempos de conmutación menores que 1μ S.

Los MOSFET's de potencia son conmutadores de alta velocidad y en estos pueden inducirse esfuerzos que no son típicos en otros dispositivos más lentos.

A menudo los circuitos de compuerta se diseñan para obtener altas velocidades de conmutación.


WINIVERSIDAD T	ECNOLOGICA NACIO	Electrónica de Potencia
Profesor	Curso	Año
Ing. Oros, Ramón C. Ing. Avramovich Javier	5R2	2013

Los nuevos dispositivos son lo suficientemente robustos como para resistir transitorios de sobre tensión y además tienen suficiente capacidad como para soportar la corriente de avalancha. (Este es el caso de los TMOS IV y V, HEXFET, etc.).

Otro punto a tener en cuenta son los tiempos de conmutación, dado que en las hojas de datos son medidos en condiciones standard, para poder ser comparados con otros transistores.

En la práctica estos valores están supeditados principalmente a las condiciones del driver de base y del tipo de carga.


Los tiempos de conmutación son indispensables para el cálculo de las pérdidas dinámicas o de conmutación.



 $\begin{array}{c|c} i_{B} & & & \\ & i_{B1} & & i_{B2} \\ & & \\ i_{C} & & \\ & t_{d} & & \\ & t_{r} & & \\ & & \\ \end{array}$

Tiempos de conmutación paraun MOSFET

Tiempos de conmutación para un BJT



Tiempos de conmutación para un IGBT

UNIVERSIDAD T	ECNOLOGICA NACIO	Electrónica de Potencia
Profesor	Curso	Año
Ing. Oros, Ramón C. Ing. Avramovich Javier	5R2	2013

<u>Tiempo de retardo (t_d):</u> Se toma el tiempo que va desde que se satura el transistor hasta el instante en que la corriente de colector (o drenador) llega a un 10% de su valor final.

<u>Tiempo de subida (t_r):</u> Se toma entre el instante en que la corriente de colector (o drenador) pasa de un 10% de su valor final al instante en que llega a un 90% del mismo valor.

<u>Tiempo de saturación (t_{ON}) :</u> Está definido como el intervalo de tiempo desde el crecimiento instantáneo de la corriente de base (o tensión de compuerta) hasta el crecimiento del 90% de la corriente de colector (o drenador). En la práctica t_{ON} es aproximadamente tr.

<u>Tiempo de almacenamiento y de caída (ts, tr):</u> Cuando se bloquea el transistor bipolar, comienza el cambio de corriente de base de la polarización directa a la inversa hasta que cae la corriente de colector. El tiempo de almacenamiento es el que se mide desde el instante en que se ordena el apagado del transistor hasta que la corriente de colector o drenador desciende un 10%. Los transistores MOSFET's no tienen tiempo de almacenamiento, porque no son dispositivos de portadores minoritarios.


El tiempo de caída se mide desde el 90% de la corriente de caída de colector (o drenador) a un 10% de la misma.

<u>Tiempo de cola (t_t):</u> Solo se indica en los transistores de elevada tensión y se mide desde que la corriente de colector (drenador) disminuye al 10% al 2%.

Con el fin de evitar la sobre saturación de los transistores de potencia, llevando esto a un aumento no deseado de los tiempos de conmutación, se suele utilizar una red conocida como red antisaturadora o "Baker Clamp". El Baker Clamp es un lazo de realimentación que controla la corriente de base. Se utiliza sólo en los BJT (Transistores bipolares).

Transistor BIPOLAR:


Modos de trabajo:



Áreas de operación segura:

- 1. FBSOA (Forward Biased Safe Operating Area): área segura de operación en polarización directa.
- 2. RBSOA (Reverse Biased Safe Operating Area): área de operación segura en polarización inversa, o en el apagado.





La diferencia del FBSOA entre el MOSFET y el BJT es que, el BJT tiene segunda ruptura (curva 3) debida a la tecnología de portadores minoritarios, y no tiene la curva de la ley de Ohm (debido a R_{DS(on)} del MOSFET), porque la caída de tensión Vce de saturación del BJT no responde a la Ley de Ohm.

El BJT tiene un área RBSOA, donde la curva 3r depende de la corriente de apagado.


Red antisaturadora:

Es un circuito que evita que el transistor opere en la zona de saturación o sobresaturación lo que provoca mayores tiempos de conmutación (tiempo de almacenamiento).


Cuando un transistor se satura la unión base colector se polariza directamente y la cantidad de cargas acumuladas aumenta considerablemente, haciendo más grandes los tiempos de apagado por lo que la saturación severa y la sobresaturación deben evitarse.

La sobresaturación se da cuando la corriente de colector disminuye sin disminuir la corriente de base.

El exceso de portadores minoritarios, producto de la sobresaturación es el responsable del tiempo de almacenamiento. Con la red antisaturadora se elimina este exceso, disminuyendo dicho tiempo. El tiempo de caída no es afectado.







Analizando la malla se puede deducir que:

$$Vce = Vbe + V_{D2} - V_{D1} \rightarrow Vbe \cong Vce$$

Dado que:

$$Vcb = Vce - Vbe \rightarrow Vcb \cong 0$$


Con lo que se logra que el transistor nunca sature.

En los transistores de potencia esta teoría no se puede aplicar, aquí la red antisaturadora tiende a disminuir muy poco el tiempo de almacenamiento pero mejora abruptamente el tiempo de caída. Esto ocurre cuando los transistores de potencia son operados en la saturación y casi-saturación.

WINIVERSIDAD T	ECNOLOGICA NACIO	TUAL	Electrónica de Potencia
Profesor	Curso		Año
Ing. Oros, Ramón C. Ing. Avramovich Javier	5R2		2013

2 - Circuito PWM:

Con el fin de ensayar los dispositivos bajo estudio, se implementó el circuito generador de onda cuadrada con un SG3525 como se muestra en la siguiente figura:



Para conocer la frecuencia de salida del PWM usamos la ecuación suministrada por el fabricante:


$$f_{out} = \frac{1}{2C_2(0.7R_{V1} + 3R_3)}$$

Tomando a R3 = 330Ω , a C2 = 1nF y a RV1 como un trimpot de $200k\Omega$ obtenemos una frecuencia mínima de 3,5KHz y máxima teórica de 500kHz que abarca en exceso el rango que nos era necesario (de 10kHz a 80kHz). RV2 se utiliza para variar el ciclo útil de la señal.

WINIVERSIDAD T	ECNOLOGICA NACIO	
Profesor	Curso	Año
Ing. Oros, Ramón C. Ing. Avramovich Javier	5R2	2013

3 - Desarrollo del driver para transistor BJT:

Se implementó el siguiente circuito como driver para el BJT BU208:



La señal de entrada es una onda cuadrada que varía entre 0 y 5V y en el esquema está representada por la entrada PWM.

El transistor Q2 es el que excita al transistor Q4 cuando la señal de entrada está en alto, mientras que Q1 y Q3 están polarizados en la zona de corte por lo que no conducen durante ese intervalo. Además Q4 recibe un sobreimpulso para acelerar el tiempo de conmutación (Off→On), esto se logra mediante el agregado del capacitor C2 en paralelo a R2 que es la resistencia de polarización de Q2.


Los transistores Q1 y Q3 solo conducen durante el instante de transición (On→Off) de la señal de entrada, esto se debe a que el capacitor C1 bloquea la tensión de continua de entrada, dejando pasar solamente la variación de la señal, mientras que el diodo D1 desvía a masa los pulsos positivos. Gracias a la conducción de Q3 en este instante, se acelera el apagado de Q4 utilizando una tensión negativa para evacuar las cargas minoritarias de la base.


Por último la red Baker compuesta por D2, D3 y D4 evita que el transistor se sature disminuyendo así el tiempo de apagado.


UNIVERSIDAD T	ECNOLOGICA NACIO		de
Profesor	Curso	Año	
Ing. Oros, Ramón C. Ing. Avramovich Javier	5R2	2013	

Oscilogramas correspondientes al driver BJT con red Baker:

Ib, sobre R=1Ω:








WINIVERSIDAD T	ECNOLOGICA NACIO	Electrónica de Potencia
Profesor	Curso	Año
Ing. Oros, Ramón C. Ing. Avramovich Javier	5R2	2013


Tensión en la carga:




En las mediciones con red Baker hemos obtenido los siguientes tiempos:

Tiempo de retardo (t _d)	0,25 μS
Tiempo de subida (t _r)	5,5 μS
Tiempo de almacenamiento (t _s)	1,70 μS
Tiempo de caída (t _f)	0,27 μS
Tiempo de cola (t _t)	0,20 μS


Oscilogramas correspondientes al driver BJT sin red Baker:



WINIVERSIDAD T	ECNOLOGICA NACIO	TURL	ectrónica de Potencia
Profesor	Curso		Año
Ing. Oros, Ramón C. Ing. Avramovich Javier	5R2		2013



Tensión en la carga:



Como resultado de las mediciones sin red Baker se obtuvieron los siguientes tiempos:

Tiempo de retardo (t _d)	0,15 μS
Tiempo de subida (t _r)	1,40 μS
Tiempo de almacenamiento (t _s)	2,9 μS
Tiempo de caída (t _f)	4,6 μS
Tiempo de cola (t _t)	2,3 μS

WINIVERSIDAD T	ECNOLOGICA NACIO	
Profesor	Curso	Año
Ing. Oros, Ramón C. Ing. Avramovich Javier	5R2	2013


Tabla comparativa:

Driver transistor BJT	Con Red Baker	Sin Red Baker
Tiempo de retardo (t _d)	0,25 μS	0,15 μS
Tiempo de subida (t _r)	5,5 μS	1,40 μS
Tiempo de almacenamiento (t _s)	1,70 μS	2,9 μS
Tiempo de caída (t _f)	0,27 μS	4,6 μS
Tiempo de cola (t _t)	0,20 μS	2,3 μS

WINIVERSIDAD T	ECNOLOGICA NACIO	
Profesor	Curso	Año
Ing. Oros, Ramón C. Ing. Avramovich Javier	5R2	2013

4 - Desarrollo para driver del transistor MOSFET e IGBT:

Tanto para el MOSFET como para el IGBT se procedió a implementar el siguiente circuito:



El Transistor de salida está excitado por un transformador de señal el cual sirve de aislador entre etapas. A la salida de este transformador hay una resistencia R1 de 100 Ω para absorber el exceso de energía almacenada en el núcleo durante el período de apagado de la señal de entrada, además de referenciar a masa el Gate de Q1. La corriente del transformador es controlada por M1, al cual ingresa la señal de PWM.

El transformador se realizó con núcleo y cazoleta de tamaño ETD29 extraído de una fuente Switching, no tenemos la certeza exacta del material del mismo por lo que asumimos que es el sugerido en el enunciado de este trabajo práctico a fin de realizar los cálculos para la construcción del transformador.

El transistor MOSFET es un dispositivo controlado por tensión, por lo que necesita un cierto nivel en la compuerta del mismo para que el dispositivo conduzca corriente a través del drenador, para saturar el dispositivo se necesitan alrededor de 10V. Alimentamos por lo tanto el primario del transformador con 12V y realizamos un transformador con relación de vueltas de 1:1.


Se eligió un alambre de 0,3 mm de diámetro con lo que evitamos el posible calentamiento del transformador, quedando luego se una serie de cálculos empíricos un transformador con las siguientes características:


Núcleo	ETD29
Relación de vueltas	1:1
Cantidad de vueltas	50
Alambre	0,3 mm


WINIVERSIDAD T	ECNOLOGICA NACIO	Electrónica de Potencia
Profesor	Curso	Año
Ing. Oros, Ramón C. Ing. Avramovich Javier	5R2	2013

Oscilogramas correspondientes al driver del MOSFET:

VGS:










WINIVERSIDAD T	ECNOLOGICA NACIO	
Profesor	Curso	Año
Ing. Oros, Ramón C. Ing. Avramovich Javier	5R2	2013

VDS:








En las mediciones con el transistor MOSFET obtuvimos los siguientes tiempos:

Tiempo de retardo (t _{d on})	80 nS
Tiempo de subida (t _r)	115 nS
Tiempo de retardo bajada (t _{doff})	54 nS
Tiempo de caída (t _f)	150 nS
Tiempo de cola (t _t)	-


WINIVERSIDAD T	ECNOLOGICA NACIO	Electrónica de Potencia
Profesor	Curso	Año
Ing. Oros, Ramón C. Ing. Avramovich Javier	5R2	2013

Se implementó el siguiente circuito como driver para el transistor IGBT:




Oscilogramas correspondientes al driver del IGBT:


VGE:



WINIVERSIDAD T	ECNOLOGICA NACIO	Electrónica Potencia	de
Profesor	Curso	Año	
Ing. Oros, Ramón C. Ing. Avramovich Javier	5R2	2013	

VCE:





En las mediciones con el transistor IGBT se obtuvieron los siguientes tiempos:

Tiempo de retardo (t _d)	162 nS
Tiempo de subida (t _r)	188 nS
Tiempo de almacenamiento (t _s)	55 nS
Tiempo de caída (t _f)	40 nS
Tiempo de cola (t _t)	-



5 - Conclusiones:

A través del transcurso del presente trabajo, hemos evidenciado la importancia de los drivers para obtener una mayor velocidad y aprovechar al máximo la potencia de los dispositivos estudiados en conmutación. Así evidenciamos que cada transistor, según su naturaleza provee ciertas ventajas y desventajas, que comparativamente lo pueden hacer más o menos apto para cada aplicación según sean los requerimientos.

De esta manera hemos aprendido la forma de trabajar con tres tecnologías distintas de transistores y cómo lograr la rápida conmutación para no exceder los límites seguros de trabajo, además de la implementación de un circuito generador de PWM con un circuito integrado comercial, SG3525.

En el diseño y experimentación con el integrado SG3525, aprendimos su funcionamiento, el control de tensión y corriente mediante el ciclo de trabajo de salida.

Para el driver del transistor BJT hemos utilizado un circuito disponible en la bibliografía de la cátedra, el cual funcionó sin mayores ajustes que el de las constantes de tiempo de conmutación, las cuales se lograron de forma empírica, ya que el cálculo de las mismas comprende no solo a las resistencias y capacitores de la malla de entrada sino también a los parámetros de entrada de los transistores (hie) los cuales son valores dinámicos y difíciles de determinar con exactitud para el cálculo.

Según lo observado en el caso del driver para transistores bipolares, la utilización de la red antisaturadora Baker redujo notablemente los tiempos de conmutación. Esta se implementó con el fin de evitar la sobre saturación del transistor bajo ensayo; recordando que si el transistor es llevado a la sobresaturación se dará un aumento no deseado de los tiempos de conmutación. Esto se pudo demostrar abriendo la red Baker, observándose principalmente un incremento en tiempo de apagado.

Se han medido las señales de base y colector con y sin red Baker obteniendo los siguientes resultados:

Driver transistor BJT	Con Red Baker	Sin Red Baker
Tiempo de retardo (t _d)	0,25 μS	0,15 μS
Tiempo de subida (t _r)	5,5 μS	1,40 μS
Tiempo de almacenamiento (t _s)	1,70 μS	2,9 μS
Tiempo de caída (t _f)	0,27 μS	4,6 μS
Tiempo de cola (t _t)	0,20 μS	2,3 μS

Como podemos observar el agregado de esta red de diodos mejora notablemente los tiempos apagado aunque a costa de un leve empeoramiento de los tiempos de encendido. Esta demora se debe a la realimentación negativa que provocan dichos diodos para que el transistor alcance el punto de conducción.

En cuanto al circuito excitador del MOSFET e IGBT pudimos utilizar el mismo circuito ya que la entrada de ambos es una compuerta aislada del mismo tipo. Si bien el circuito es mucho más simple que en el caso del BJT, la dificultad consiste en el diseño y armado del transformador. Pudimos observar los efectos de la saturación del núcleo en el osciloscopio, lo cual solucionamos agregando más vueltas en ambos bobinados según ecuaciones descriptas en páginas anteriores.

UNIVERSIDAD T	ECNOLOGICA NACIO		Electrónica de Potencia
Profesor	Curso		Año
Ing. Oros, Ramón C. Ing. Avramovich Javier	5R2	_	2013

Finalmente presentamos una tabla comparativa incluyendo a todos los dispositivos estudiados, unificando las unidades en μ S para una mejor interpretación y comparativa:

Tiempo \ Dispositivo	BJT con Red Baker	BJT sin Red Baker	MOSFET	IGBT
Tiempo de retardo (t _d)	0,25 μS	0,15 μS	80 nS	0,162 μS
Tiempo de subida (t _r)	5,5 μS	1,40 μS	115 nS	0,188 μS
Tiempo de almacenamiento (t _s)	1,70 μS	2,9 μS	54 nS	0,055 μS
Tiempo de caída (t _f)	0,27 μS	4,6 μS	150 nS	0,040 μS
Tiempo de cola (t _t)	0,20 μS	2,3 μS	-	-



BU208D BU508D/BU508DFI

HIGH VOLTAGE FAST-SWITCHING NPN POWER TRANSISTORS


- BU208D AND BU508DFI ARE STM PREFERRED SALESTYPES
- HIGH VOLTAGE CAPABILITY
- U.L. RECOGNISED ISOWATT218 PACKAGE (U.L. FILE # E81734 (N)
- JEDEC TO-3 METAL CASE
- NPN TRANSISTOR WITH INTEGRATED FREEWHEELING DIODE


APPLICATIONS:

 HORIZONTAL DEFLECTION FOR COLOUR TV

DESCRIPTION

The BU208D, BU508D and BU508DFI are manufactured using Multiepitaxial Mesa technology for cost-effective high performance and uses a Hollow Emitter structure to enhance switching speeds.





ABSOLUTE MAXIMUM RATINGS

Symbol	Parameter		Value		Unit
V _{CES}	Collector-Emitter Voltage (V _{BE} = 0)		1500		V
V_{CEO}	Collector-Emitter Voltage (I _B = 0)		700		V
V _{EBO}	Emitter-Base Voltage (I _C = 0)		10		V
Ic	Collector Current	8		Α	
I _{CM}	Collector Peak Current (t _p < 5 ms)		15		Α
		TO - 3	TO - 218	ISOWATT218	
P _{tot}	Total Dissipation at T _c = 25 °C	150	125	50	W
T _{stg}	Storage Temperature	-65 to 175	-65 to 150	-65 to 150	°C
Tj	Max. Operating Junction Temperature	175	150	150	°C

June 1998 1/8

BU208D / BU508D / BU508DFI

THERMAL DATA


			TO-3	TO-218	ISOWATT218	
R _{thj-case}	Thermal Resistance Junction-case	Max	1	1	2.5	°C/W

ELECTRICAL CHARACTERISTICS (T_{case} = 25 °C unless otherwise specified)


Symbol	Parameter	Test Conditions	Min.	Тур.	Max.	Unit
I _{CES}	Collector Cut-off Current (V _{BE} = 0)	V _{CE} = 1500 V V _{CE} = 1500 V			1 2	mA mA
I _{EBO}	Emitter Cut-off Current (I _C = 0)	V _{EB} = 5 V			300	mA
VCEO(sus)	Collector-Emitter Sustaining Voltage	I _C = 100 m A	700			V
V _{CE(sat)} *	Collector-Emitter Saturation Voltage	$I_C = 4.5 \text{ A}$ $I_B = 2 \text{ A}$			1	V
V _{BE(sat)} *	Base-Emitter Saturation Voltage	$I_C = 4.5 \text{ A}$ $I_B = 2 \text{ A}$			1.3	V
ts t _f	INDUCTIVE LOAD Storage Time Fall Time	$I_{C} = 4.5 \text{ A}$ $h_{FE} = 2.5$ $V_{CC} = 140 \text{ V}$ $L_{C} = 0.9 \text{ mH}$ $L_{B} = 3 \mu\text{H}$		7 550		ms ns
V _F	Diode Forward Voltage	I _F = 4 A			2	V
f⊤	Transition Frequency	Ic = 0.1 A V _{CE} = 5 V f = 5 MHz		7		MHz

^{*} Pulsed: Pulse duration = 300 μs, duty cycle 1.5 %


Safe Operating Area (TO-3)




Safe Operating Area (TO-218/ISOWATT218)




DC Current Gain




Base Emitter Saturation Voltage




Switching Time Inductive Load (see figure 1)




Collector Emitter Saturation Voltage



Switching Time Inductive Load




Switching Time Percentance vs. Case




477

Figure 1: Inductive Load Switching Test Circuit.




TO-3 MECHANICAL DATA

DIM.		mm		inch			
Dim.	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.	
А	11.00		13.10	0.433		0.516	
В	0.97		1.15	0.038		0.045	
С	1.50		1.65	0.059		0.065	
D	8.32		8.92	0.327		0.351	
Е	19.00		20.00	0.748		0.787	
G	10.70		11.10	0.421		0.437	
N	16.50		17.20	0.649		0.677	
Р	25.00		26.00	0.984		1.023	
R	4.00		4.09	0.157		0.161	
U	38.50		39.30	1.515		1.547	
V	30.00		30.30	1.187		1.193	




TO-218 (SOT-93) MECHANICAL DATA

DIM.		mm				
Dilli.	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.
Α	4.7		4.9	0.185		0.193
С	1.17		1.37	0.046		0.054
D		2.5			0.098	
E	0.5		0.78	0.019		0.030
F	1.1		1.3	0.043		0.051
G	10.8		11.1	0.425		0.437
Н	14.7		15.2	0.578		0.598
L2	_		16.2	_		0.637
L3		18			0.708	
L5	3.95		4.15	0.155		0.163
L6		31			1.220	
R	_		12.2	_		0.480
Ø	4		4.1	0.157		0.161



ISOWATT218 MECHANICAL DATA

DIM.		mm			inch		
DIIVI.	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.	
А	5.35		5.65	0.210		0.222	
С	3.3		3.8	0.130		0.149	
D	2.9		3.1	0.114		0.122	
D1	1.88		2.08	0.074		0.081	
E	0.75		1	0.029		0.039	
F	1.05		1.25	0.041		0.049	
G	10.8		11.2	0.425		0.441	
Н	15.8		16.2	0.622		0.637	
L1	20.8		21.2	0.818		0.834	
L2	19.1		19.9	0.752		0.783	
L3	22.8		23.6	0.897		0.929	
L4	40.5		42.5	1.594		1.673	
L5	4.85		5.25	0.190		0.206	
L6	20.25		20.75	0.797		0.817	
М	3.5		3.7	0.137		0.145	
N	2.1		2.3	0.082		0.090	
U		4.6			0.181		



57

Information furnished is believed to be accurate and reliable. However, STMicroelectronics assumes no responsibility for the consequences of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of STMicroelectronics. Specification mentioned in this publication are subject to change without notice. This publication supersedes and replaces all information previously supplied. STMicroelectronics products are not authorized for use as critical components in life support devices or systems without express written approval of STMicroelectronics.

The ST logo is a trademark of STMicroelectronics

© 1998 STMicroelectronics – Printed in Italy – All Rights Reserved STMicroelectronics GROUP OF COMPANIES


Australia - Brazil - Canada - China - France - Germany - Italy - Japan - Korea - Malaysia - Malta - Mexico - Morocco - The Netherlands - Singapore - Spain - Sweden - Switzerland - Taiwan - Thailand - United Kingdom - U.S.A.



Vishay Siliconix

Power MOSFET

PRODUCT SUMMARY							
V _{DS} (V)	50	500					
R _{DS(on)} (Ω)	V _{GS} = 10 V	0.85					
Q _g (Max.) (nC)	6	3					
Q _{gs} (nC)	9	.3					
Q _{gd} (nC)	3	2					
Configuration	Sin	igle					



FEATURES

- Dynamic dV/dt Rating
- Repetitive Avalanche Rated
- Fast Switching
- · Ease of Paralleling
- Simple Drive Requirements
- Compliant to RoHS Directive 2002/95/EC



DESCRIPTION

Third generation Power MOSFETs from Vishay provide the designer with the best combination of fast switching, ruggedized device design, low on-resistance and cost-effectiveness.

The TO-220AB package is universally preferred for all commercial-industrial applications at power dissipation levels to approximately 50 W. The low thermal resistance and low package cost of the TO-220AB contribute to its wide acceptance throughout the industry.

ORDERING INFORMATION	
Package	TO-220AB
Load (Dh) froe	IRF840PbF
Lead (Pb)-free	SiHF840-E3
SnPb	IRF840
SIPD	SiHF840

ABSOLUTE MAXIMUM RATINGS (T_C	= 25 °C, unl	ess otherwis	se noted)		
PARAMETER			SYMBOL	LIMIT	UNIT
Drain-Source Voltage			V_{DS}	500	V
Gate-Source Voltage			V_{GS}	± 20	V
T _C = 25 °C			8.0		
Continuous Drain Current	V _{GS} at 10 V	$T_C = 25 ^{\circ}C$ $T_C = 100 ^{\circ}C$	I _D -	5.1	A
Pulsed Drain Current ^a			I _{DM}	32	
Linear Derating Factor				1.0	W/°C
Single Pulse Avalanche Energy ^b			E _{AS}	510	mJ
Repetitive Avalanche Current ^a			I _{AR}	8.0	Α
Repetitive Avalanche Energy ^a			E _{AR}	13	mJ
Maximum Power Dissipation	T _C =	25 °C	P_{D}	125	W
Peak Diode Recovery dV/dt ^c			dV/dt	3.5	V/ns
Operating Junction and Storage Temperature Range	е		T _J , T _{stg}	- 55 to + 150	°C
Soldering Recommendations (Peak Temperature) for 10 s		-	300 ^d	7	
Mounting Tayous	6.20.0*	0.00 140		10	lbf ⋅ in
Mounting Torque	6-32 or M3 screw		<u> </u>	1.1	N⋅m

- a. Repetitive rating; pulse width limited by maximum junction temperature (see fig. 11).
- b. V_{DD} = 50 V, starting T_J = 25 °C, L = 14 mH, R_g = 25 Ω , I_{AS} = 8.0 A (see fig. 12).
- c. $I_{SD} \le 8.0$ A, $dI/dt \le 100$ A/ μ s, $V_{DD} \le V_{DS}$, $T_J \le 150$ °C.
- d. 1.6 mm from case.

^{*} Pb containing terminations are not RoHS compliant, exemptions may apply

Vishay Siliconix



THERMAL RESISTANCE RATINGS							
PARAMETER	SYMBOL	TYP.	MAX.	UNIT			
Maximum Junction-to-Ambient	R _{thJA}	-	62				
Case-to-Sink, Flat, Greased Surface	R _{thCS}	0.50	-	°C/W			
Maximum Junction-to-Case (Drain)	R _{thJC}	-	1.0				

SPECIFICATIONS ($T_J = 25$ °C, U	nless otherw	ise noted)					
PARAMETER	SYMBOL	TEST CONDITIONS		MIN.	TYP.	MAX.	UNIT
Static							
Drain-Source Breakdown Voltage	V_{DS}	V _{GS} = 0 V, I _D = 250 μA		500	-	-	V
V _{DS} Temperature Coefficient	$\Delta V_{DS}/T_{J}$	Reference	to 25 °C, I _D = 1 mA	-	0.78	-	V/°C
Gate-Source Threshold Voltage	V _{GS(th)}	$V_{DS} = V$	' _{GS} , I _D = 250 μA	2.0	-	4.0	V
Gate-Source Leakage	I _{GSS}	Vo	_{aS} = ± 20 V	-	-	± 100	nA
Zero Gate Voltage Drain Current	l	$V_{DS} = 5$	00 V, V _{GS} = 0 V	-	-	25	μA
Zero Gate Voltage Drain Guirent	I _{DSS}	$V_{DS} = 400 \text{ V}, \text{ V}$	$I_{GS} = 0 \text{ V}, T_{J} = 125 \text{ °C}$	1	-	250	μΑ
Drain-Source On-State Resistance	R _{DS(on)}	V _{GS} = 10 V	$I_D = 4.8 A^b$	-	-	0.85	Ω
Forward Transconductance	9 _{fs}	$V_{DS} = 5$	60 V, I _D = 4.8 A ^b	4.9	-	-	S
Dynamic							
Input Capacitance	C _{iss}	V	$t_{GS} = 0 \text{ V},$	1	1300	-	
Output Capacitance	C_{oss}	V	_{DS} = 25 V,	-	310	-	pF
Reverse Transfer Capacitance	C_{rss}	f = 1.0	MHz, see fig. 5	1	120	-	
Total Gate Charge	Q_g			-	-	63	
Gate-Source Charge	Q_{gs}	V _{GS} = 10 V	$I_D = 8 \text{ A}, V_{DS} = 400 \text{ V},$	-	-	9.3	nC
Gate-Drain Charge	Q_{gd}		see fig. 6 and 13 ^b	-	-	32	
Turn-On Delay Time	t _{d(on)}		<u> </u>	-	14	-	
Rise Time	t _r	$V_{DD} = 2$	250 V, I _D = 8 A	-	23	-	
Turn-Off Delay Time	t _{d(off)}	$R_g = 9.1 \Omega, R_l$	$_{\rm O}$ = 31 Ω , see fig. 10 ^b	-	49	-	ns
Fall Time	t _f			-	20	-	•
Internal Drain Inductance	L _D	Between lead, 6 mm (0.25") fro	m (-	4.5	-	
Internal Source Inductance	L _S	package and ce die contact	nter of	-	7.5	-	- nH
Drain-Source Body Diode Characteristic	cs				•	•	
Continuous Source-Drain Diode Current	I _S	MOSFET symbo	I	-	-	8.0	A
Pulsed Diode Forward Current ^a	I _{SM}	integral reverse p - n junction did	ode s	ı	-	32	
Body Diode Voltage	V_{SD}	T _J = 25 °C,	I _S = 8 A, V _{GS} = 0 V ^b	ı	-	2.0	V
Body Diode Reverse Recovery Time	t _{rr}	T 25 °C L -	= 8 A, dl/dt = 100 A/µsb	-	460	970	ns
Body Diode Reverse Recovery Charge	Q _{rr}	1J - 23 O, IF =	- ο Α, αι/αι – 100 Α/μS [~]	-	4.2	8.9	μC
Forward Turn-On Time	t _{on}	Intrinsic turn	on time is negligible (turn	on is do	minated b	by L _S and	L _D)

Notes

- a. Repetitive rating; pulse width limited by maximum junction temperature (see fig. 11).
- b. Pulse width $\leq 300~\mu s;$ duty cycle $\leq 2~\%.$



TYPICAL CHARACTERISTICS (25 °C, unless otherwise noted)




Fig. 1 - Typical Output Characteristics, T_C = 25 °C




Fig. 3 - Typical Transfer Characteristics




Fig. 2 - Typical Output Characteristics, T_C = 150 °C




Fig. 4 - Normalized On-Resistance vs. Temperature

Vishay Siliconix






Fig. 5 - Typical Capacitance vs. Drain-to-Source Voltage




Fig. 7 - Typical Source-Drain Diode Forward Voltage




Fig. 6 - Typical Gate Charge vs. Drain-to-Source Voltage





Fig. 8 - Maximum Safe Operating Area








Fig. 9 - Maximum Drain Current vs. Case Temperature




Fig. 10a - Switching Time Test Circuit




Fig. 10b - Switching Time Waveforms




Fig. 11 - Maximum Effective Transient Thermal Impedance, Junction-to-Case

Vishay Siliconix






Fig. 12a - Unclamped Inductive Test Circuit




Fig. 12b - Unclamped Inductive Waveforms




Fig. 12c - Maximum Avalanche Energy vs. Drain Current




Fig. 13a - Basic Gate Charge Waveform





Fig. 13b - Gate Charge Test Circuit



Peak Diode Recovery dV/dt Test Circuit







Fig. 14 - For N-Channel

Vishay Siliconix maintains worldwide manufacturing capability. Products may be manufactured at one of several qualified locations. Reliability data for Silicon Technology and Package Reliability represent a composite of all qualified locations. For related documents such as package/tape drawings, part marking, and reliability data, see www.vishay.com/ppg?91070.






TO-220AB



	MILLIN	METERS	INCHES		
DIM.	MIN.	MAX.	MIN.	MAX.	
Α	4.25	4.65	0.167	0.183	
b	0.69	1.01	0.027	0.040	
b(1)	1.20	1.73	0.047	0.068	
С	0.36	0.61	0.014	0.024	
D	14.85	15.49	0.585	0.610	
Е	10.04	10.51	0.395	0.414	
е	2.41	2.67	0.095	0.105	
e(1)	4.88	5.28	0.192	0.208	
F	1.14	1.40	0.045	0.055	
H(1)	6.09	6.48	0.240	0.255	
J(1)	2.41	2.92	0.095	0.115	
L	13.35	14.02	0.526	0.552	
L(1)	3.32	3.82	0.131	0.150	
ØР	3.54	3.94	0.139	0.155	
Q	2.60	3.00	0.102	0.118	

Notes

- * M = 1.32 mm to 1.62 mm (dimension including protrusion) Heatsink hole for HVM
- · Xi'an and Mingxin actual photo





Legal Disclaimer Notice

Vishay

Disclaimer

ALL PRODUCT, PRODUCT SPECIFICATIONS AND DATA ARE SUBJECT TO CHANGE WITHOUT NOTICE TO IMPROVE RELIABILITY, FUNCTION OR DESIGN OR OTHERWISE.

Vishay Intertechnology, Inc., its affiliates, agents, and employees, and all persons acting on its or their behalf (collectively, "Vishay"), disclaim any and all liability for any errors, inaccuracies or incompleteness contained in any datasheet or in any other disclosure relating to any product.

Vishay makes no warranty, representation or guarantee regarding the suitability of the products for any particular purpose or the continuing production of any product. To the maximum extent permitted by applicable law, Vishay disclaims (i) any and all liability arising out of the application or use of any product, (ii) any and all liability, including without limitation special, consequential or incidental damages, and (iii) any and all implied warranties, including warranties of fitness for particular purpose, non-infringement and merchantability.

Statements regarding the suitability of products for certain types of applications are based on Vishay's knowledge of typical requirements that are often placed on Vishay products in generic applications. Such statements are not binding statements about the suitability of products for a particular application. It is the customer's responsibility to validate that a particular product with the properties described in the product specification is suitable for use in a particular application. Parameters provided in datasheets and/or specifications may vary in different applications and performance may vary over time. All operating parameters, including typical parameters, must be validated for each customer application by the customer's technical experts. Product specifications do not expand or otherwise modify Vishay's terms and conditions of purchase, including but not limited to the warranty expressed therein.

Except as expressly indicated in writing, Vishay products are not designed for use in medical, life-saving, or life-sustaining applications or for any other application in which the failure of the Vishay product could result in personal injury or death. Customers using or selling Vishay products not expressly indicated for use in such applications do so at their own risk. Please contact authorized Vishay personnel to obtain written terms and conditions regarding products designed for such applications.

No license, express or implied, by estoppel or otherwise, to any intellectual property rights is granted by this document or by any conduct of Vishay. Product names and markings noted herein may be trademarks of their respective owners.

Material Category Policy

Vishay Intertechnology, Inc. hereby certifies that all its products that are identified as RoHS-Compliant fulfill the definitions and restrictions defined under Directive 2011/65/EU of The European Parliament and of the Council of June 8, 2011 on the restriction of the use of certain hazardous substances in electrical and electronic equipment (EEE) - recast, unless otherwise specified as non-compliant.

Please note that some Vishay documentation may still make reference to RoHS Directive 2002/95/EC. We confirm that all the products identified as being compliant to Directive 2002/95/EC conform to Directive 2011/65/EU.

Vishay Intertechnology, Inc. hereby certifies that all its products that are identified as Halogen-Free follow Halogen-Free requirements as per JEDEC JS709A standards. Please note that some Vishay documentation may still make reference to the IEC 61249-2-21 definition. We confirm that all the products identified as being compliant to IEC 61249-2-21 conform to JEDEC JS709A standards.

Revision: 02-Oct-12 Document Number: 91000

International Rectifier


IRG4BC40U

UltraFast Speed IGBT

INSULATED GATE BIPOLAR TRANSISTOR

Features


- UltraFast: optimized for high operating frequencies 8-40 kHz in hard switching, >200 kHz in resonant mode
- Generation 4 IGBT design provides tighter parameter distribution and higher efficiency than Generation 3
- Industry standard TO-220AB package



 $V_{CES} = 600V$ $V_{CE(on) typ.} = 1.72V$ $@V_{GE} = 15V, I_C = 20A$

Benefits

- Generation 4 IGBTs offer highest efficiency available
- IGBTs optimized for specified application conditions
- Designed to be a "drop-in" replacement for equivalent industry-standard Generation 3 IR IGBTs



Absolute Maximum Ratings

	Parameter	Max.	Units
V _{CES}	Collector-to-Emitter Voltage	600	V
I _C @ T _C = 25°C	Continuous Collector Current	40	
I _C @ T _C = 100°C	Continuous Collector Current	20	Α
I _{CM}	Pulsed Collector Current ①	160	
I _{LM}	Clamped Inductive Load Current ②	160	
V _{GE}	Gate-to-Emitter Voltage	±20	V
E _{ARV}	Reverse Voltage Avalanche Energy 3	15	mJ
P _D @ T _C = 25°C	Maximum Power Dissipation	160	w
P _D @ T _C = 100°C	Maximum Power Dissipation	65	VV
T_{J}	Operating Junction and	-55 to +150	
T _{STG}	Storage Temperature Range		°C
	Soldering Temperature, for 10 sec.	300 (0.063 in. (1.6mm) from case)	
	Mounting torque, 6-32 or M3 screw.	10 lbf•in (1.1N•m)	

Thermal Resistance

	Parameter	Min.	Тур.	Max.	Units
$R_{\theta JC}$	Junction-to-Case			0.77	
$R_{\theta CS}$	Case-to-Sink, flat, greased surface		0.50		°C/W
$R_{\theta JA}$	Junction-to-Ambient, typical socket mount			80	
Wt	Weight		2 (0.07)		g (oz)

Electrical Characteristics @ T_J = 25°C (unless otherwise specified)


	Parameter	Min.	Тур.	Max.	Units	Conditions
$V_{(BR)CES}$	Collector-to-Emitter Breakdown Voltage	600			V	$V_{GE} = 0V, I_{C} = 250\mu A$
V _{(BR)ECS}	Emitter-to-Collector Breakdown Voltage ④	18			V	$V_{GE} = 0V$, $I_{C} = 1.0A$ See Fig. 2, 5
$\Delta V_{(BR)CES}/\Delta T_{c}$	Temperature Coeff. of Breakdown Voltage		0.63		V/°C	$V_{GE} = 0V, I_{C} = 1.0mA$
V _{CE(on)}	Collector-to-Emitter Saturation Voltage		1.72	2.1		$I_C = 20A$ $V_{GE} = 15V$
			2.15		V	I _C = 40A
			1.7			I _C = 20A, T _J = 150°C
$V_{GE(th)}$	Gate Threshold Voltage	3.0		6.0		$V_{CE} = V_{GE}, I_{C} = 250 \mu A$
$\Delta V_{GE(th)}/\Delta T_J$	Temperature Coeff. of Threshold Voltage		-13		mV/°C	$V_{CE} = V_{GE}, I_{C} = 250 \mu A$
9 _{fe}	Forward Transconductance S	11	18		S	$V_{CE} = 100V, I_{C} = 20A$
				250		$V_{GE} = 0V, V_{CE} = 600V$
I _{CES}	Zero Gate Voltage Collector Current			2.0	μΑ	V _{GE} = 0V, V _{CE} = 10V, T _J = 25°C
				2500		V _{GE} = 0V, V _{CE} = 600V, T _J = 150°C
I _{GES}	Gate-to-Emitter Leakage Current			±100	nA	$V_{GE} = \pm 20V$

Switching Characteristics @ T_J = 25°C (unless otherwise specified)

	Parameter	Min.	Тур.	Max.	Units	Conditions
Qg	Total Gate Charge (turn-on)		100	150		I _C = 20A
Q _{ge}	Gate - Emitter Charge (turn-on)		16	25	nC	V _{CC} = 400V See Fig. 8
Q _{gc}	Gate - Collector Charge (turn-on)		40	60		$V_{GE} = 15V$
t _{d(on)}	Turn-On Delay Time		34			$T_J = 25^{\circ}C$
t _r	RiseTime		19		ns	$I_C = 20A, V_{CC} = 480V$
t _{d(off)}	Turn-Off Delay Time		110	175		$V_{GE} = 15V$, $R_G = 10\Omega$
t _f	FallTime		120	180		Energy losses include "tail"
E _{on}	Turn-On Switching Loss		0.32			
E _{off}	Turn-Off Switching Loss		0.35		mJ	See Fig. 10, 11, 13, 14
E _{ts}	Total Switching Loss		0.67	1.0		
t _{d(on)}	Turn-On Delay Time		30			$T_J = 150^{\circ}C$,
t _r	RiseTime		19		ns	$I_C = 20A, V_{CC} = 480V$
t _{d(off)}	Turn-Off Delay Time		220			$V_{GE} = 15V$, $R_G = 10\Omega$
t _f	FallTime		160			Energy losses include "tail"
Ets	Total Switching Loss		1.4		mJ	See Fig. 13, 14
LE	Internal Emitter Inductance		7.5		nΗ	Measured 5mm from package
Cies	Input Capacitance		2100			V _{GE} = 0V
Coes	Output Capacitance		140		рF	V _{CC} = 30V See Fig. 7
C _{res}	Reverse Transfer Capacitance		34			f = 1.0MHz

Notes:

- 1 Repetitive rating; V_{GE} = 20V, pulse width limited by max. junction temperature. (See fig. 13b)
- $@~~V_{CC}$ = 80%(V_{CES}), V_{GE} = 20V, L = 10µH, R $_{G}$ = 10Ω, (see fig. 13a)
- ③ Repetitive rating; pulse width limited by maximum junction temperature.
- 4 Pulse width \leq 80µs; duty factor \leq 0.1%.
- ⑤ Pulse width 5.0µs, single shot.



 $\label{eq:Fig. 1-Typical Load Current vs. Frequency} Fig. 1 - Typical Load Current vs. Frequency (For square wave, I=I_{RMS} of fundamental; for triangular wave, I=I_{PK})$




Fig. 2 - Typical Output Characteristics $T_C = 25^{\circ}C$





Fig. 3 - Typical Transfer Characteristics



2.5 V_{GE} = 15V 80µs PULSE WIDTH

1.5

1.0

-60 -40 -20 0 20 40 60 80 100 120 140 160

T_J, Junction Temperature (°C)

Fig. 4 - Maximum Collector Current vs. Case Temperature

Fig. 5 - Collector-to-Emitter Voltage vs. Junction Temperature




Fig. 6 - Maximum Effective Transient Thermal Impedance, Junction-to-Case




Fig. 7 - Typical Capacitance vs. Collector-to-Emitter Voltage




Fig. 8 - Typical Gate Charge vs. Gate-to-Emitter Voltage




Fig. 9 - Typical Switching Losses vs. Gate Resistance





Fig. 10 - Typical Switching Losses vs. Junction Temperature

International
TOR Rectifier








Fig. 11 - Typical Switching Losses vs. Collector-to-Emitter Current

Fig. 12 - Turn-Off SOA





0 - 480V 480µF 960V 0 - W

Fig. 13a - Clamped Inductive Load Test Circuit

Fig. 13b - Pulsed Collector Current Test Circuit




Fig. 14a - Switching Loss Test Circuit

* Driver same type as D.U.T., VC = 480V





Fig. 14b - Switching Loss Waveforms

Case Outline and Dimensions — TO-220AB



CONFORMS TO JEDEC OUTLINE TO-220AB

 ${\tt Dimensions} \,\, {\tt in} \,\, {\tt Millimeters} \,\, {\tt and} \,\, ({\tt Inches})$



IR WORLD HEADQUARTERS: 233 Kansas St., El Segundo, California 90245, USA Tel: (310) 252-7105
IR EUROPEAN REGIONAL CENTRE: 439/445 Godstone Rd, Whyteleafe, Surrey CR3 OBL, UK Tel: ++ 44 (0)20 8645 8000
IR CANADA: 15 Lincoln Court, Brampton, Ontario L6T3Z2, Tel: (905) 453 2200
IR GERMANY: Saalburgstrasse 157, 61350 Bad Homburg Tel: ++ 49 (0) 6172 96590
IR ITALY: Via Liguria 49, 10071 Borgaro, Torino Tel: ++ 39 011 451 0111
IR JAPAN: K&H Bldg., 2F, 30-4 Nishi-Ikebukuro 3-Chome, Toshima-Ku, Tokyo 171 Tel: 81 (0)3 3983 0086
IR SOUTHEAST ASIA: 1 Kim Seng Promenade, Great World City West Tower, 13-11, Singapore 237994 Tel: ++ 65 (0)838 4630
IR TAIWAN:16 Fl. Suite D. 207, Sec. 2, Tun Haw South Road, Taipei, 10673 Tel: 886-(0)2 2377 9936

Data and specifications subject to change without notice. 4/00

Note: For the most current drawings please refer to the IR website at: http://www.irf.com/package/