Projekt Architektura Systemów Komputerowych 2

Wydział Elektrotechniki Automatyki i Informatyki Politechnika Świętokrzyska

Studia: Stacjonarne I stopnia	Kierunek: Informatyka						
Data oddania: 18.01.2017	Grupa: 2ID15						
Ocena:	 Monika Molenda Bartłomiej Osak Tomasz Pasternak 						
Temat projektu:							
Projekt Nr 5							

Polecenie:

Wykonać projekt mikroprocesora oraz układów towarzyszących zgodnie z przedstawionymi we wstępie do instrukcji specyfikacją i ograniczeniami. Ponadto mikroprocesor musi:

- mieć możliwość zaadresowania 4096 słów pamięci operacyjnej,
- wspierać adresowania: domyślne, natychmiastowe, indeksowe,
- wspierać segmentację pamięci z podziałem na segment kodu programu i segment danych,
- posiadać odpowiednią liczbę rejestrów segmentowych,
- posiadać rejestr licznika rozkazów (tylko do odczytu),
- posiadać 4 rejestry uniwersalne,
- wykonywać rozkazy:
 - przesyłanie danych rej-nat, rej-rej, rej-pam,
 - dodawanie/odejmowanie rej-nat, rej-rej,
 - blokowe przesyłanie danych w pamięci z użyciem licznika powtórzeń,
 - porównywanie rej-rej,
 - wykonywanie skoku bezwarunkowego do adresu podanego jako liczba lub rejestr,
 - wykonywanie skoków warunkowych, gdy większe, mniejsze, równe,
 - wyliczanie wartości funkcji logicznych dla rej-nat, rej-rej.

Podstawową długością słowa mikroprocesora jest 8 bitów. Rejestr znaczników musi być aktualizowany po wykonaniu odpowiednik rozkazów. Słowo rozkazu mikroprocesora MUSI posiadać zmienną długość. Długość słowa na magistrali danych mikroprocesora ma wynosić 8 bitów. W pamięci należy przygotować program, który będzie demonstrował możliwości mikroprocesora (treść pseudokodu wraz z treścią assemblera należy zamieścić w sprawozdaniu).

1. Rejestry:

Symbol	Kod rejestru	Opis rejestru			
R ₀	00	Rejestr uniwersalny			
R ₁	01	Rejestr uniwersalny, licznik powtórzeń operacji blokowych			
R_2	10	Rejestr uniwersalny			
R ₃	11	Rejestr uniwersalny			
	Inne	e rejestry			
S	ymbol	Opis rejestru			
ACC_{ALU}		Akumulator ALU			
ACC _{NAT}		Akumulator wartości natychmiastowej			
FLAGS		Rejestr znaczników			
CS, DS		Rejestry segmentowe			
SI, DI		Rejestry indeksowe			
PC		Rejestr licznika programu			

2. Projekt rozkazu:

Kod grupy	Kod rozkazu	Opis rozkazu					
grupy	0	peracje jednoargumentowe					
	M - kod podgrupy , CC - kod operacji, RR - kod rejestru						
	dla M=0	M CC [nat8]					
	0 00 [nat8]	jmp - skok bezwarunkowy					
0.00	0 01 [nat8]	jg - skok warunkowy, gdy >					
000	0 10 [nat8]	jl - skok warunkowy, gdy <					
	0 11 [nat8]	je - skok warunkowy, gdy =					
	dla M=1	M CC RR					
	1 00 RR	jmp – skok bezwarunkowy					
		Operacje dwuargumentowe					
	M - kod podgrupy, CCCC - kod o	operacji, RR - kod rejestru I, <mark>RR -kod rejestru II, F - operacja z flagą</mark>					
	dla M=0	M CCCC RR RR F					
	0 0000RR RR 0	add RR, RR					
	0 0000RR RR 1	adc RR, RR					
	0 0001RR RR 0	sub RR, RR					
	0 0001RR RR 1	sbb RR, RR					
	0 0010RR RR -	cmp RR, RR					
	0 0011RR RR -	and RR, RR					
	0 0100RR RR -	or RR, RR					
001	0 0101RR RR -	xor RR, RR					
	dla M=1	M CCCC RR F [nat8]					
	1 0000RR 0 [nat8]	add RR, [nat8]					
	1 0000RR 1 [nat8]	adc RR, [nat8]					
	1 0001RR 0 [nat8]	sub RR, [nat8]					
	1 0001RR 1 [nat8]	sbb RR, [nat8]					
	1 0010RR [nat8]	and RR, [nat8]					
	1 0011RR [nat8]	and RR, [nat8] or RR, [nat8]					
	1 0011RR [nat8] 1 0100RR [nat8]	or RR, [nat8] xor RR, [nat8]					
	1 0011RR [nat8] 1 0100RR [nat8] 1 0101RR1	or RR, [nat8] xor RR, [nat8] sub RR, 1					
	1 0011RR [nat8] 1 0100RR [nat8] 1 0101RR 1 Operacje prz	or RR, [nat8] xor RR, [nat8] sub RR, 1 esyłania danych rej-rej, rej-nat, rej-pam					
	1 0011RR [nat8] 1 0100RR [nat8] 1 0101RR 1 Operacje prz M - kod po	or RR, [nat8] xor RR, [nat8] sub RR, 1 esyłania danych rej-rej, rej-nat, rej-pam odgrupy, RR - kod rejestru I, RR -kod rejestru II					
010	1 0011RR [nat8] 1 0100RR [nat8] 1 0101RR 1 Operacje prz M - kod po dla M=0	or RR, [nat8] xor RR, [nat8] sub RR, 1 esyłania danych rej-rej, rej-nat, rej-pam odgrupy, RR - kod rejestru I, RR -kod rejestru II M RR RR					
010	1 0011RR [nat8] 1 0100RR [nat8] 1 0101RR 1 Operacje prz M - kod po dla M=0 0 RR RR	or RR, [nat8] xor RR, [nat8] sub RR, 1 esyłania danych rej-rej, rej-nat, rej-pam odgrupy, RR - kod rejestru I, RR -kod rejestru II MRR RR mov RR, RR					
010	1 0011RR [nat8] 1 0100RR [nat8] 1 0101RR1 Operacje prz M - kod po dla M=0 0 RR RR M - kod p	or RR, [nat8] xor RR, [nat8] sub RR, 1 esyłania danych rej-rej, rej-nat, rej-pam odgrupy, RR - kod rejestru I, RR -kod rejestru II M RR RR mov RR, RR oodgrupy, CC - kod operacji, RR - kod rejestru					
010	1 0011RR [nat8] 1 0100RR [nat8] 1 0101RR 1	or RR, [nat8] xor RR, [nat8] sub RR, 1 esyłania danych rej-rej, rej-nat, rej-pam odgrupy, RR - kod rejestru I, RR -kod rejestru II MRR RR mov RR, RR oodgrupy, CC - kod operacji, RR - kod rejestru M RR [nat8]					
	1 0011RR [nat8] 1 0100RR [nat8] 1 0101RR 1	or RR, [nat8] xor RR, [nat8] sub RR, 1 esyłania danych rej-rej, rej-nat, rej-pam odgrupy, RR - kod rejestru I, RR -kod rejestru II MRR RR mov RR, RR oodgrupy, CC - kod operacji, RR - kod rejestru M RR [nat8] mov RR, [nat8]					
010	1 0011RR [nat8] 1 0100RR [nat8] 1 0101RR [nat8] 1 0101RR1	or RR, [nat8] xor RR, [nat8] sub RR, 1 esyłania danych rej-rej, rej-nat, rej-pam odgrupy, RR - kod rejestru I, RR -kod rejestru II MRR RR mov RR, RR oodgrupy, CC - kod operacji, RR - kod rejestru M RR [nat8] mov RR, [nat8] M RR 00 dla: [SI] ,01 dla: [DI]					
	1 0011RR [nat8] 1 0100RR [nat8] 1 0101RR [nat8] 1 0101RR 1	or RR, [nat8] xor RR, [nat8] sub RR, 1 esyłania danych rej-rej, rej-nat, rej-pam odgrupy, RR - kod rejestru I, RR -kod rejestru II MRR RR mov RR, RR oodgrupy, CC - kod operacji, RR - kod rejestru M RR [nat8] mov RR, [nat8] M RR 00 dla: [SI] ,01 dla: [DI] mov RR, [SI]					
	1 0011RR [nat8] 1 0100RR [nat8] 1 0101RR [nat8] 1 0101RR 1	or RR, [nat8] xor RR, [nat8] sub RR, 1 esyłania danych rej-rej, rej-nat, rej-pam odgrupy, RR - kod rejestru I, RR -kod rejestru II MRR RR mov RR, RR oodgrupy, CC - kod operacji, RR - kod rejestru M RR [nat8] mov RR, [nat8] mov RR, [si] mov RR, [si] mov RR, [Di]					
	1 0011RR [nat8] 1 0100RR [nat8] 1 0101RR [nat8] 1 0101RR 1	or RR, [nat8] xor RR, [nat8] sub RR, 1 esyłania danych rej-rej, rej-nat, rej-pam odgrupy, RR - kod rejestru I, RR -kod rejestru II MRR RR mov RR, RR odgrupy, CC - kod operacji, RR - kod rejestru M RR [nat8] mov RR, [nat8] M RR 00 dla: [SI] ,01 dla: [DI] mov RR, [SI] mov RR, [DI] eracja blokowego przesyłania danych					
	1 0011RR [nat8] 1 0100RR [nat8] 1 0101RR [nat8] 1 0101RR 1	or RR, [nat8] xor RR, [nat8] sub RR, 1 esyłania danych rej-rej, rej-nat, rej-pam odgrupy, RR - kod rejestru I, RR -kod rejestru II MRR RR mov RR, RR oodgrupy, CC - kod operacji, RR - kod rejestru M RR [nat8] mov RR, [nat8] M RR 00 dla: [SI] ,01 dla: [DI] mov RR, [SI] mov RR, [DI]					

3. Założenia dla kontrolera:

Sygnały 1b: ADR₀, ADR₃ Sygnały 2b: ADR₁, ADR₂ Sygnały 4b: ADR₄

Sygnały ładowania rejestrów: LD_{aa} , LD_{ACC_NAT} , LD_{ACC_ALU} , LD_{FLAGS} .

4. Mikroinstrukcje:

Lp.	Cykl	Mikroinstrukcja	Opis
1.		$R_{aa} = WE$	Ładowanie wartości z wejścia
1.			układu do rejestrów.
	t0:	$ADR_0=0$, $ADR_1=aa$	
	t1:	LD _{aa} =1	
2.		$R_{aa} = R_{aa} + R_{bb}$	Dodawanie wartości dwóch rejestrów i zapis wyniku do rejestru (ADD)
	t0:	$ADR_1=aa$, $ADR_2=bb$, $ADR_3=0$, $ADR_4=0$	
	t1:	LD _{ACC_ALU} =1	
	t2:	$LD_{FLAGS}=1$, $ADR_0=1$, $ADR_1=aa$	
	t3:	LD _{aa} =1	
3.		$R_{aa} = R_{aa} + R_{bb}$	Dodawanie wartości dwóch rejestrów oraz flagi CF i zapis wyniku do rejestru (ADC)
	t0:	$ADR_1=aa$, $ADR_2=bb$, $ADR_3=0$, $ADR_4=1$	
	t1:	LD _{ACC_ALU} =1	
	t2:	LD_{FLAGS} =1, ADR_0 =1, ADR_1 =aa	
	t3:	LD _{aa} =1	
4.		$R_{aa} = R_{aa} - R_{bb}$	Odejmowanie wartości dwóch rejestrów i zapis wyniku do rejestru (SUB)
	t0:	$ADR_1=aa$, $ADR_2=bb$, $ADR_3=0$, $ADR_4=2$	
	t1:	LD _{ACC_ALU} =1	
	t2:	$LD_{FLAGS}=1$, $ADR_0=1$, $ADR_1=aa$	
	t3:	LD _{aa} =1	
5.		$R_{aa} = R_{aa} - R_{bb}$	Odejmowanie wartości dwóch rejestrów oraz flagi CF i zapis wyniku do rejestru (SBB)
	t0:	$ADR_1=aa$, $ADR_2=bb$, $ADR_3=0$, $ADR_4=3$	
	t1:	LD _{ACC_ALU} =1	
	t2:	$LD_{FLAGS}=1$, $ADR_0=1$, $ADR_1=aa$	
	t3:	LD _{aa} =1	
6.		R _{aa} cmp R _{bb}	Porównywanie dwóch rejestrów i wynik zapisany w rejestrze flag
	t0:	$ADR_1=aa$, $ADR_2=bb$, $ADR_3=0$	
	t1:	LD _{FLAGS} =1	
7.		$R_{aa} = R_{aa}$ and R_{bb}	Iloczyn logiczny dwóch rejestrów i zapis wyniku do rejestru
	t0:	$ADR_1=aa$, $ADR_2=bb$, $ADR_3=0$, $ADR_4=5$	
	t1:	LD _{ACC_ALU} =1, ADR ₀ =1, ADR ₁ =aa	
	t2:	LD _{aa} =1	

8.		$R_{aa} = R_{aa} \text{ or } R_{bb}$	Suma logiczna dwóch rejestrów
0.			i zapis wyniku do rejestru
-	t0:	ADR_1 =aa, ADR_2 =bb, ADR_3 =0, ADR_4 =6	
=	t1: t2:	$LD_{ACC_ALU}=1$, $ADR_0=1$, $ADR_1=aa$ $LD_{aa}=1$	
	ιΔ.	1 ''	Różnica symetryczna dwóch
9.		$R_{aa} = R_{aa} xor R_{bb}$	rejestrów i zapis wyniku do rejestru
-	t0:	$ADR_1=aa$, $ADR_2=bb$, $ADR_3=0$, $ADR_4=7$	
-	t1:	$LD_{ACC_ALU}=1$, $ADR_0=1$, $ADR_1=aa$	
	t2:	LD _{aa} =1	
10.		$R_{aa} = R_{bb}$	Przesyłanie zawartości danego rejestru
	t0:	$ADR_1=bb$, $ADR_4=8$	rejestra do wskazanego rejestra
	t1:	LD _{ACC_ALU} =1, ADR ₀ =1, ADR ₁ =aa	
	t2:	LD _{aa} =1	
11.		$R_{aa} = R_{aa} + [nat8]$	Dodawanie wartości rejestru i [nat], zapis wartości do rejestru
11.		Naa — Naa I [Hato]	(ADD)
	t0:	ADR ₁ =aa, ADR ₃ =1, ADR ₄ =0	
	t1:	LD _{ACC_ALU} =1	
	t2:	$LD_{FLAGS}=1$, $ADR_0=1$, $ADR_1=aa$	
	t3:	LD _{aa} =1	
			Dodawanie wartości rejestru i [nat] oraz flagi CF, zapis wartości
12.		$R_{aa} = R_{aa} + [nat8]$	do rejestru
			(ADC)
-	t0:	$ADR_1=aa$, $ADR_3=1$, $ADR_4=1$	
	t1:	LD _{ACC_ALU} =1	
	t2:	LD _{FLAGS} =1, ADR ₀ =1, ADR ₁ =aa	
	ι3:	LD _{aa} =1	Odejmowanie wartości rejestru
13.		$R_{aa} = R_{aa} - [nat8]$	i [nat], zapis wartości do rejestru
			(SUB)
-	t0:	$ADR_1=aa$, $ADR_3=1$, $ADR_4=2$	
	t1: t2:	LD _{ACC_ALU} =1	
	t3:	LD _{FLAGS} =1, ADR ₀ =1, ADR ₁ =aa LD _{aa} =1	
	ισ.		Odejmowanie wartości rejestru
14.		$R_{aa} = R_{aa} - [nat8]$	i [nat] oraz flagi CF, zapis wartości
17.		Naa — Naa - [IIaw]	do rejestru
	+0	ADD ADD 1 ADD 2	(SBB)
-	t0:	ADR_1 =aa, ADR_3 =1, ADR_4 =3	
	t1:	LD _{ACC_ALU} =1	
	t2:	$LD_{FLAGS}=1$, $ADR_0=1$, $ADR_1=aa$	
	t3:	LD _{aa} =1	
15.		$R_{aa} = R_{aa}$ and [nat8]	Iloczyn logiczny wartości rejestru i [nat], zapis wyniku do rejestru
	t0:	ADR_1 =aa, ADR_3 =1, ADR_4 =5	
	t1:	LD _{ACC_ALU} =1, ADR ₀ =1, ADR ₁ =aa	
	t2:	LD _{aa} =1	
		uu -	

16.		$R_{aa} = R_{aa}$ or [nat8]	Suma logiczna wartości rejestru
	t0:	ADR ₁ =aa, ADR ₃ =1, ADR ₄ =6	i [nat], zapis wyniku do rejestru
	t1:	LD _{ACC_ALU} =1, ADR ₀ =1, ADR ₁ =aa	
	t2:	LD _{aa} =1	
17.		$R_{aa} = R_{aa} \text{ xor } [\text{nat8}]$	Różnica symetryczna wartości
			rejestru i [nat], zapis wyniku do rej
	t0:	$ADR_1=aa$, $ADR_3=1$, $ADR_4=7$	
	t1:	$LD_{ACC_ALU}=1$, $ADR_0=1$, $ADR_1=aa$	
	t2:	LD _{aa} =1	
18.		$ACC_{NAT} = WE$	Ładowanie wartości z wejścia układu do rejestru ACC _{NAT} .
	t0:	ADR ₀ =0	and the separate second
	t1:	LD _{ACC_NAT} =1	
19.		$R_{01} = R_{01} - 1$	Dekrementacja rejestru licznikowego w operacji blokowej
	t0:	$ADR_1=1$, $ADR_4=10$	
	t1:	LD _{ACC_ALU} =1, ADR ₀ =1, ADR ₁ =1	
	t2:	LD ₁ =1	
20.		$R_2[DI] = R_3[SI]$	Przesyłanie blokowe bajtu spod offsetu adresu z SI(tu:R3) do komórki pod adresem w DI(tu:R2).
	t0:	ADR ₁ =3, ADR ₄ =8	nome pou darebem w Dr(tunta).
	t1:	$LD_{ACC ALU}=1$, $ADR_0=1$, $ADR_1=2$	
	t2:	LD ₂ =1	

5. Format mikrooperacji

Operacja	ADR ₀	ADR ₁	ADR ₂	ADR ₃	ADR ₄	LD _{aa}	LD _{ACC_NAT}	LD _{ACC_ALU}	LD _{FLAGS}
D WE	0	aa	-	1	-	ı	-	-	-
$R_{aa}=WE$	-	1	-	1	-	1	-	-	-
	-	aa	bb	0	0000	1	-	-	-
$R_{aa}=R_{aa}+R_{bb}$	-	1	-	1	-	1	-	1	-
N _{aa} −N _{aa} +N _{bb}	1	aa	-	-	-	-	-	-	1
	-	-	-	-	-	1	-	-	-
	-	aa	bb	0	0001	ı	ı	-	-
$R_{aa} = R_{aa} + R_{bb} z CF$	-	-	-	-	-	-	-	1	-
N _{aa} — N _{aa} T N _{bb} Z Cr	1	aa	-	-	-	-	-	-	1
	-	-	-	-	-	1	-	-	-
	-	aa	bb	0	0010	-	-	-	-
$R_{aa} = R_{aa} - R_{bb}$	-	-	-	-	-	-	-	1	-
Naa — Naa - Nbb	1	aa	-	-	-	-	-	-	1
	-	-	-	-	-	1	-	-	-
	-	aa	bb	0	0011	-	-	-	-
$R_{aa} = R_{aa} - R_{bb} z CF$	-	-	-	-	-	-	-	1	-
Naa — Naa - Nbb Z CF	1	aa	-	-	-	-	-	-	1
	-	-	-	-	-	1	-	-	-

	_	aa	bb	0	-	-	-	-	-
R _{aa} cmp R _{bb}	-	-	-	-	-	-	-	-	1
	-	aa	bb	0	0101	-	-	-	-
R _{aa} =R _{aa} and R _{bb}	1	aa	-	-	-	-	-	1	-
	-	-	-	-	-	1	-	-	-
	-	aa	bb	0	0110	-	-	-	-
R _{aa} =R _{aa} or R _{bb}	1	aa	-	-	-	-	-	1	-
	-	-	-	-	-	1	-	-	-
	-	aa	bb	0	0111	-	-	-	-
R _{aa} =R _{aa} xor R _{bb}	1	aa	-	-	-	-	-	1	-
	-	-	-	-	-	1	-	-	-
	-	bb	-	-	1000	-	-	-	-
$R_{aa} = R_{bb}$	1	aa	-	-	-	-	-	1	-
	-	-	-	-	-	1	-	-	-
A G G YAYE	0	-	-	-	-	-	-	-	-
$ACC_{NAT} = WE$	-	-	-	-	-	-	-	1	-
	-	aa	-	1	0000	-	-	-	-
D D (10]	-	-	-	-	-	-	-	1	-
$R_{aa}=R_{aa}+[nat8]$	1	aa	-	-	-	-	-	-	1
	-	-	-	-	-	1	-	-	-
	-	aa	-	1	0001	-	-	-	-
D D [+0] - CF	-	-	-	-	-	-	-	1	-
R _{aa} =R _{aa} +[nat8] z CF	1	aa	-	-	-	-	-	-	1
	1	-	-	-	-	1	-	-	-
	-	aa	-	1	0010	-	-	-	-
D _D [mat0]	-	-	-	-	-	-	-	1	-
$R_{aa}=R_{aa}-[nat8]$	1	aa	-	-	-	ı	-	-	1
	ı	-	-	-	-	1	-	-	-
	1	aa	-	1	0011	ı	-	-	-
D -D [not0] z CE	1	-	-	-	-	ı	-	1	-
R _{aa} =R _{aa} -[nat8] z CF	1	aa	-	-	-	•	-	-	1
	-	-	-	-	-	1	-	-	-
	-	aa	-	1	0101	-	-	-	-
R _{aa} =R _{aa} and [nat8]	1	aa	-	-	-	-	-	1	-
	-	-	-	-	-	1	-	-	-
	-	aa	-	1	0110	-	-	-	-
R _{aa} =R _{aa} or [nat8]	1	aa	-	-	-	-	-	1	-
	-	-	-	-	-	1	-	-	-
	-	aa	-	1	0111	-	-	-	-
R _{aa} =R _{aa} xor [nat8]	1	aa	-	-	-	-	-	1	-
	-	-	-	-	-	1	-	-	-

$R_{01} = R_{01} - 1$	-	01	-	-	1010	-	-	-	-
	1	01	-	-	-	-	-	1	-
	ı	-	-	-	-	1(01)	-	-	-
	-	11	-	-	1000	-	-	-	-
$R_2[DI]=R_3[SI]$	1	10	-	-	-	-	-	1	-
	Ī	-	-	-	-	1(10)	-	-	-