

CHIPONE

集创北方

ICND1065

(1~64 扫 PWM 恒流输出 LED 显示屏驱动芯片)


概述

ICND1065 是一款专为全彩 LED 显示屏设计的驱动 IC，16 路 PWM 恒流输出，1~64 扫任意扫。可选用不同的外挂电阻对输出级电流大小进行调节，精确控制 LED 的发光亮度。

ICND1065 会缓存输入的 16 位数据并转化为灰阶输出，并通过优化 PWM 输出提高低灰显示一致性。内部集成了 LED 开路检测，从而解决了开路十字架问题。内部自建消隐电路，可以良好的消除下鬼隐。ICND1065 无需外部提供 GCLK 信号，优化系统 EMI。

ICND1065 内部采用了电流精确控制技术，可使片间误差低于 $\pm 2.0\%$ ，通道间误差低于 $\pm 2.0\%$ 。显示方面可以有效解决低灰色块、偏色、麻点、第一行偏暗等问题。

封装




特性

- ✧ 16 路 PWM 恒流源输出
- ✧ 1~64 扫任意扫
- ✧ 输出电流设定范围：
 - 1~20mA $\times$ 16@ $V_{DD}=5V$ 路恒定电流输出
 - 1~16mA $\times$ 16@ $V_{DD}=4.2V$ 路恒定电流输出
- ✧ 电流精度
 - 通道间： $\pm 1.5\%$ (典型值)， $\pm 2.0\%$ (最大值)
 - 芯片间： $\pm 1.5\%$ (典型值)， $\pm 2.0\%$ (最大值)
- ✧ 6 位电流增益调整：50%~200%
- ✧ 数据传输频率： $f_{MAX}=25MHz$
- ✧ 供电电压： $V_{DD}=3.3\sim 5.5V$
- ✧ 工作温度范围： $T_{opr}=-40\sim 85^{\circ}C$
- ✧ 显示时钟倍频
- ✧ 无需外部 GCLK 信号，优化 EMI
- ✧ 集成下鬼隐消除功能
- ✧ 集成灯珠保护电路，减少灯珠损坏
- ✧ 消除开路十字架


引脚说明

SSOP24-P-150-0.635




ICND1065AP (SSOP24)		
管脚编号	管脚名称	功能说明
1	GND	接地端
2	SDI	串行数据输入端
3	DCLK	数据时钟，用于写入数据与指令
4	LE	据与指令的锁存端，不同的 LE 长度代表不同指令
5~20	OUT0 ~ OUT15	恒流灌电流输出端
21	ROW	换行信号
22	SDO	串行数据输出端
23	REXT	外挂电阻输入端，可调节输出端恒流值
24	VDD	电源输入端

ICND1065 框图




I/O 等效电路


1. ROW, SDI, LE



2. DCLK



3.SDO

绝对最大额定值($T_a = 25^\circ\text{C}$)

特性	符号	额定值	单位
电源电压	V_{DD}	0 ~ 6.0	V
输出电流	I_O	20	mA
输入电压	V_{IN}	-0.4 ~ $V_{DD}+0.4$	V
输出耐受电压	V_{OUT}	10	V
时钟频率	F_{CLK}	25	MHz
消耗功耗 (4 层印刷电路板上, 25°C)	SSOP24 P_D	1.98	W
热阻抗	SSOP24 $R_{th(j-a)}$	64	$^\circ\text{C/W}$
工作温度	T_{opr}	-40 ~ 85	$^\circ\text{C}$
存储温度	T_{stg}	-55 ~ 150	$^\circ\text{C}$

电气特性 (如果不另外说明, $V_{DD} = 5V$, $T_a = 25^\circ C$)

特性	符号	测试电路	测试条件	最小值	典型值	最大值	单位
高电平逻辑输出电压	V_{OH}	1	$I_{OH} = -1mA$, SDO	$V_{DD} - 0.4$	-	V_{DD}	V
低电平逻辑输出电压	V_{OL}	1	$I_{OH} = +1mA$, SDO	-	-	0.4	V
高电平逻辑输入电压	V_{IH}	3	-	$0.7 \times V_{DD}$	-	V_{DD}	V
低电平逻辑输入电压	V_{IL}	3	-	GND	-	$0.3 \times V_{DD}$	V
高电平逻辑输入电流	I_{IH}	2	$V_{IN} = V_{DD}$, SDI, CLK, LE, ROW	-	-	1	μA
低电平逻辑输入电流	I_{IL}	1	$V_{IN} = GND$, SDI, CLK, LE, ROW	-1	-	-	μA
电源电流	I_{VDD}	4	$I_{OUT} = 1mA$	-	3.6	-	mA
恒流源误差	ΔI_{Ochl}	5	恒流范围 0.5mA~20mA	-	1.0	2.0	%
	ΔI_{Ochip}	5		-	1.0	2.0	%
恒流源电源电压调节	$\%V_{DD}$	5	$V_{DD} = 4.5 \sim 5.5V$, $R_{EXT} = 3k\Omega$, $\overline{OUT0} \sim \overline{OUT15}$	-	± 1	-	%/V
恒流源输出电压调节	$\%V_{OUT}$	5	$V_O = 0.6 \sim 3.0V$, $R_{EXT} = 3k\Omega$, $\overline{OUT0} \sim \overline{OUT15}$	-	± 1	-	%/V

电气特性 (如果不另外说明, $V_{DD} = 3.3V$, $T_a = 25^\circ C$)

特性	符号	测试电路	测试条件	最小值	典型值	最大值	单位
高电平逻辑输出电压	V_{OH}	1	$I_{OH} = -1mA$, SDO	$V_{DD} - 0.4$	-	V_{DD}	V
低电平逻辑输出电压	V_{OL}	1	$I_{OH} = +1mA$, SDO	-	-	0.4	V
高电平逻辑输入电压	V_{IH}	3	-	$0.7 \times V_{DD}$	-	V_{DD}	V
低电平逻辑输入电压	V_{IL}	3	-	GND	-	$0.3 \times V_{DD}$	V
高电平逻辑输入电流	I_{IH}	2	$V_{IN} = V_{DD}$, SDI, CLK, LE, ROW	-	-	1	μA
低电平逻辑输入电流	I_{IL}	1	$V_{IN} = GND$, SDI, CLK, LE, ROW	-1	-	-	μA
电源电流	I_{VDD}	4	$I_{OUT} = 1mA$	-	3.3	-	mA
恒流源误差	ΔI_{Ochl}	5	恒流范围 0.5mA~10mA	-	1.0	2.0	%
	ΔI_{Ochip}	5		-	1.0	2.0	%
恒流源电源电压调节	$\%V_{DD}$	5	$V_{DD} = 3.0 \sim 3.6V$, $R_{EXT} = 3k\Omega$, $\overline{OUT0} \sim \overline{OUT15}$	-	± 1	-	%/V
恒流源输出电压调节	$\%V_{OUT}$	5	$V_O = 0.6 \sim 1.0V$, $R_{EXT} = 3k\Omega$, $\overline{OUT0} \sim \overline{OUT15}$	-	± 1	-	%/V


开关特性 (如果不另外说明, $V_{DD} = 5\text{ V}$, $T_a = 25^\circ\text{C}$)

特 性	符号	测试电路	测试条件	最小值	典型值	最大值	单位
输出端关闭时间	t_{or}	6	$R_{EXT}=3\text{k}\Omega$	-	36	-	ns
输出端开启时间	t_{of}	6	$R_L=540\Omega$, $C_L=10\text{pF}$	-	35	-	ns
传输延迟时间	DCLK-SDO	t_{pLH}	$C_L=10\text{pF}$	-	20	-	ns
建立时间	SDI—DCLK↑	t_{SU_SDI}	-	7	-	-	ns
	LE↑—DCLK↑	t_{SU_LE}	-	7	-	-	
保持时间	DCLK↑—SDI	t_{HD_SDI}	-	7	-	-	ns
	DCLK↑—LE↓	t_{HD_LE}	-	7	-	-	
最小脉冲宽度	DCLK	t_{wCLK}	-	20	-	-	ns
	LE	t_{wLE}	-	20	-	-	
	ROW	t_{wROW}	-	160	-	-	
时钟频率	F_{DCLK}	6	-	-	-	25	MHz
灰阶频率	F_{GCLK}		-	-	-	50	

开关特性 (如果不另外说明, $V_{DD} = 3.3\text{ V}$, $T_a = 25^\circ\text{C}$)


特 性	符号	测试电路	测试条件	最小值	典型值	最大值	单位
输出端关闭时间	t_{or}	6	$R_{EXT}=3\text{k}\Omega$	-	39	-	ns
输出端开启时间	t_{of}	6	$R_L=540\Omega$, $C_L=10\text{pF}$	-	38	-	ns
传输延迟时间	DCLK-SDO	t_{pLH}	$C_L=10\text{pF}$	-	22	-	ns
建立时间	SDI—DCLK↑	t_{SU_SDI}	-	7	-	-	ns
	LE↑—DCLK↑	t_{SU_LE}	-	7	-	-	
保持时间	DCLK↑—SDI	t_{HD_SDI}	-	7	-	-	ns
	DCLK↑—LE↓	t_{HD_LE}	-	7	-	-	
最小脉冲宽度	DCLK	t_{wCLK}	-	20	-	-	ns
	LE	t_{wLE}	-	20	-	-	
	ROW	T_{wROW}	-	160	-	-	
时钟频率	F_{DCLK}	6	-	-	-	25	MHz
灰阶频率	F_{GCLK}		-	-	-	50	

测试波形




测试电路


测试电路 1: 高电平逻辑输出电压/低电平逻辑输出电压




测试电路 2: 高电平逻辑输入电流/下拉电阻



测试电路 3: 低电平逻辑输入电流




测试电路 4：电源电流




测试电路 5：恒流输出/恒流误差


恒流电源电压调节/恒流输出电压调节



测试电路 6：开关特性



应用信息





上图为 ICND1065 64 扫应用示例图。

恒流信息

ICND1065采用了精确电流驱动控制技术，同一芯片的不同通道间，不同芯片之间的电流差异极小。

- 1) 通道间电流差异<±2.0%，芯片间的电流差异<±2.0%。
- 2) 具有不受负载端电压影响的电流输出特性，如下图所示。输出电流将不随LED 顺向电压 V_F 的变化而变化。






调节输出电流

ICND1065 通过外接电阻 R_{ext} 来调节输出电流 (I_{out}), 计算公式为:

$$I_{out} = (18/R_{ext}) * I_{gain} \quad (I_{gain}: 50\% \sim 200\%)$$




封装体散热功率

封装体的最大散热功率 P_{D-MAX} ,由公式: $P_{D-MAX}=(T_J-T_a)/R_{th(j-a)}$ 计算所得。当ICND1065的16个通道全部打开时, ICND1065的工作功耗 $P_{D-OP}=(I_{DD}\times V_{DD})+(I_{out}\times Duty\times V_{DS}\times 16)$ 。为确保 $P_{D-OP}\leq P_{D-MAX}$,可输出的最大电流 $I_{out-max}$ 和Duty Cycle要满足以下关系:



$$I_{out-max}=\frac{\frac{T_J-T_a}{R_{th(j-a)}}-(I_{DD}\times V_{DD})}{V_{DS}\times Duty\times 16}$$

封装	$R_{th(j-a)}(^{\circ}C/W)$	$P_{D-MAX}(W)$ $T_a=25^{\circ}C$
SSOP24	64	1.98



负载端供用电压 (V_{LED})


为使封装体散热能力达到优化,建议输出端电压 (V_{DS}) 的最佳操作范围是0.4V~1.0V (此时 $I_{OUT}=1\sim 20mA$)。如果 $V_{DS}=V_{LED}-V_F$ 且 $V_{LED}=5V$ 时,此时过高的输出端电压 (V_{DS}) 可能会导致 $P_D(act) > P_D(max)$;在此状况,建议尽可能使用较低的 V_{LED} 电压供用,也可用外串电阻或齐纳二极管当做 V_{DROP} 。此刻导致 $V_{DS}=(V_{LED}-V_F)-V_{DROP}$,达到降低输入电压 (V_{DS}) 值效果。外串电阻或齐纳二极管的应用图可参阅下图。



封装尺寸

SSOP24-P-150-0.635

SSOP24 (150mil) PACKAGE OUTLINE DIMENSIONS



Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	—	1.750	—	0.069
A1	0.100	0.250	0.004	0.010
A2	1.250	—	0.049	—
b	0.203	0.305	0.008	0.012
c	0.102	0.254	0.004	0.010
D	8.450	8.850	0.333	0.348
E1	3.800	4.000	0.150	0.157
E	5.800	6.200	0.228	0.244
e	0.635 (BSC)		0.025 (BSC)	
L	0.400	1.270	0.016	0.050
θ	0°	8°	0°	8°

产品订购信息

产品编号	封装（无铅环保）
ICND1065AP	SSOP24-0.635

版本说明

版本	日期	备注
1.0	2022/12	初次发布
1.1	2023/05	修改脉冲宽度

声明：

北京集创北方科技股份有限公司保留说明书的更改权，恕不另行通知！

任何半导体产品在特定条件下都有一定的失效或发生故障的可能，用户有责任在使用Chipone产品进行系统设计和整机制造时遵守安全标准并采取安全措施，以避免潜在失败风险及可能造成人身伤害或财产损失情况的发生！

集智创芯，我公司将竭诚为客户提供更优秀的产品！