## ĐẠI HỌC ĐÀ NẵNG TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN TỬ - VIỄN THÔNG





# BÁO CÁO CUỐI KÌ PBL4

## ĐỀ TÀI:

## ĐIỀU CHẾ ADC

Sinh viên thực hiện: Nguyễn Bá Thành

: Võ Đức Hiếu

Lớp : 21DTCLC4

Nhóm : 21.40

Giảng viên : TS.Võ Duy Phúc

## TÓM TẮT

Điều chế ADC hay Analog-to-Digital Converter là một thành phần quan trọng trong hệ thống viễn thông hiện đại. ADC là thiết bị điện tử chuyển đổi tín hiệu analog (liên tục) thành tín hiệu digital (rời rạc), cho phép các hệ thống digital xử lý và truyền tải thông tin từ thế giới thực. ADC có nhiều loại kiến trúc khác nhau như:

- Successive Approximation Register (SAR) ADC: Có độ chính xác tốt, tiêu thụ điện năng thấp và tốc đô vừa phải. Ứng dung trong đo lường, thiết bi IoT, cảm biến, hệ thống nhúng.
- Delta-Sigma ADC: Độ phân giải rất cao, khả năng lọc nhiễu tốt. Sử dụng trong âm thanh số, y tế, thiết bi đo chính xác cao.
- Flash ADC: Tốc độ rất cao, độ trễ thấp nhưng tiêu thụ điện năng lớn, tốn diện tích. Được dùng trong radar, thu phát RF, xử lý tín hiệu tốc đô cao.
- Dual slope: Chính xác, ít bị nhiễu, đơn giản nhưng tốc độ chậm. Nên được dùng trong máy đo đa năng (multimeter), thiết bi đo lường chính xác.
- Pipelined: Cân bằng giữa tốc độ và độ phân giải nhưng độ trễ cao hơn Flash, phức tạp hơn SAR. Dùng cho xử lý tín hiệu ảnh, video, thu nhân dữ liêu tốc đô cao.

Tai Việt Nam, ngành viễn thông đang phát triển nhanh chóng với sư chuyển đổi số mạnh mẽ. Theo Mordor Intelligence, thị trường viễn thông Việt Nam dự kiến sẽ tăng trưởng với tốc độ CAGR 1.21% trong giai đoạn 2024-2029, và sự phát triển này sẽ đi kèm với nhu cầu cao hơn về ADC. Các nhà mang lớn như Viettel, Vinaphone, và Mobifone đang đầu tư manh vào cơ sở ha tầng số, bao gồm triển khai công nghệ 5G và mở rông ha tầng cáp quang.

Trên toàn cầu, thị trường ADC đang phát triển mạnh mẽ, đặc biệt trong bối cảnh công nghệ 5G và IoT. Theo báo cáo của Grand View Research, thị trường ADC toàn cầu được dư báo sẽ đạt 10.5 tỷ USD vào năm 2025, với tốc đô tăng trưởng CAGR 7.8% từ 2020 đến 2025.

Với độ phân giải cao hơn để xử lý tín hiệu phức tạp cùng với tốc độ chuyển đổi nhanh hơn để đáp ứng yêu cầu truyền tải dữ liệu lớn và tốc độ lấy mẫu có thể lên đến 250 kS/s thì điều chế ADC là một thành phần quan trọng trong hệ thống viễn thông hiện đai, đóng góp vào sư phát triển của ngành công nghệ số ở Việt Nam và trên toàn thế giới.

## LỜI NÓI ĐẦU VÀ CẨM ƠN

Trong những thập kỷ gần đây, Việt Nam đang bước vào một kỷ nguyên phục hưng công nghệ đầy mạnh mẽ, từng bước khẳng định vị thế của mình trên bản đồ công nghệ thế giới. Từ một nền kinh tế chủ yếu dưa vào nông nghiệp, đất nước đã có những chuyển mình sâu sắc để trở thành một trung tâm công nghệ năng động, với những bước tiến vững chắc trong các lĩnh vực như viễn thông, công nghệ thông tin và các công nghệ tiên tiến mới nổi.

Trong dòng chảy đổi mới đó, công nghệ chuyển đổi tương tư – số (ADC - Analog to Digital Converter) và các kỹ thuật điều chế liên quan đang dần trở thành một trong những hướng phát triển trong điểm, mở ra tiềm năng ứng dụng to lớn không chỉ trong ngành viễn thông, mà còn trong tự động hóa, y sinh, công nghệ quốc phòng và các hệ thống nhúng thông minh.

Tại Việt Nam, nhiều tập đoàn công nghệ lớn như VNPT, Viettel và FPT đang đầu tư manh mẽ vào nghiên cứu và ứng dung các giải pháp dưa trên công nghê ADC. Đồng hành cùng định hướng quốc gia đó, Trường Đại học Bách khoa – Đại học Đà Nẵng, với bề dày truyền thống đào tạo và nghiên cứu kỹ thuật, đang đóng vai trò nòng cốt trong việc đào tao nguồn nhân lực chất lương cao.

Trước hết, chúng em xin bày tỏ lòng biết ơn sâu sắc đến thầy T.S Võ Duy Phúc, người đã tận tình hướng dẫn và đồng hành cùng em trong suốt quá trình nghiên cứu và hoàn thiện đề tài. Những kiến thức chuyển môn, sự hỗ trợ quý báu và tinh thần khích lệ từ thầy là nguồn động lực lớn để chúng em vượt qua những khó khăn trong quá trình thực hiện.

Chúng Em xin gửi lời cảm ơn chân thành đến khoa Điện tử - Viễn thông và ban lãnh đạo Trường Đại học Bách khoa – Đại học Đà Nẵng đã tạo điều kiện thuận lợi cả về cơ sở vật chất lẫn môi trường học thuật để chúng em có cơ hội tiếp cận và phát triển chuyên môn trong lĩnh vực công nghệ tiên tiến.

Cuối cùng, chúng em hy vọng rằng đề tài này sẽ đóng góp một phần nhỏ vào kho tàng tri thức kỹ thuật, đồng thời là bước đệm cho các nghiên cứu chuyên sâu hơn trong tương lai, góp phần vào sư phát triển bền vững của nền công nghệ Việt Nam.

Đà Nẵng, ngày 12 tháng 6 năm 2025

Người thực hiện

Nguyễn Bá Thành - Võ Đức Hiểu

## LỜI CAM ĐOAN LIÊM CHÍNH HỌC THUẬT

Chúng em xin cam đoan rằng toàn bộ nội dung trong báo cáo/luận văn/đề tài này là kết quả của quá trình học tập, nghiên cứu và thực hiện của riêng chúng em dưới sự hướng dẫn của giảng viên hướng dẫn.

Chúng em hoàn toàn chịu trách nhiệm về tính trung thực và liêm chính học thuật của báo cáo này. Các số liệu, kết quả, hình ảnh và trích dẫn trong báo cáo đều được trình bày một cách trung thực, có nguồn gốc rõ ràng và tuân thủ đúng các quy định về đao đức nghiên cứu và trích dẫn tài liêu.

Chúng em khẳng định rằng không sao chép, đạo văn hay sử dụng bất kỳ hình thức gian lân học thuật nào trong quá trình thực hiện báo cáo. Nếu phát hiện có bất kỳ hành vi vi phạm nào liên quan đến bản quyền hoặc tính trung thực học thuật, tôi xin hoàn toàn chiu trách nhiệm trước nhà trường và pháp luật.

Đà Nẵng, ngày 12 tháng 6 năm 2025

Người cam đoan

Nguyễn Bá Thành - Võ Đức Hiếu

## 

TÓM TẮT	1
LỜI NÓI ĐẦU VÀ CẢM ƠN	2
LỜI CAM ĐOAN LIÊM CHÍNH HỌC THUẬT	3
MỤC LỤC	4
DANH MỤC HÌNH ẢNH	5
DANH SÁCH TỪ VIẾT TẮT	6
CHƯƠNG 1: GIỚI THIỆU  Khái niệm	<b>7</b> 7 7 7
CHƯƠNG 2: LÝ THUYẾT  I. Tính chất	8 8 11 16
CHƯƠNG 3: MÔ PHỔNG         Bài 1:	20 20 21 22
KẾT LUẬN	24
TÀI LIÊU THAM KHẢO	25

# DANH MỤC HÌNH ẢNH

Hình 1:Các thành phân cơ bản của bộ chuyên đôi ADC	7
Hình 2: Sơ đồ tổng quát	7
Hình 3: Lấy mẫu	8
Hình 4: Aliasing (chồng phổ)	8
Hình 4: Anti-Aliasing	8
Hình 6: Lượng tử hóa	9
Hình 7: Độ phân giải ảnh hưởng đến tín hiệu số	10
Hình 8: Độ phân giải 16-bit(xám), 24-bit(cam)	10
Hình 10: SAR diagram	11
Hình 11: Flash diagram	12
Hình 12: Delta-Sigma diagram	13
Hình 13: Dual slope diagram	14
Hình 14: Pipelined diagram	15
Hình 15: QE diagram	16
Hình 16: THD diagram	16
Hình 17: SINAD diagram	17
Hình 18: SFDR diagram	18
Hình 19: INL diagram	18
Hình 20: Analog input	19
Hình 21: Digital output	19
Hình 22: Offset diagram	19
Hình 23: Gain diagram	19
Hình 24: Kết quả bài 1	20
Hình 25: Kệt quả bài 2	21
Hình 26: Kết quả bài 3	23

# DANH SÁCH TỪ VIẾT TẮT


Từ viết tắt	Tiếng Anh	Nghĩa tiếng Việt
ADC	Analog to Digital Converter	Bộ chuyển đổi tương tự sang số
DAC	Digital to Analog Converter	Bộ chuyển đổi số sang tương tự
DSP	Digital Signal Processing	Xử lý tín hiệu số
SNR	Signal to noise ratio	Tỷ lệ tín hiệu trên nhiễu
SQNR	Signal to quantization noise ratio	Tỷ lệ tín hiệu trên nhiễu lượng tử
SINAD	Signal to Noise and Distortion	Tỷ lệ tín hiệu trên nhiễu và méo
SAR	Successive Approximation Register	Thanh ghi xấp xỉ liên tiếp
ENOB	Effective number of bits	Số bit hiệu quả
SFDR	Spurious Free Dynamic Range	Dải động không có tín hiệu giả
INL	Integral Nonlinearity	Sai số không tuyến tính tích phân
DNL	Differential Nonlinearity	Sai số không tuyến tính vi phân
THD	Total Harmonic Distortion	Tổng méo hài
TUE	Total Unadjusted Error	Tổng sai số chưa điều chỉnh
OSR	Oversampling Ratio	Tỷ lệ lấy mẫu quá mức
LSB	Least Significant Bit	Bit có trọng số thấp nhất
MSB	Most Significant Bit	Bit có trọng số cao nhất
AFF	Anti-Aliasing Filter	Bộ lọc chống nhiễu alias / răng cưa

## CHƯƠNG 1: GIỚI THIỆU

### Khái niệm

Bộ chuyển đổi ADC (Analog-to-Digital Converter) là thiết bị điện tử có khả năng nhập các tín hiệu analog thông qua các kênh đầu vào và chuyển đổi chúng thành các giá trị số có thể được xử lý bởi các vi mạch số học. Quá trình chuyển đổi này diễn ra trong một khoảng thời gian nhất định và được điều khiển bởi một bộ điều khiển ADC, gồm 3 giai đoạn chính:

## Lấy mẫu (Sampling) => Lượng tử hóa (Quantize) => $M\tilde{a}$ hóa (Encoding)




Hình 1:Các thành phần cơ bản của bộ chuyển đổi ADC [5]

## Tại sao phải cần chuyển đổi tín hiệu tương tự sang tín hiệu số?

Việc chuyển đổi tín hiệu tương tự sang tín hiệu số là cần thiết vì nhiều lý do quan trọng như: lưu trữ và truyền tải dễ dàng, chống nhiễu tốt hơn, xử lý và phân tích dữ liệu hiệu quả hơn, bảo toàn chất lượng tín hiệu, tiết kiệm năng lượng và tài nguyên.

## Bộ chuyển đổi ADC quan trọng thế nào trong thực tế?

Tại Việt Nam, với gần 70% dân số sử dụng internet vào năm 2023, ADC được tích hợp trong các thiết bị như smartphone, router, và trạm 5G, hỗ trợ chuyển đổi tín hiệu chính xác. Trên toàn cầu, thị trường ADC dự kiến đạt 10.5 tỷ USD vào năm 2025, ADC đảm bảo chất lượng tín hiệu với độ phân giải cao (10-24 bit) và tốc độ lấy mẫu nhanh (lên đến 250 KS/s).




Hình 2: Sơ đồ tổng quát [6]

## CHƯƠNG 2: LÝ THUYẾT

## I. Tính chất

## 1. Tốc độ lấy mẫu (Sampling rate) là gì ?

Tốc độ lấy mẫu là tần số lấy các mẫu từ tín hiệu analog, đảm bảo tín hiệu số có thể tái tao chính xác tín hiệu gốc.




Hình 3: Lấy mẫu [2]

Nguyên lí: Theo định lý Nyquist Shannon, để tái tạo tín hiệu analog, tốc độ lấy mẫu  $f_s$  phải lớn hơn hoặc bằng gấp đôi tần số cao nhất  $f_{\text{max}}$  của tín hiệu:


$$f_s \ge 2f_{\max} \tag{1}$$

Nếu không, hiện tượng aliasing xảy ra, làm méo mó tín hiệu:



Hình 4: Aliasing (chồng phổ) [4]

Người ta thường sử dung bô loc chống aliasing (AAF) để loai bỏ tần số cao trước khi lấy mẫu giúp ngăn các tín hiệu sai lệch phá hỏng đô chính xác của phép đo:



Hình 5: Anti-Aliasing [4]

Theo nghiên cứu từ Dewesoft[4], bộ lọc này thường được tích hợp trước bộ lấy mẫu của ADC đảm bảo tín hiệu analog chỉ chứa các tần số dưới  $F_{
m cutoff}$ , khoảng  $F_{
m cutoff}$  - $F_{\text{max}}$  cho thấy hiệu suất cao trong việc giảm nhiễu tần số cao, phù hợp với các ADC như Delta-Sigma.

#### 2. Lương tử hóa và mã hóa là gì ? (Quantization and Encoding)

Lượng tử hóa là quá trình ánh xạ tín hiệu analog đã lấy mẫu thành các mức rời rạc  $2^N$ , dưa trên đô phân giải (N: số bit) kích thước bước lương tử được tính:

$$q = \frac{V_{\text{ref}}}{2^N} \tag{2}$$

Số mức lượng tử hóa cao, cải thiện độ chính xác nhưng tăng chi phí kích thước dữ liệu. Lỗi lượng tử hóa  $e_a$  nằm trong khoảng:

$$-\frac{q}{2} \le e_q < \frac{q}{2} \tag{3}$$


Phương sai lỗi lượng tử hóa được biểu diễn:

$$\frac{q^2}{12} \tag{4}$$

SQNR cho tín hiệu xung:

$$SQNR \approx 1.76 + 6.02N \text{ (dB)} \tag{5}$$

Mã hóa chuyển các mức lượng tử hóa thành mã nhị phân dựa trên độ phân giải của ADC. Ví du, một ADC 8-bit tao ra 256 mức, được mã hóa thành các chuỗi nhi phân 8-bit (00000000 đến 11111111):




Hình 6: Lượng tử hóa [5]

Quá trình này thường sử dụng các kỹ thuật như mã hóa nhị phân tự nhiên hoặc mã Gray để giảm lỗi trong các ứng dung tốc đô cao. Đô chính xác của mã hóa phu thuộc vào kích thước bước lượng tử hóa (step size), ví dụ, với điện áp tham chiếu 3.3V, một ADC 12-bit có step size khoảng 0.805 mV, tạo mã nhị phân chính xác hơn.


#### 3. Đô phân giải bit là gì?

Là số bit (N) của ADC xác định số mức giá trị rời rạt, với tổng số mức là  $2^N$ , quyết định khả năng phát hiện sự thay đổi nhỏ nhất trong tín hiệu analog. Độ phân giải cao hơn giảm lỗi lượng tử hóa, cải thiện SNR.



Hình 7: Độ phân giải ảnh hưởng đến tín hiệu số [2]

- 1-bit: Tín hiệu chỉ có 2 mức, tạo ra dạng sóng vuông, rất thô và không phản ánh chính xác, lỗi lượng tử hóa lớn làm mất chi tiết tín hiệu.
- 2-bit: Tín hiệu có 4 mức, bắt đầu có nhiều bậc thang hơn, phản ánh tốt hơn dạng sóng sine nhưng sai số vẫn đáng kể.
- 4-bit: Tín hiệu có 16 mức, bắt đầu giống sóng sine hơn, nhưng vẫn có các bậc thang rõ rệt cho thấy độ phân giải chưa đủ cao.
- 16-bit: Tín hiệu có 65.536, hiển thị chi tiết các bậc thang nhỏ, vẫn có sai số nhưng rất nhỏ.



Hình 8: Độ phân giải 16-bit(xám), 24-bit(cam) [4]

- Độ phân giải 24-bit (cam): Tín hiệu số hóa có nhiều bậc thang nhỏ hơn, sát với tín hiệu analog cho thấy độ chính xác cao hơn, với 16.777.216 mức lượng tử hóa dẫn đến điện áp phân giải nhỏ hơn, giúp tái tạo tín hiệu mượt mà.
- Độ phân giải 16-bit (xám): Tín hiệu số hóa có ít bậc thang hơn, với 65.536 mức lượng tử hóa dẫn đến LSB lớn hơn, dẫn đến sai số lượng tử hóa cao hơn.


#### II. Mô hình

#### 1. SAR

Nguyên lí: SAR chuyển đổi tín hiệu tương tự thành tín hiệu số bằng cách sử dụng thuật toán xấp xỉ liên tiếp. Bắt đầu từ bit cao nhất MSB, so sánh tín hiệu đầu vào với giá trị tham chiếu do DAC tạo ra, sau đó điều chỉnh từng bit cho đến khi đạt giá trị gần đúng nhất.

Hiểu đơn giản quá trình này giống như trò chơi đoán một số từ 0 đến 100. Thử số 50 nếu số thật nhỏ hơn thì thử 25, nếu lớn hơn thì thử 75, tiếp tục thu hẹp khoảng cách cho đến khi tìm ra số chính xác.

Cấu trúc chính: Bao gồm bộ đăng ký xấp xỉ (SAR), bộ so sánh và bộ chuyển đổi DAC.



Hình 10: SAR diagram [4]

SAR cần thời gian để kiểm tra từng bit:


$$T_{conv} = n.T_{clock} \tag{6}$$

SAR đạt tốc độ 5 triệu mẫu / giây, độ phân giải cao (8-18 bit). Không cần nhiều năng lượng, cấu trúc đơn giản. Nhưng tốc độ không quá cao, nếu clock không ổn định thì quá trình so sánh bị lệch, làm giảm độ chính xác, được sử dụng trong cảm biến, thiết bị y tế, di động.

#### 2. Flash

Nguyên lý: thực hiện chuyển đổi tức thì bằng cách sử dụng nhiều bộ so sánh song song để so sánh tín hiệu analog với các mức điện áp tham chiếu, sau đó mã hóa kết quả thành mã nhị phân.

Cấu trúc: Gồm mạng lưới các bộ so sánh và một bộ mã hóa ưu tiên để tạo mã nhị phân. Số lượng mức tham chiếu càng nhiều thì độ phân giải càng cao, ví dụ: 10-bit cần 1024 mức, 8-bit cần 256 mức, v.v.



Hình 11 : Flash diagram [3]

Số lượng bộ so sánh cần thiết:

$$2^N - 1 \tag{7}$$


Thời gian chuyển đổi bằng thời gian trễ:

$$T_{conv} = T_{prop} \tag{8}$$

Tuy nhiên, nhược điểm của Flash ADC là cồng kềnh, độ phân giải thấp và tiêu tốn nhiều năng lượng hơn khi tăng độ phân giải. Vì vậy, độ phân giải 8-bit thường là điểm cân bằng tối ưu giữa tốc độ và kích thước hệ thống. Flash ADC có thể đạt tốc độ lấy mẫu đến hàng gigasample/giây (GS/s), rất phù hợp cho các ứng dụng tốc độ cao như radar...

#### 3. Delta-Sigma

Nguyên lí: Delta-Sigma ADC hoạt động dựa trên hai trụ cột chính: lấy mẫu quá mức (oversampling) và định hình tiếng ồn (noise shaping) để đẩy nhiễu lượng tử hóa lên tần số cao, sau đó dùng bộ lọc số để loại bỏ nhiễu và đạt độ phân giải cao.



Hình 12: Delta-Sigma diagram [4]

Quá trình bắt đầu với việc lấy mẫu tín hiệu analog ở tần số cao gấp hàng trăm lần tần số Nyquist (thường vượt xa 1 MHz, so với tốc độ lấy mẫu mong muốn dưới 200 kS/s). Điều này tạo ra một lượng dữ liệu thô chứa cả tín hiệu và nhiễu lượng tử hóa.

$$SQNR \approx 6.02 \cdot n + 1.76 + 10 \cdot \log_{10}(OSR)$$
 (9)

SNR tăng thêm 3dB mỗi khi OSR tăng gấp đôi.

Thiết kế này còn tích hợp lọc chống aliasing nhiều tầng, giúp loại bỏ gần như hoàn toàn khả năng lấy nhầm tín hiệu giả. Tuy có độ phân giải rất cao và hiệu suất tín hiệu/nhiễu tuyệt vời, Delta-Sigma ADC lại bị giới hạn về tốc độ (thường dưới 200 kS/s).

#### 4. Dual slope

Dual Slope ADC, là một thiết kế phổ biến trong các thiết bị đo lường giá rẻ như thiết bị cầm tay đo khí độc hoặc đường huyết. Nó tích phân tín hiệu analog trong hai giai đoan:

**Giai đoạn tích phân tín hiệu đầu vào** từ cảm biến được khuếch đại bởi bộ vi sai với độ lợi 30, sau đó tích phân trong khoảng thời gian cố định:  $T_1$ 


Giai đoạn tích phân ngược với thời gian tích phân:  $T_2$ 

$$V_{\rm in} = \frac{V_{\rm ref} \cdot T_1}{T_2} \tag{10}$$

$$V_{\text{out}} = V_{\text{REF}} + 30(V_{S1+} - V_{S1-}) \tag{11}$$

$$V_{\text{REF}} = \frac{V_{Li}}{31} \tag{12}$$

- $V_{S1+}, V_{S1-}$ : Sự chênh lệch tín hiệu từ cảm biến.
- $V_{Li}$ : Điện áp của pin Lithium, dao động từ 2,2V đến 3,6V.
- Hệ số 30: Độ lợi (Gain) của bộ khuếch đại.
- Hệ số 31: Tỷ lệ chia điện áp.




Hình 13 : Dual slope diagram [7]

Dual Slope ADC là bộ chuyển đổi có độ chính xác và độ ổn định cao, nhưng nhược điểm là tốc độ chuyển đổi chậm, khiến nó không phù hợp cho các hệ thống thu thập dữ liệu DAQ (Data Acquisition System) yêu cầu lấy mẫu nhanh. Thay vào đó, loại ADC này được ứng dụng phổ biến trong các đồng hồ đo điện tử cầm tay và để bàn – những thiết bị yêu cầu độ chính xác cao nhưng không cần tốc độ xử lý nhanh.

#### 5. Pipelined

Pipelined ADC là kiến trúc lý tưởng cho các ứng dụng yêu cầu tốc độ lấy mẫu cao hơn SAR và Delta-Sigma, nhưng không cần đến tốc độ cực cao như Flash ADC. Nguyên lí: Pipelined ADC chia quá trình chuyển đổi thành nhiều giai đoạn, mỗi giai đoạn xử lí một phần của các bit và hoạt động song song để tăng tốc độ chuyển đổi.



Hình 14: Pipelined diagram [4]

Cấu trúc: Gồm nhiều giai đoạn ADC phụ, DAC và bộ khuếch đại để xử lí tín hiệu qua từng bước.

Nếu Pipelined ADC có N giai đoạn và mỗi giai đoạn mất 1 chu kỳ xung nhịp thì tổng đô trễ:

$$T_{latency} = N.T_{clock} \tag{13}$$

- N: Số giai đoạn
- $T_{clock}$ : Thời gian xử lí mỗi xung nhịp

Pipeline thường có độ trễ khoảng 2–3 chu kỳ xung nhịp và tốc độ mẫu tối đa phụ thuộc vào độ phân giải yêu cầu. ADC loại này có thể hoạt động ở tốc độ từ 2–3 MS/s đến 100 MS/s, và có thể lên đến 1 GS/s trong một số thiết kế. Ở tốc độ thấp, độ phân giải có thể đạt tới 16-bit, nhưng thường giới han ở 8-bit khi tăng tốc độ.


### 6. Hướng dẫn chọn mô hình ADC

- Cần độ phân giải cao, linh hoạt trong ghép kênh, tốc độ cao vừa phải, nhưng bị hạn chế aliasing  $\rightarrow$  **Chọn SAR**
- Cần lấy mẫu siêu nhanh  $\rightarrow$  **Chọn Flash**
- Cần độ phân giải cao nhất → **Chọn Delta-Sigma**
- Cần độ chính xác cao, rẻ tiền  $\rightarrow$  **Chọn Dual Slope**
- Cần sự cân bằng giữa tốc độ và độ phân giải  $\rightarrow$  Chọn Pipelined

### III. Các tiêu chí đánh giá

#### 1. **QE**

Xảy ra khi ADC chuyển đổi tín hiệu analog sang số, vì tín hiệu chỉ có thể biểu diễn ở các mức cố định nên sẽ có sai lệch so với giá trị thực tế. Sai lệch này thường nhỏ, tối đa bằng một nửa giá trị nhỏ nhất mà ADC nhận biết, gọi là LSB (Least Significant Bit).




Hình 15: QE diagram [1]

Nếu lỗi này lớn, tín hiệu số sẽ không chính xác, đặc biệt trong các ứng dụng cần độ chi tiết cao như ghi âm chất lượng cao hoặc chụp ảnh y tế. Lỗi nhỏ giúp tín hiệu gần thực tế hơn.

#### **2. THD**

THD đo mức độ méo mó mà ADC thêm vào tín hiệu, giá trị càng thấp càng tốt. Trong âm thanh, THD thấp đảm bảo ta nghe được âm thanh gốc mà không thêm các âm lạ, giữ cho nhạc hoặc giọng nói trung thực.




**Total Harmonic Distortion** 

Hình 16: THD diagram [1]

#### 3. SNR - SINAD - ENOB

SINAD thường thấp hơn SNR trong cùng một điều kiện. Tùy vào ứng dụng mà lựa chọn thông số phù hợp, ví dụ hệ thống đo lường cần độ chính xác nhiễu thì ưu tiên SNR, còn SINAD thích hợp khi đánh giá tổng thể hiệu suất như loa, micro.



Hình 17 : SINAD diagram [1]

SNR tập trung việc so sánh công suất tín hiệu mong muốn với công suất nhiễu:

$$SNR = 10 \cdot \log_{10} \left( \frac{P_{\text{signal}}}{P_{\text{noise}}} \right) \tag{14}$$

SINAD mở rộng khái niệm SNR bao gồm cả nhiễu và méo tiếng:

$$SINAD = 10 \cdot \log_{10} \left( \frac{P_{\text{signal}}}{P_{\text{noise}} + P_{\text{distortion}}} \right)$$
 (15)


Nó phản ánh chính xác thực tế độ phân giải của ADC. Khi cần độ chính xác cao như trong các thiết bị khoa học thì ENOB giúp ta chọn đúng ADC phù hợp:

$$ENOB = \frac{SINAD - 1.76 \text{ dB}}{6.02} \tag{6}$$

Ví dụ ADC 12-bit có thể chỉ hoạt động tốt như ADC 10-bit nên ENOB là 10.

#### 4. SFDR


SFDR đo khoảng cách giữa công suất tín hiệu chính và tín hiệu giả. Nó cho biết ADC có thể xử lí tín hiệu mà không tạo ra quá nhiều méo mó hay nhiễu thừa.Rất cần thiết trong các ứng dụng quân sự như Radar để phân biệt rõ tín hiệu thật và giả để tránh nhầm lẫn.



Hình 18: SFDR diagram [1]

#### 5. INL

INL đo độ lệch của đầu ra thực tế của ADC so với đường thẳng lý tưởng đáng lẽ phải theo. Độ lệch này được tính bằng LSB.




Hình 19: INL diagram [1]

#### 6. DNL

DNL kiểm tra khoảng cách giữa các mức tín hiệu số liên tiếp có đều nhau không (lý tưởng là 1 LSB).

Nếu DNL > 1 LSB, ADC bỏ sót một số mức, làm giảm chất lượng tín hiệu số.

Nếu DNL  $\leq 1$  LSB, giúp ADC ghi lại chính xác những thay đổi nhỏ trong tín hiệu, ứng dụng cao trong y tế.



Hình 20: Analog input [1]


Hình 21: Digital output[1]

#### 7. Offset error - Gain error - TUE

**Offset error - Lỗi dịch chuyển:** là sự khác biệt giữa giá trị đầu ra thực tế và giá trị lí tưởng khi tín hiệu đầu vào là 0.

**Gain error - Lỗi hệ số:** xảy ra khi ADC không khuếch đại tín hiệu đầu vào đúng mức như mong đợi. Nó là sự khác biệt giữa độ dốc thực tế và độ dốc lý tưởng của hàm chuyển đổi.

**TUE :** là sai số lớn nhất mà ADC có thể gặp phải, bao gồm các lỗi dịch chuyển, lỗi hệ số và lỗi tuyến tính.



Hình 22 : Offset diagram [1]

Hình 23 : Gain diagram [1]

Trong các thiết bị như cân điện tử hay áp suất, lỗi này có thể khiến giá trị đo bị sai lệch theo tỉ lệ nên cần hiệu chỉnh để đảm bảo chính xác.

## **CHƯƠNG 3: MÔ PHỔNG**

#### **Bài 1:**


### Tóm tắt đề bài:

Sinh viên sử dụng đoạn ví dụ trên để xây dựng bộ chuyển đổi với tín hiệu đầu vào là [1110].

#### **Code Matlab**

```
Input_bit = [1 1 1 0];
overSampling_Factor = 4;
Input_bit_os = upsample(Input_bit, overSampling_Factor);
pt = ones(1, overSampling_Factor) / sqrt(overSampling_Factor);
output_of_rect_filter = conv(Input_bit_os, pt);
stem(output_of_rect_filter, 'filled');
title('Output of Rectangular Filter at Tx side');
xlabel('Samples');
ylabel('Amplitude');
grid on;
```

### Kết quả



Hình 24: Kết quả bài 1

### Nhân xét

 Bộ lọc hoạt động đúng như mong đợi, tạo ra các xung có độ rộng 4 mẫu cho mỗi bit, với biên độ tối đa 0.5 nhờ việc chuẩn hóa.


#### **Bài 2:**

#### Tóm tắt đề bài:

Sinh viên xây dựng mô hình Simulink thể hiện vai trò của bộ chuyển đổi ADC trong hệ thống có sử dụng bộ điều chế BPSK và có nhiễu Gaussian (AWGN), yêu cầu tối thiểu có 10 khối tín hiệu. Sinh viên thực hiện đánh giá vai trò của bộ chuyển đổi ADC trong hệ thống viễn thông số.

### Mô hình Simulink và kết quả

 $\rightarrow$  "VideoSimulinkADC"



Hình 25: Kết quả bài 2

## So sánh và đánh giá kết quả

Hệ thống trong mô hình Simulink Hình 25 cho thấy quá trình chuyển đổi analog (sine) thành digital thông qua lấy mẫu, lượng tử hóa và mã hóa. Sau đó điều chế bằng phương pháp BPSK, truyền qua kênh nhiễu AWGN và giải điều chế. Đánh giá hiệu suất thông qua tỉ lệ lỗi bit (BER)

- Quá trình Analog sang Digital: Tín hiệu gốc Signal (sine-vàng) dao động biên độ 0.75, tần số 0.035Hz, chu kì 28.5s => Tín hiệu lấy mẫu Zero-order-Hold (bậc thang mịn-xanh dương)dao động biên độ thấp hơn 0.55 do thêm xung với độ rộng 60% => Tín hiệu lượng tử hóa Quantizer (2 mức-đỏ) biên độ giảm xuống 0.66 do sử dụng 2 bit trong bộ mã hóa Uniform theo công thức <sup>2</sup>/<sub>2<sup>n</sup>-1</sub> => Tín hiệu mã hóa Uniform Encoder (4 mức-xanh lá)
- Quá trình Digital qua kênh nhiễu: Tín hiệu nhị phân gốc Random Interger (0 và
  1) => Điều chế BPSK modulator nhị phân thành (+1 hoặc -1) => AWGN (thêm
  nhiễu vào tín hiệu) => BPSK demodulator (giải điều chế khôi phục dữ liệu nhị
  phân) => RX,TX Error Rate (so sánh dữ liệu truyền và nhân để tính BER)

#### **Bài 3:**


## Tóm tắt đề bài:

Sinh viên xây dựng mô hình chuyển đổi file âm thanh sang dạng tín hiệu digital và analog với các tần số cắt khác nhau. Yêu cầu sinh viên đưa ra kết quả tối thiểu 4 đồ thị biểu diễn đại lượng bất kỳ (trong đó có 2 đồ thị đối với tín hiệu analog và 2 đồ thị biểu diễn tín hiệu digital) thu được từ quá trình chuyển đổi.

#### **Code Matlab**

```
[audio, fs] = audioread('piano1.mp3');
 fc = 4000;
[b, a] = butter(6, fc/(fs/2), 'low');
 filtered_audio = filter(b, a, audio);
6 fft_original = abs(fft(audio));
 fft_filtered = abs(fft(filtered_audio));
t = (0:length(audio)-1)/fs;
10 subplot (2,2,1);
plot(t, audio);
12 title('Tin hieu am thanh goc');
xlabel('Thoi gian (s)');
ylabel('Amplitude');
16 subplot (2,2,2);
plot(t, filtered_audio);
18 title('Tin hieu sau khi loc');
19 xlabel('Thoi gian (s)');
20 ylabel('Amplitude');
22 frequencies = linspace(0, fs, length(audio));
24 subplot (2,2,3);
plot(frequencies(1:length(audio)/2), fft_original(1:length(audio)/2));
26 title('Bieu do pho tin hieu goc');
27 xlabel('Tan so (Hz)');
ylabel('Magnitude');
30 subplot(2,2,4);
plot(frequencies(1:length(audio)/2), fft_filtered(1:length(audio)/2));
32 title('Bieu do pho tin hieu sau khi loc');
33 xlabel('Tan so (Hz)');
ylabel('Magnitude');
```

## Kết quả



Hình 26: Kết quả bài 3

### So sánh và đánh giá kết quả

- Tín hiệu gốc: Biểu đồ thời gian cho thấy biên độ dao động từ -1 đến 1, chứa nhiều thành phần tần số (thấp và cao).
- Tín hiệu sau lọc: Bộ lọc thông thấp Butterworth bậc 6 (fc = 4000 Hz) làm mượt tín hiệu, loại bỏ tần số cao, giữ lại tần số thấp. Biên độ giảm nhẹ, nhưng cấu trúc âm thanh piano được bảo toàn (0-80 giây).
- Phổ tần số: Sau lọc, tần số trên 4000 Hz bị cắt bỏ gần hoàn toàn, chỉ còn các đỉnh dưới 4000 Hz với biên độ tương đối không đổi, chứng minh hiệu quả của bộ lọc.
- Kết luận: Bộ lọc Butterworth hoạt động hiệu quả, giảm nhiễu, loại bỏ tần số cao không mong muốn, giữ lại tần số thấp cần thiết.

# KẾT LUẬN

Đề tài "Điều Chế ADC" do sinh viên Nguyễn Bá Thành và Võ Đức Hiếu thực hiện dưới sự hướng dẫn của TS. Võ Duy Phúc tại Trường Đại học Bách Khoa - Đại học Đà Nẵng đã cung cấp một cái nhìn toàn diện về vai trò và các kỹ thuật điều chế của bộ chuyển đổi Analog-sang-Số (ADC) trong lĩnh vực viễn thông và công nghệ hiện đại. Qua quá trình nghiên cứu, các loại ADC như SAR, Flash, Delta-Sigma, Dual Slope, và Pipelined đã được phân tích chi tiết về nguyên lý, ưu nhược điểm, và ứng dụng thực tiễn, từ đo lường chính xác trong y tế đến xử lý tín hiệu tốc độ cao trong radar và 5G.

Các mô phỏng thực tế bằng MATLAB và Simulink, bao gồm xử lý tín hiệu BPSK với nhiễu Gaussian, chuyển đổi file âm thanh, và đánh giá hiệu suất ADC, đã minh chứng khả năng ứng dụng của các kỹ thuật này trong viễn thông số. Kết quả cho thấy ADC với độ phân giải cao (8-24 bit) và tần số lấy mẫu phù hợp là yếu tố cốt lõi để giảm lỗi lượng tử hóa, cải thiện SNR, SINAD, và giảm BER, đặc biệt trong bối cảnh chuyển đổi số tại Việt Nam.

Đề tài không chỉ đóng góp vào việc nâng cao hiểu biết về công nghệ ADC mà còn tạo nền tảng cho các nghiên cứu chuyên sâu hơn, góp phần thúc đẩy sự phát triển bền vững của ngành công nghệ Việt Nam trong việc hội nhập với thế giới. Với sự hỗ trợ từ Trường Đại học Bách Khoa và các nguồn tài liệu tham khảo đáng tin cậy, báo cáo này hy vọng sẽ là bước đệm quan trọng cho các thế hệ kỹ sư viễn thông tương lai.

Đà Nẵng, ngày 12 tháng 6 năm 2025

Người thực hiện

Nguyễn Bá Thành - Võ Đức Hiếu

SVTH: Nguyễn Bá Thành - Võ Đức Hiếu

Hướng dẫn: TS.Võ Duy Phúc 24

## TÀI LIỆU THAM KHẢO

- [1] Mr. Apanecatl. *Understanding ADC Specifications*. NXP Community. 2015. URL: https://community.nxp.com/t5/Kinetis-Microcontrollers/Understanding-ADC-specifications/ta-p/1110050.
- [2] Arrow. Basics of Analog-to-Digital Converters. Arrow.com. 2023. URL: https://www.arrow.com/en/research-and-events/articles/engineering-resource-basics-of-analog-to-digital-converters.
- [3] Microcontrollers Lab. Analog to Digital Converter How ADC Works and Types? 2013-2025. URL: https://microcontrollerslab.com/.
- [4] Grant Maloy Smith. *Types of ADC Converters.* Updated. Dewesoft. 2025. URL: https://dewesoft.com/blog/types-of-adc-converters.
- [5] Monolithic Power Systems. Fundamental Concepts: Sampling, Quantization, and Encoding. 2025. URL: https://www.monolithicpower.com/en/learning/mpscholar/analog-to-digital-converters/introduction-to-adcs/fundamental-concepts.
- [6] Wikipedia. *Delta-Sigma Modulation*. Wikipedia. 2020. URL: https://en.wikipedia.org/wiki/Delta-sigma\_modulation.
- [7] Wikipedia. Integrating ADC. Wikipedia. 2022. URL: https://en.wikipedia.org/wiki/Integrating\_ADC.