ARDIŞIL DEVRELER (Sequential Circuits)

Dersin ilk bölümünde kombinezonsal (combinational) devreleri inceledik.

Bu tür devrelerde çıkışın değeri o andaki girişlerin değerlerine bağlıdır.

Kombinezonsal devre : Çıkış = G (Giriş) G: çıkış fonksiyonu

 Ardışıl (sequential) devrelerde ise çıkış değeri, hem girişlerden gelen değerlere hem de devrenin bir önceki "durumuna" bağlıdır.

Kombinezonsal devre : Çıkış = G (Giriş , Şimdiki Durum)

Sonraki Durum = H (Giriş, Şimdiki Durum)

Durum bilgisini tutmak için bu devrelerde bellek elemanları bulunur.

Ardışıl devrelere örnek olarak bozuk parayla çalışan meşrubat makinelerindeki lojik devreler gösterilebilir.

Böyle bir sayısal ardışıl devre, ürünü vermek için sadece o anda atılan parayı değil, daha önce atılmış olan parayı da dikkate almalıdır.

http://akademi.itu.edu.tr/buzluca

©2000-2017 Feza BUZLUCA

6 1

Sayısal Devreler (Lojik Devreleri)

Ardışıl devrelerin türleri:

Ardışıl devreler iki gruba ayrılır:

A) Senkron (eş zamanlı) ardışıl devreler:

Bu devreler sadece belli zamanlarda durum değiştirebilirler.

Tüm bellek elemanları ortak bir saat işareti ile eş zamanlı (senkron) olarak tetiklenirler.

B) Asenkron ardışıl devreler:

Bu tür devreler her hangi bir zamanda girişlerdeki değişime bağlı olarak durum değiştirebilirler.

Bu derste günümüzde çok yaygın olarak kullanılan eş zamanlı devreler ele alınacaktır.

Örneğin mikroişlemciler saatle tetiklenen eş zamanlı ardışıl devrelerdir.

http://akademi.itu.edu.tr/buzluca


©2000-2017 Feza BUZLUCA

Sonlu Durumlu Makine (Finite State Machine- FSM) Modeli

Ardışıl devreler "sonlu durumlu makine" (Finite State Machine- FSM) modeli kullanılarak tasarlanırlar.

Bu modelleme yöntemi, bir çok başka sistemin tasarımında da kullanılır.

- · Böyle bir makine ilk çalışmaya başladığında belli bir durumda bulunur.
- Gelen giriş değerine göre ve içinde bulunduğu duruma göre makine bir çıkış üretir.
- Gelen giriş değerine göre ve içinde bulunduğu duruma göre yeni bir duruma geçer. Sonlu durumlu makineler, lojik devre olarak olarak gerçekleştirilirken iki kısımdan oluşturulurlar:
- a) Lojik işlemleri yapan kombinezonsal devre,
- b) Durum bilgisini tutan bellek elemanları.



Bellek elemanları incelendikten sonra ardışıl devreler konusu tekrar ele alınacaktır.

http://akademi.itu.edu.tr/buzluca


©2000-2017 Feza BUZLUCA

6.3

Sayısal Devreler (Lojik Devreleri)

Veri Saklama (Bellek) Elemanları

'Flip-flop': Bir bitlik bellek elemanlarıdır. Çok girişli, bir çıkışlı lojik bir devre olarak tasarlanırlar.



Q çıkışı flip-flopun o anda içindeki ikili değeri (0,1) dışarı yansıtır. Bu değer aynı zamanda flip-flopun durum bilgisidir.

Q çıkışının alacağı yeni değer $Q(t^+)$, veri girişlerinin ve o andaki durumun Q(t) bir fonksiyonu olarak belirlenir.

Saat işareti, veri girişlerindeki değerlerin ne zaman değerlendirileceğini, yani flip-flop'un ne zaman değer değiştireceğini belirten işarettir.

Sadece saat işaretinin etkin olduğu anlarda flip-flop'un içeriği yukarıdaki fonksiyona göre belirlenerek değiştirilir.


Saat işareti etkin değilse, veri girişleri değişse bile flip-flop bir önceki içeriğini korur.

http://akademi.itu.edu.tr/buzluca

©2000-2017 Feza BUZLUCA

Saat (Clock) İşareti:

Sayısal sistemlerdeki elemanların eş zamanlı (senkronize) çalışmasını sağlayan dikdörtgen dalga şeklinde bir işarettir.



Saat işaretiyle denetlenen elemanlar (örneğin flip-flop) sadece saat işareti etkin olunca işlem yaparlar. Onun dışında eski durumların korurlar.

Saat işaretinin kullanılması açısından elemanlar ikiye ayrılır.

a) Düzey tetiklemeli elemanlar, b) Kenar tetiklemeli elemanlar

Düzey tetiklemeli elemanlar: Saat işaretinin bir düzeyini (pozitif lojikte "1" düzeyini) etkin düzey olarak kabul ederler.

Bu elemanlar saat işareti "1" düzeyindeyken işlem yaparak durumlarını ve çıkışlarını değistirirler; saat işareti "0" düzeyindeyken eski durumlarını korurlar.

Saat işaretinin "1" düzeyindeyken girişler işleme sokulduğundan, bu süre boyunca giriş değerleri sabit tutulmalıdır.

Aksi durumda ardışıl elemanın çıkışının alacağı değer belirsiz olur. Bu süreye kayıt süresi denir.

Saat işaretinin "O" olduğu sürede ise girişler değiştirilebilir. Bu süreye **yerleşme** süresi denir.

Yerleşme Kayıt Süresi Süresi

http://akademi.itu.edu.tr/buzluca

©2000-2017 Feza BUZLUCA

Sayısal Devreler (Lojik Devreleri)


Kenar tetiklemeli elemanlar:


Saat işaretinin bir kenarını (pozitif lojikte çıkan kenar) etkin kenar olarak kabul ederler.


Pozitif kenar tetiklemeli elemanlar saat işareti 0→1 geçişi yapınca (çıkan kenar) işlem yaparak durumlarını ve çıkışlarını değiştirirler; saat işareti geçiş yapmazsa eski durumlarını korurlar.

Negatif lojikte ise işlemler 1→0 geçişinde (inen kenar) yapılır.

Saat işaretinin 0→1 geçişi yaparken girişler işleme sokulduğundan, bu kenardan belli bir süre önce ve sonra giriş değerleri sabit tutulmalıdır. Aksi durumda ardışıl elemanın çıkışının alacağı değer belirsiz olur.







İki Tümleme Elamanı ile Oluşturulan geri Beslemeli Devre İki Kararlı Devre (Bistable Circuit)

Bu devrede iki tümleme elemanı kullanılmıştır.

Bu durumda devrenin iki kararlı durum olur (bistable).

Kararlı durum 1:


Birinci tümleyicinin girişi "O" ise çıkışı "1" olur.

Bu durumda ikinci tümleyicinin girişi "1" olur, çıkışı da "0" olur.

Bu "O" değeri ilk tümleyicinin girişine uygulanır (**geri besleme**). Bu girişte zaten "O" değeri olduğundan devrenin durumunda bir değişiklik olmaz (kararlı).

Devre kararlı bir durumdadır.

Kararlı durum 2:



Eğer birinci tümleyicinin girişi "1" ise ikinci tümleyicinin girişi "0" olur ve şekilde gösterildiği gibi ikinci kararlı durum oluşur.

http://akademi.itu.edu.tr/buzluca

©2000-2017 Feza BUZLUCA

69

Sayısal Devreler (Lojik Devreleri)

İki Kararlı Durumlu (Bistable) Devre (devamı)

Yansı 6.9'da gösterilen iki kararlı devre yandaki gibi de çizilebilir.

Bu devre iki kararlı durumdan birinde bulunur.

Durum 1:
$$V_{in1} = 1$$
, $V_{out1} = V_{in2} = 0$, $V_{out2} = 1$

Durum 2:
$$V_{in1} = 0$$
, $V_{out1} = V_{in2} = 1$, $V_{out2} = 0$

Bu elemanın iki kararlı durumu vardır. Q=0 ve Q=1

Q_L tümleyen çıkıştır $Q_L = \bar{Q}$.

Bunlar belleklerde olması gereken özelliklerdir.

Ancak bu devrenin girişi yoktur.

Girişi olmadığından elemanın durumunu dışarıdan denetlemek (değiştirmek) mümkün değildir. İlk gerilim verildiğinde eleman rastgele bir duruma geçer.

Bu nedenle bu devre bellek olarak kullanılamaz.

Bellek elemanına aşağıdaki iki özelliğe sahip olması gerekir:

- 1. İki kararlı durum
- 2. Durumları değiştirmeyi veya eski durumu korumayı sağlayan denetim girişleri

http://akademi.itu.edu.tr/buzluca


©2000-2017 Feza BUZLUCA

S-R (Set-Reset) Bilgi Saklama Elemanı

İki adet TVEYA veya iki adet TVE bağlacı ile oluşturulabilen bir bitlik saklama elemanidir.

Tüm flip-floplar, bu temel saklama elemanına yapılan eklemeler ile oluşturulabilir.

TVEYA ile oluşturulan S-R Saklama Elemanı:



S: Set (Birleme) R: Reset (Sıfırlama) Q: Çıkış (Durum) Q_N: Tümleyen Çıkış (Q')

Hatırlatma: Bir TVEYA bağlacının bir girişi "1" olduğunda çıkışı mutlaka "0" olur

S	R	Q	Q_N	
1	0	1	0	
0	0	1	0	S=1, R=0'dan sonra
0	1	0	1	
0	0	0	1	S=0, R=1'den sonra
1	1	0	0	Yasaklı girişler

- S girişi saklama elemanına "1" yazmak için, R girişi de "0" yazmak için kullanılır.
- Her iki giriş de "0" olduğunda SR elemanı bir önceki durumunu korur.
- Girişlerin her ikisine birden "1" verilmez.


http://akademi.itu.edu.tr/buzluca

©2000-2017 Feza BUZLUCA

Sayısal Devreler (Lojik Devreleri)

S-R (Set-Reset) Tutucunun Durum Değişimleri S-R tutucunun durum değişimlerini göstermek için devre aşağıdaki gibi çizilebilir

S=1, R=0:




Eğer S = 1, R = 0 ise Q_N "0" olur. İkinci bağlacın her iki girişi de "0" olduğundan, Q çıkışı "1" olur.

S=0, R=0:

Eğer S "0" olarak değişirse tutucu o andaki durumunu (1) korur, çünkü Q = 1 değeri geri besleme ile ilk bağlacın girişine uygulandığından Q_N "0" olarak kalır.

S=0, R=1:





Eğer R "1" olarak değiştirilirse Q "0" olur ve Q_N "1" olarak değişir.


R tekrar "0" yapılırsa tutucu o andaki durumunu (0) korur (değiştirmez).


http://akademi.itu.edu.tr/buzluca


©2000-2017 Feza BUZLUCA















http://akademi.itu.edu.tr/buzluca


©2000-2017 Feza BUZLUCA























Flip-Flop ve Tutucuları Karakteristik Denklemleri:

Flip-Flop ve tutucuların işlevsel davranışları **karakteristik denklemleri** ile tarif edilir.

Bu denklemler; elemanın sonraki durumunun değerini, şimdiki durumu ve giriş değeri cinsinden nasıl hesaplanacağını gösterirler.

Characteristic equations for the flip-flops:

S-R FF:Q(t+1) = S + R' \cdot Q(t), SR=0

J-K FF: $Q(t+1) = J \cdot Q(t)' + K' \cdot Q(t)$

D FF: Q(t+1) = D

T FF: $Q(t+1) = T \oplus Q(t)$

http://akademi.itu.edu.tr/buzluca

©2000-2017 Feza BUZLUCA

