


Sayısal Devreler (Lojik Devreleri)

TTL (Transistör- Transistör) Lojiği Ailesi

Bipolar transistörler ve dirençler kullanılır.

Günümüzde sayısal devreler büyük ölçüde TTL yerine CMOS teknolojisi ile gerçeklenmektedir.

Laboratuvarlarda hala TTL elemanlarla karşılaşmanız mümkün olduğundan bu ailenin elemanlarının da temel özellikleri ele alınacaktır.



Sayısal Devreler (Lojik Devreleri)

TTL Çıkış Katının Çalışması



Çıkışın lojik 0 (LOW) olması için Q_4 iletimde, Q_3 kesimde olur.

Bu durumda bağlacın çıkışından içeriye doğru \mathbf{I}_{OL} akımı akar.

$$V_{OL} = V_{CE(Q4)} + I_{OL} R_{Q4}$$

Çıkışın lojik 1 (HIGH) olması için Q_3 iletimde, Q_4 kesimde olur.

Bu durumda bağlacın çıkışından dışarıya doğru \mathbf{I}_{OH} akımı akar.

$$V_{OH} = V_{CC} - (V_{CE(Q3)} + I_{OH}^* (R+R_{Q3}))$$

Hem Q_3 hem de Q_4 kesimde olursa çıkış yüksek empedans (high Z) konumunda (3. konum) olur. Bu durumda bağlacın çıkışından akım akmaz ve bağlaç bağlandığı hattan yalıtılmış olur.

TTL elemanlar için $V_{OL(MAX)} = 0.4V$ $V_{OH(MIN)} = 2.4V$

TTL ailesinde değişik tipte elemanlar vardır (LS,ALS,L, F gibi). Bunların her biri için akım değerleri farklıdır. Bu değerler kataloglardan öğrenilebilir.

http://akademi.itu.edu.tr/buzluca

©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 9.4

Sayısal Devreler (Lojik Devreleri)

TTL Ailesi Lojik Gerilim Düzeyleri


Soyut lojik elemanlar (VE, VEYA vs.) ikili sayıları (0 ve 1) işlerler.

Ancak gerçek lojik devreler elektriksel işaretleri, örneğin gerilim düzeyi, ile çalışırlar.

Her lojik ailenin lojik 0 ve lojik 1 olarak kabul ettikleri gerilim düzeyi aralıkları vardır. Bu aralıklar birbirleri ile örtüşmezler.

TTL devreler 5 voltluk gerilim kaynağı ile beslenirler (Vcc=5V).

Standart bir TTL elemanın lojik gerilim düzeyleri:



V_{OHmin}: HIGH konumundaki bir elemanın çıkışında oluşan en küçük gerilim değeri.

V_{IHmin}: Bir elemanın girişinde HIGH olarak kabul edebileceği en düşük gerilim değeri.

V_{ILmax}: Bir elemanın girişinde LOW olarak kabul edebileceği en yüksek gerilim değeri.

V_{OLmax}: LOW konumundaki bir elemanın çıkışında oluşan en yüksek gerilim değeri.

http://akademi.itu.edu.tr/buzluca

©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA

9.5


Sayısal Devreler (Lojik Devreleri)

TTL Çıkış Yelpazesi (Fan Out)

Bir lojik bağlacın çıkışı diğer lojik bağlaçların girişlerine bağlanmaktadır. Akım olaylarından dolayı bir elemanın çıkışına bağlanabilecek eleman sayısı (çıkış yelpazesi) sınırlıdır.

TTL elemanların girişleri transistörlerin emetörlerinden oluşmaktadır.

Çıkış LOW olduğunda:



Girişi LOW olan elemanların girişinden dışarıya doğru \mathbf{I}_{IL} akımı akar.

Bu akımların toplamı diğer elemanın çıkışı tarafından yutulmaktadır.

 $I_{OL} < \Sigma I_{IL}$

 I_{OL} akımı çok artarsa $V_{OL} = V_{CE(Q4)} + I_{OL}^* R_{Q4}$ bağıntısından da anlaşıldığı gibi V_{OL} de artar ve lojik 'O' olarak kabul edilen gerilim değeri aşılır.

V_{OL} < V_{ILmax} koşulu sağlanmalıdır.


http://akademi.itu.edu.tr/buzluca

loL

©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA

9.6





Girişi HIGH olan elemanların girişinden içeriye doğru I_{IH} akımı

Bu akımların toplamı diğer elemanın çıkışından çekilecektir.

 ${f l}_{
m OH}$ akımı çok artarsa ${f V}_{
m OH}={f V}_{
m CC}-({f V}_{
m CE(Q3)}+{f l}_{
m OH}^*$ (R+R $_{
m Q3}$)) bağıntısından da anlaşıldığı gibi ${f V}_{
m OH}$ azalır ve lojik '1' olarak kabul edilen gerilim değerinin altına düşer. V_{OH} > V_{IHmin} koşulu sağlanmalıdır.

Bir elemanın çıkış yelpazesi, LOW ve HIGH konumları için hesaplanan değerlerden küçük olana eşittir.

TTL elemanlara ait V_{OH} , V_{OL} , V_{IH} , V_{IL} , I_{OH} , I_{OL} , I_{IH} , I_{IL} gibi değerler bu elemanların kataloglarında yer almaktadır.

http://akademi.itu.edu.tr/buzluca

©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA

Sayısal Devreler (Lojik Devreleri)

CMOS (Complementary MOS) Lojiği Ailesi

MOS FET (Metal-Oxide Semiconductor Field-Effect Transistör) kullanılır. Lojik bağlaçlarda kullanılan MOS transistörler birer ayarlı direnç gibi düşünülebilir.




Gate-Source (V_{GS}) arasına uygulanan gerilime göre Drain Source (R_{DS})arasındaki direnç değişir.


Transistör tıkamadayken $R_{DS} \ge 1M\Omega$ Transistör iletimdeyken $R_{DS} \le 10\Omega$

İki tip MOS transistör vardır.

a) n kanallı MOS: NMOS.



b) p kanallı MOS: PMOS.



V_{GS} arttıkça R_{DS} direnci azalır. Normalde: V_{GS}≥0V

 V_{GS} azaldıkça R_{DS} direnci azalır. Normalde: V_{GS} ≤ 0V

http://akademi.itu.edu.tr/buzluca

©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA

